JPS5836865B2 - デ−タ伝送方式及びその受信回路 - Google Patents
デ−タ伝送方式及びその受信回路Info
- Publication number
- JPS5836865B2 JPS5836865B2 JP54051690A JP5169079A JPS5836865B2 JP S5836865 B2 JPS5836865 B2 JP S5836865B2 JP 54051690 A JP54051690 A JP 54051690A JP 5169079 A JP5169079 A JP 5169079A JP S5836865 B2 JPS5836865 B2 JP S5836865B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- hamming
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 21
- 238000009432 framing Methods 0.000 claims description 19
- 238000012937 correction Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はデータ伝送方式及びその受信回路に係り、フレ
イミングコードを複数のハミングコードデータのうちの
一つに選定することにより、受信回路をローコストにし
え、しかも確実なデータ伝送を行ない得るデータ伝送方
式を提供することを目的とする。
イミングコードを複数のハミングコードデータのうちの
一つに選定することにより、受信回路をローコストにし
え、しかも確実なデータ伝送を行ない得るデータ伝送方
式を提供することを目的とする。
従来、シリアル伝送においてフレーム同期をとるため予
め定められた常に一定のビット配列のフレイミングコー
ドと、それに続く伝送すべき情報のデータ群の中にハミ
ングコードデータを含むフレイミングコード前置型デー
タ伝送方式が知られている。
め定められた常に一定のビット配列のフレイミングコー
ドと、それに続く伝送すべき情報のデータ群の中にハミ
ングコードデータを含むフレイミングコード前置型デー
タ伝送方式が知られている。
第１図は従来のデータ伝送方式の受信回路の一例のブ冶
ツク系統図を示す。
ツク系統図を示す。
同図中、１は第１図に模式的に示す上記フレイミングコ
ード前置型データが入来する入力端子で、これより入来
したデータはシフトレジスタ２に直列に印加され、ここ
で入力端子３よりのクロツクパルスに同期して直列一並
列変換される。
ード前置型データが入来する入力端子で、これより入来
したデータはシフトレジスタ２に直列に印加され、ここ
で入力端子３よりのクロツクパルスに同期して直列一並
列変換される。
このシフトレジスタ２の並列出力は二分され、一方はハ
ミングコードデータ修正回路４に供給され、ここで例え
ばハミングコードデータが情報ビットＸ１，Ｘ２ ＋
Ｘ３ ＋ Ｘ４、チェックビツＦ Ｃｌ ｙ Ｃ２ ｐ
Ｃ３及びパリテイビットｃ４よりなり、チェックビッ
トＣＩ ＋ Ｃ２ ｔ Ｃ３がなる関係式を満足してい
る場合は、ハミングコードデータ中１ビット以下の誤り
があったときにも周知の演算により正確にハミングコー
ドデータが修正される。
ミングコードデータ修正回路４に供給され、ここで例え
ばハミングコードデータが情報ビットＸ１，Ｘ２ ＋
Ｘ３ ＋ Ｘ４、チェックビツＦ Ｃｌ ｙ Ｃ２ ｐ
Ｃ３及びパリテイビットｃ４よりなり、チェックビッ
トＣＩ ＋ Ｃ２ ｔ Ｃ３がなる関係式を満足してい
る場合は、ハミングコードデータ中１ビット以下の誤り
があったときにも周知の演算により正確にハミングコー
ドデータが修正される。
ここで（１）式中■は２を法とする加算（ｍｏｄ．２の
加算）を表わす。
加算）を表わす。
またシフトレジスタ２の他方の並列出力はフレイミング
コード検出回路５に供給され、ここで第２図に一例とし
て示したＪ １１１００１０１ Ｊの８ビットのフレイ
ミングコードが検出され、検出時に検出出力を出力し、
これより上記ハミングコードデータ修正回路４の出力デ
ータの再生を開始する（情報処理のタイミングをとる）
。
コード検出回路５に供給され、ここで第２図に一例とし
て示したＪ １１１００１０１ Ｊの８ビットのフレイ
ミングコードが検出され、検出時に検出出力を出力し、
これより上記ハミングコードデータ修正回路４の出力デ
ータの再生を開始する（情報処理のタイミングをとる）
。
なお、第２図中、フレイミングコードは８ビットのコー
ドパターンのうちの一例として周知のｌ− １１１００
１０１ Ｊとしてある。
ドパターンのうちの一例として周知のｌ− １１１００
１０１ Ｊとしてある。
上記の従来のデータ伝送方式の受信回路において、フレ
イミングコードデータ中１ビット以下の誤りがあったと
きにも正確にフレイミングコード検出を行なうには、フ
レイミングコード検出回路５は周知のように次式を満足
する必要がある。
イミングコードデータ中１ビット以下の誤りがあったと
きにも正確にフレイミングコード検出を行なうには、フ
レイミングコード検出回路５は周知のように次式を満足
する必要がある。
検出出力＝Ａ−Ｂ−Ｃ−Ｆ−Ｈ・（Ｄ−Ｅ−Ｇ＋Ｄ−Ｅ
−Ｇ＋Ｄ−Ｅ−Ｇ＋Ｄ−Ｅ−Ｇ） ＋Ｄ−Ｅ−Ｇ（Ｆ−
Ｈ・（Ａ−Ｂ−Ｃ ＋．Ａ−Ｂ−Ｃ＋Ａ−Ｂ−Ｃ）＋Ａ
−Ｂ−Ｃ（Ｆ−Ｈ＋Ｆ−Ｈ） ） （
２）ただし、（２）式中、Ａ−Ｈはシフトレジスタ２の
各ビット出力を示し、Ａがそのうちのモースト・シグニ
フイカント・ビット（ＭＳＢ）である。
−Ｇ＋Ｄ−Ｅ−Ｇ＋Ｄ−Ｅ−Ｇ） ＋Ｄ−Ｅ−Ｇ（Ｆ−
Ｈ・（Ａ−Ｂ−Ｃ ＋．Ａ−Ｂ−Ｃ＋Ａ−Ｂ−Ｃ）＋Ａ
−Ｂ−Ｃ（Ｆ−Ｈ＋Ｆ−Ｈ） ） （
２）ただし、（２）式中、Ａ−Ｈはシフトレジスタ２の
各ビット出力を示し、Ａがそのうちのモースト・シグニ
フイカント・ビット（ＭＳＢ）である。
しかしながら、フレイミングコード検出回路５を、（２
）式が満足するよう一般的なロジック素子で実現すると
、回路構成が複雑となり、受信側回路が高価となり、特
ｆこ受信者が多数いるようなデータ伝送方式においては
、かかる受信回路が高価であるという欠点は一層望まし
くなかった。
）式が満足するよう一般的なロジック素子で実現すると
、回路構成が複雑となり、受信側回路が高価となり、特
ｆこ受信者が多数いるようなデータ伝送方式においては
、かかる受信回路が高価であるという欠点は一層望まし
くなかった。
本発明は上記の欠点を除去したものであり、第３図以下
の図面と共にその一実施例について説明する。
の図面と共にその一実施例について説明する。
第３図は本発明になるデータ伝送方式において伝送され
る信号波形を模式的に示す。
る信号波形を模式的に示す。
同図中、Ｘ１Ｘ４は情報ビット、ｃ１〜ｃ３はチェック
ビット、ｃ４はパリテイビットであり、ｃ１〜ｃ３は（
１）式を満足し、またｃ４は奇数パリテイとすると、こ
れらは次表で示す如くになる。
ビット、ｃ４はパリテイビットであり、ｃ１〜ｃ３は（
１）式を満足し、またｃ４は奇数パリテイとすると、こ
れらは次表で示す如くになる。
上記表よりデータ″１０″はフレイミングコードｌ−１
１１００１０１Ｊとはビット配列が正反対であることが
わかる。
１１００１０１Ｊとはビット配列が正反対であることが
わかる。
そこで、本発明方式ではハミングコードのビット配列を
第３図に示す如く逆にしたものであり、これにより複数
個のハミングコードデータのうちの１個のハミングコー
ドデータ（表１のデータ″１ ０ ” ）とフレイミン
グコードデータとを一致せしめ、ハミングコードデータ
修正回路をフレイミングコード検出回路の一部として利
用することができるようにしたものである。
第３図に示す如く逆にしたものであり、これにより複数
個のハミングコードデータのうちの１個のハミングコー
ドデータ（表１のデータ″１ ０ ” ）とフレイミン
グコードデータとを一致せしめ、ハミングコードデータ
修正回路をフレイミングコード検出回路の一部として利
用することができるようにしたものである。
このようにハミングコードデータのビット配列を変えて
も、フレイミングコードとデータ群とのオーバーラップ
グループより誤ってフレイミングコードの検出される確
率は変化しない。
も、フレイミングコードとデータ群とのオーバーラップ
グループより誤ってフレイミングコードの検出される確
率は変化しない。
なぜならば、前記（１）式を満足するハミングコードデ
ータは全てのビットが１又はＯの２値をとり固定データ
ではないからである。
ータは全てのビットが１又はＯの２値をとり固定データ
ではないからである。
次に本発明方式を文字放送に適用した場合の一実施例に
ついて説明する。
ついて説明する。
文字放送は現在各種の方式が提案されているが、ここで
は第４図Ａに示す如くテレビジョン信号の垂直帰線消去
期間内のＩＨ（Ｈは水平走査期間）に、文字あるいは図
形のパターンを横走査して得たデイジタル信号（データ
群）とそれよりも時間的に前の位置にクロツクランイン
及びフレイミングコードなどの制御信号Ｓ。
は第４図Ａに示す如くテレビジョン信号の垂直帰線消去
期間内のＩＨ（Ｈは水平走査期間）に、文字あるいは図
形のパターンを横走査して得たデイジタル信号（データ
群）とそれよりも時間的に前の位置にクロツクランイン
及びフレイミングコードなどの制御信号Ｓ。
とが時分割多重されてなる方式のものについて説明する
。
。
上記クロツクランインは第２図Ｂに示す如く所定繰り返
し周波数の単一周波パルスで、受信側回路で所定位相の
クロックパルスを生成するために付加されている。
し周波数の単一周波パルスで、受信側回路で所定位相の
クロックパルスを生成するために付加されている。
第５図は本発明方式を文字放送に適用した場合の受信回
路の一実施例の回路系統図を示す。
路の一実施例の回路系統図を示す。
同図中、第１図と同一部分には同一符号を付し、その説
明を省略する。
明を省略する。
シフトレジスク２の並列出力信号はハミングコードデー
タ修正回路６に印加され、ここで前記ハミングコードデ
ータ修正回路４と同様に１ビット以下の誤りがあっても
正確にここでハミングコードデータが修正されて取り出
される。
タ修正回路６に印加され、ここで前記ハミングコードデ
ータ修正回路４と同様に１ビット以下の誤りがあっても
正確にここでハミングコードデータが修正されて取り出
される。
ハミングコードデーク修正回路６の出力信号は、ＮＡＮ
Ｄゲート７に印加され、ここで入力端子８よりのパルス
と２個のＮＡＮＤゲート１０及び１１よりなるＲＳフリ
ツプフロツプよりのパルスと夫々否定論理積をとられて
フレイミングコードと一致するハミングコードデータが
検出される。
Ｄゲート７に印加され、ここで入力端子８よりのパルス
と２個のＮＡＮＤゲート１０及び１１よりなるＲＳフリ
ツプフロツプよりのパルスと夫々否定論理積をとられて
フレイミングコードと一致するハミングコードデータが
検出される。
すなわち、入力端子８より上記第４図Ａに示す如き制御
信号Ｓ。
信号Ｓ。
とデータ群とよりなるデータが重畳されているテレビジ
ョン信号の垂直帰線消去期間内の１Ｈのみハイレベルと
なるパルスが入来する。
ョン信号の垂直帰線消去期間内の１Ｈのみハイレベルと
なるパルスが入来する。
またＮＡＮＤゲート１１の一方の入力端子９には水平同
期信号若しくはそれに同期して各Ｈ毎にローレベルとな
るパルスが入来してＮＡＮＤゲート１０及び１１よりな
るＲＳフリツプフロツプを各Ｈ毎にリセットする。
期信号若しくはそれに同期して各Ｈ毎にローレベルとな
るパルスが入来してＮＡＮＤゲート１０及び１１よりな
るＲＳフリツプフロツプを各Ｈ毎にリセットする。
このＲＳフリツプフロツプのＱ出力（ＮＡＮＤゲ゛一ト
１１の出力）は上記ＮＡＮＤゲート７の一つの入力端子
に印加される。
１１の出力）は上記ＮＡＮＤゲート７の一つの入力端子
に印加される。
これにより、フレイミングコード前置型伝送方式の伝送
データが存在するＩＨ期間中、データ群よりも必ず時間
的に前の位置に存在するフレイミングコードが、ハミン
グコードデータ修正回路６の出力信号中からイネーブル
状態にあるＮＡＮＤゲ゛一ト７によりまず検出される。
データが存在するＩＨ期間中、データ群よりも必ず時間
的に前の位置に存在するフレイミングコードが、ハミン
グコードデータ修正回路６の出力信号中からイネーブル
状態にあるＮＡＮＤゲ゛一ト７によりまず検出される。
このフレイミングコードが検出されると、ＮＡＮＤゲ′
一ト７の出力がローレベルとなり、これによりＮＡＮＤ
ゲ′一ト１０の出力がハイレベル、ＮＡＮＤゲ’−４１
１の出力がローレベルとなる（ＮＡＮＤゲ゛一ト１０及
び１１よりなるＲＳフリツプフロツプがセット状態とな
る）。
一ト７の出力がローレベルとなり、これによりＮＡＮＤ
ゲ′一ト１０の出力がハイレベル、ＮＡＮＤゲ’−４１
１の出力がローレベルとなる（ＮＡＮＤゲ゛一ト１０及
び１１よりなるＲＳフリツプフロツプがセット状態とな
る）。
従って、ＮＡＮＤゲート７の出力も再びハイレベルとな
るので、ＮＡＮＤゲート７の出力端にはフレイミングコ
ード検出時は負極性の細いパルス状の検出信号が得られ
る。
るので、ＮＡＮＤゲート７の出力端にはフレイミングコ
ード検出時は負極性の細いパルス状の検出信号が得られ
る。
なお、これと同時にＮＡＮＤゲート７はデイゼープル状
態とされる。
態とされる。
また、フレイミングコード検出後にハミングコードデー
タ修正回路６より出力されるデータ信号中には、フレイ
ミングコードと同一のビット配列のハミングコードデー
タ（ここでは 「１１１００１０１」）が含まれることがあるが、この
ときにはＮＡＮＤゲート１０及び１１よりなるＲＳフリ
ツプフロツプが既にセット状態にあるから、ＮＡＮＤゲ
’−１−１１の出力はローレベルで変化せず、従ってデ
イゼープル状態のＮＡＮＤゲート７の出力もハイレベル
のままで変化することはないので、データ信号中のフレ
イミングコードと同一のビット配列のハミングコードデ
ータはフレミングコードとして誤検出されることはあり
得ない。
タ修正回路６より出力されるデータ信号中には、フレイ
ミングコードと同一のビット配列のハミングコードデー
タ（ここでは 「１１１００１０１」）が含まれることがあるが、この
ときにはＮＡＮＤゲート１０及び１１よりなるＲＳフリ
ツプフロツプが既にセット状態にあるから、ＮＡＮＤゲ
’−１−１１の出力はローレベルで変化せず、従ってデ
イゼープル状態のＮＡＮＤゲート７の出力もハイレベル
のままで変化することはないので、データ信号中のフレ
イミングコードと同一のビット配列のハミングコードデ
ータはフレミングコードとして誤検出されることはあり
得ない。
このように、本実施例によれば、受信側回路においてハ
ミングコードデータ修正回路６をフレイミングコード検
出回路の一部に共用することができるので、従来のデー
タ伝送方式に比し受信側回路を安価に構成できる。
ミングコードデータ修正回路６をフレイミングコード検
出回路の一部に共用することができるので、従来のデー
タ伝送方式に比し受信側回路を安価に構成できる。
しかも、ハミングコードデータ修正回路６により常に適
宜修正されたデータが用いられるので確実なデータ伝送
ができる。
宜修正されたデータが用いられるので確実なデータ伝送
ができる。
なお、上記の実施例では本発明方式を文字放送に適用し
た場合について説明したが、水平同期信号に相当する周
期性信号をデータに含めたり、または水平同期信号ある
いはこれに相当する周期性信号が無い場合であってもフ
レイミングコード、ハミングコードデータを含めたデー
タ群の総ビット数が常に一定で変化しないように設定し
た場合には、同様に本発明方式を適用できるものである
。
た場合について説明したが、水平同期信号に相当する周
期性信号をデータに含めたり、または水平同期信号ある
いはこれに相当する周期性信号が無い場合であってもフ
レイミングコード、ハミングコードデータを含めたデー
タ群の総ビット数が常に一定で変化しないように設定し
た場合には、同様に本発明方式を適用できるものである
。
上述の如く、本発明になるデータ伝送方式及びその受信
回路は、フレイミングコード前置型データ伝送方式にお
いて伝送されるシリアルデータ中のデータ群の中に誤り
訂正可能なハミングコードデータを情報ビット数に応じ
て複数有せしめ、かつ、上記フレイミングコードを複数
のハミングコードデータのうちのいずれか一つと同一の
ものに選定して伝送するようにしたため、従来受信回路
において別々に設けられていたハミングコードデータ修
正回路とフレイミングコード検出回路とのうち、ハミン
グコードデータ修正回路を同時にフレイミングコード検
出器の一部として共用することができ、従って従来方式
に比し受信回路構戒を簡単に、かつ、安価とすることが
でき、従って受信回路が多数存在するようなデータ伝送
方式に適用して特に好適であり、またフレイミングコー
ドの検出にハミングコードデータ修正回路を経たデータ
を使用するようにしたため、確実な（１ビットの誤りは
修正可能であるため）データ伝送及びその受信を行ない
得、特にテレビジョン信号の垂直帰線消去期間中のある
所定期間内に伝送される上記データを受信する回路に適
用して好適である等の特長を有するものである。
回路は、フレイミングコード前置型データ伝送方式にお
いて伝送されるシリアルデータ中のデータ群の中に誤り
訂正可能なハミングコードデータを情報ビット数に応じ
て複数有せしめ、かつ、上記フレイミングコードを複数
のハミングコードデータのうちのいずれか一つと同一の
ものに選定して伝送するようにしたため、従来受信回路
において別々に設けられていたハミングコードデータ修
正回路とフレイミングコード検出回路とのうち、ハミン
グコードデータ修正回路を同時にフレイミングコード検
出器の一部として共用することができ、従って従来方式
に比し受信回路構戒を簡単に、かつ、安価とすることが
でき、従って受信回路が多数存在するようなデータ伝送
方式に適用して特に好適であり、またフレイミングコー
ドの検出にハミングコードデータ修正回路を経たデータ
を使用するようにしたため、確実な（１ビットの誤りは
修正可能であるため）データ伝送及びその受信を行ない
得、特にテレビジョン信号の垂直帰線消去期間中のある
所定期間内に伝送される上記データを受信する回路に適
用して好適である等の特長を有するものである。
第１図は従来方式の受信回路の一例を示すブロック系統
図、第２図は従来方式で伝送されるデータの信号配列の
一例を模式的に示す図、第３図は本発明方式で伝送され
るデータの信号配列の一実施例を模式的に示す図、第４
図Ａ，Ｂは本発明方式を文字放送に適用した場合の伝送
データ信号波形及びその要部を夫々模式的に示す図、第
５図は本発明方式の受信回路の一実施例を示す回路系統
図である。 １・・・・・・データ入力端子、２・・・・・・直列一
並列変換用シフトレジスタ、３・・・・・・クロツクパ
ルス入力端子、４，６・・・・・・ハミングコードデー
タ修正回路、７・・・・・・フレイミングコード検出用
ＮＡＮＤゲ゛一ト。
図、第２図は従来方式で伝送されるデータの信号配列の
一例を模式的に示す図、第３図は本発明方式で伝送され
るデータの信号配列の一実施例を模式的に示す図、第４
図Ａ，Ｂは本発明方式を文字放送に適用した場合の伝送
データ信号波形及びその要部を夫々模式的に示す図、第
５図は本発明方式の受信回路の一実施例を示す回路系統
図である。 １・・・・・・データ入力端子、２・・・・・・直列一
並列変換用シフトレジスタ、３・・・・・・クロツクパ
ルス入力端子、４，６・・・・・・ハミングコードデー
タ修正回路、７・・・・・・フレイミングコード検出用
ＮＡＮＤゲ゛一ト。
Claims (1)
- 【特許請求の範囲】 １ 受信側でフレーム同期をとるためのフレイミングコ
ードの後に伝送されるべき情報に関するデータ群が存在
するデータの伝送方式において、上記データ群の中に誤
り訂正可能なハミングコードデータを情報ビット数に応
じて複数有せしめ、かつ、上記フレイミングコードを該
複数のハミングコードデータのうちのいずれか一つと同
一のものに選定してなるデータを伝送することを特徴と
するデータ伝送方式。 ２ フレイミングコードの後に伝送されるべき情報に関
するデータ群がテレビジョン信号の垂直帰線消去期間内
の所定期間に存在するデータを、該フレイミングコード
でフレーム同期をとりつつ受信するデータ伝送方式の受
信回路において、上記データ群の中に誤り訂正可能なハ
ミングコードデータを情報ビット数に応じて有し、かつ
、上記フレイミングコードを該複数のハミングコードデ
ータのうちのいずれか一つと同一のものに選定してなる
データを直列一並列変換する直列一並列変換回路と、該
直列一並列変換回路の並列出力信号を入力信号として受
け少なくとも上記ハミングコードデータに誤りがある場
合はそれを修正して出力するハミングコードデータ修正
回路と、上記データの存在する期間であって上記テレビ
ジョン信号の水平同期信号若しくはこれに同期した信号
検出後該ハミングコードデータ修正回路の出力信号より
最初に検出した該フレイミングコードと同一のコードデ
ークのハミングコードデータを該フレイミングコード検
出信号として出力するゲート回路群とよりなることを特
徴とするデータ伝送方式の受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54051690A JPS5836865B2 (ja) | 1979-04-26 | 1979-04-26 | デ−タ伝送方式及びその受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54051690A JPS5836865B2 (ja) | 1979-04-26 | 1979-04-26 | デ−タ伝送方式及びその受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55143856A JPS55143856A (en) | 1980-11-10 |
| JPS5836865B2 true JPS5836865B2 (ja) | 1983-08-12 |
Family
ID=12893888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54051690A Expired JPS5836865B2 (ja) | 1979-04-26 | 1979-04-26 | デ−タ伝送方式及びその受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836865B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142673U (ja) * | 1984-03-02 | 1985-09-21 | フランスベッド株式会社 | 掛け布団 |
| JPH0720928U (ja) * | 1993-10-01 | 1995-04-18 | 株式会社大阪西川 | 夏用掛け寝具 |
-
1979
- 1979-04-26 JP JP54051690A patent/JPS5836865B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142673U (ja) * | 1984-03-02 | 1985-09-21 | フランスベッド株式会社 | 掛け布団 |
| JPH0720928U (ja) * | 1993-10-01 | 1995-04-18 | 株式会社大阪西川 | 夏用掛け寝具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55143856A (en) | 1980-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0666773B2 (ja) | 通信システムにおける同期再生 | |
| US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
| JPS6215946B2 (ja) | ||
| US5367543A (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| US6038274A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
| JPH0546131B2 (ja) | ||
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPH066335A (ja) | 高能率音声伝送の擬似同期防止方法 | |
| JP2982348B2 (ja) | 同期信号抽出回路 | |
| JP2663441B2 (ja) | 同期信号検出方法 | |
| JP2783008B2 (ja) | フレーム同期装置 | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| JPH0644757B2 (ja) | フレ−ム同期方式 | |
| JPH07135497A (ja) | フレーム同期パターン検出装置 | |
| JP2692481B2 (ja) | フレーム同期回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JPH0139022Y2 (ja) | ||
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JPH07264176A (ja) | フレーム番号付加方式と信号伝送装置 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JPS638676B2 (ja) | ||
| JPH0244177B2 (ja) | ||
| JPH0292117A (ja) | 誤り訂正回路 | |
| JPS5819055A (ja) | クロツク再生回路 |