JPH05276532A - Ｙｃ分離装置 - Google Patents

Abstract

(57)【要約】 【目的】 遅延線としてＣＣＤを用いたクシ型フィルタ
分離方式によるＹＣ分離装置において、ピーキング回路
を用いずに良好なＳ／Ｎ及び位相特性を得る。 【構成】 ＬＰＦ２は、カットオフ周波数が７ＭＨｚで
ある。ＬＰＦ９は、カットオフ周波数が１５ＭＨｚ程度
であり、ＬＰＦ２と同等の遅延時間を有している。ＬＰ
Ｆ２の出力は、ＣＣＤを遅延素子とする１水平走査期間
遅延素子３及びカットオフ周波数が５．５ＭＨｚのＬＰ
Ｆ４を経由して加算器５に入力され、ＬＰＦ９の出力と
加算されて輝度信号になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＹＣ分離装置に関し、
特に、ＴＶ，ＶＴＲ等に使用され、遅延線としてＣＣＤ
を用いたクシ型フィルタ分離方式により輝度信号と色信
号とを分離するＹＣ分離装置において、輝度信号の周波
数特性向上により高解像度特性が得られるＹＣ分離装置
に関する。

【０００２】

【従来の技術】従来のＹＣ分離装置としては、図３に示
すようなＹＣ分離装置がある。図３は、ＴＶ，ＶＴＲ等
に使用され、遅延線としてＣＣＤ（電荷結合素子）を用
いたクシ型フィルタ分離方式により輝度信号と色信号と
を分離する従来のＹＣ分離装置の一例を示すブロック図
である。図３に示すように、ローパスフィルタ（以下Ｌ
ＰＦと記す）２において、入力端は入力端子１に、出力
端は１水平走査期間遅延素子３の入力端，加算器５の第
１の入力端及び減算器７の第１の入力端に接続されてい
る。１水平走査期間遅延素子３の出力端は、ＬＰＦ４の
入力端に接続されている。ＬＰＦ４の出力端は、加算器
５の第２の入力端及び減算器７の第２の入力端に接続さ
れている。加算器５の出力端は輝度信号出力端子６に接
続され、輝度信号出力端子６は更にピーキング回路１０
の入力端に接続されている。減算器７の出力端は色信号
出力端子８に接続されている。

【０００３】ピーキング回路１０は、周波数特性を補正
するための回路である。図５は、ピーキング回路１０の
一例を示す回路図である。図５に示すように増幅器１７
の一方の入力端はピーキング回路入力端子１０に、他方
の入力端はコンデンサ１１，抵抗１４及び１６の一方の
端に共通に接続されている。増幅器１７の出力端は抵抗
１６の他方の端に接続されている。コンデンサ１１の他
方の端はコイル１２の一方の端に、コイル１２の他方の
端は抵抗１３の一方の端に、抵抗１３の他方の端はＧＮ
Ｄに接続されている。抵抗１４の他方の端はコンデンサ
１５の一方の端に、コンデンサ１５の他方の端はＧＮＤ
に接続されている。

【０００４】１水平走査期間遅延素子３としては、ガラ
スのディレイライン（超音波ディレイライン）とＣＣＤ
を用いたものとがあるが、本従来例では、ガラスのディ
レイラインよりも広帯域特性をもつＣＣＤを１水平走査
期間遅延素子３が用いているものとして説明する。

【０００５】次に、上述の如く構成された従来のＹＣ分
離装置の動作について説明する。入力端子１より入力さ
れた映像信号は、ＬＰＦ２に入力される。ここで、ＬＰ
Ｆ２のカットオフ周波数は、１水平走査期間遅延素子３
における折り返し歪を防ぐため、１水平走査期間遅延素
子３におけるＣＣＤ電荷供給用のクロック周波数の１／
２以下にする必要があり、例えばクロック周波数が４ｆ
scの場合、カットオフ周波数は、７ＭＨｚ程度に設定さ
れる。ＬＰＦ２の出力は、１水平走査期間遅延素子３，
加算器５及び減算器７に夫々入力される。１水平走査期
間遅延素子３の出力は、ＬＰＦ４に入力される。ＬＰＦ
４の出力は、加算器５及び減算器７に夫々入力される。

【０００６】ＬＰＦ４のカットオフ周波数は５．５ＭＨ
ｚ程度に設定され、１水平走査期間遅延素子３の遅延時
間とＬＰＦ４の遅延時間との合計が１水平走査期間にな
るように設定されることにより、１水平走査期間遅延素
子３におけるクロックの漏れ成分を除去し、入力信号の
折り返し歪を防いでいる。

【０００７】加算器５及び減算器７では、ＮＴＳＣ信号
の特徴である色信号の位相が１水平走査期間毎に反転し
ていること及び前後１水平走査期間の信号が類似してい
ることを利用して演算している。加算器５において、入
力された輝度信号は、１水平走査期間前後において同相
であるのでそのまま残り、色信号は、１水平走査期間前
後において逆相であるので互に打ち消し合ってなくなる
ので、輝度信号のみが輝度信号出力端子６に出力され
る。一方、減算器７では、同相の輝度信号のみが消え去
り、色信号のみが色信号出力端子８に出力される。

【０００８】近年、急速に普及している大型ＴＶでは、
サイズに対応する高画質技術が必要となり、水平解像度
８００本のＴＶが現れている。更に家庭用ＴＶの高画質
化及びレーザーディスクプレーヤーの出現等により、水
平解像度４００本以上が要求され、大画面ＴＶにおいて
は水平解像度６００〜８００本が要求されてきている。
これらに伴って、ビデオ信号の周波数特性も７〜１０Ｍ
Ｈｚに広帯域化されてきている。

【０００９】図４は、図３に示すクシ型フィルタ分離方
式の従来のＹＣ分離装置における輝度信号出力端子６上
の輝度信号の周波数特性を示すグラフである。図４のグ
ラフに示される周波数特性の輝度信号では、高域におけ
る周波数特性がＬＰＦ２により制限されるので、水平解
像度６００本以上の画質は実現できない。

【００１０】そこで、輝度信号出力端子６の後段に高域
における周波数特性を補正することを目的とする図５に
示すようなピーキング回路１０を設け、このピーキング
回路１０が輝度信号出力端子６から輝度信号を入力して
この輝度信号の高域を強調することにより、高解像度の
画質を実現させている。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た従来のＹＣ分離装置では、入力映像信号の帯域制限を
するフィルタであるＬＰＦ２と、ＣＣＤで構成される１
水平走査期間遅延素子３におけるクロックの漏れ成分除
去及び入力信号の折り返し歪防止をするフィルタである
ＬＰＦ４とは、カットオフ周波数が１水平走査期間遅延
素子３におけるＣＣＤの電荷転送のために用いられるク
ロックの周波数により決定される。

【００１２】例えば、上述のＣＣＤのクロック周波数に
副搬送波周波数３．５８ＭＨｚの４倍の周波数１４．３
２ＭＨｚを用いたとすると、ＬＰＦ２はカットオフ周波
数が７ＭＨｚ付近に、ＬＰＦ４はカットオフ周波数が
５．５ＭＨｚ付近に設定される。ここで、解像度を決定
ずける要因となる輝度信号のみに着目してみると、ＬＰ
Ｆ２及び４を映像信号が通過することでトータルの周波
数特性は、図４のグラフに示すようになり、７ＭＨｚ付
近で約６ｄＢも減衰され、このままでは高解像度は実現
できない。

【００１３】そこで従来は、輝度信号出力端子６に図５
に示すようなピーキング回路１０を接続し、輝度信号の
高域部分にピーキングをかけて無理やり高解像度を実現
させている。従って、従来のＹＣ分離装置では、余分な
ピーキング回路が必要であり、これに伴い外付け部品が
増えるばかりでなくそのピーキングによりＳ／Ｎの劣化
及び位相特性の悪化を招いてしまうという問題点があ
る。この問題点を回避するためにＬＰＦ２及び４のカッ
トオフ周波数を上げて輝度信号の周波数特性を改善する
という方法も考えられるが、１水平走査期間遅延素子３
における遅延素子であるＣＣＤの折り返し歪が出てくる
ため画質上悪影響を与えることとなり、適当な手段では
ない。

【００１４】本発明はかかる問題点に鑑みてなされたも
のであって、遅延線としてＣＣＤを用いたクシ型フィル
タ分離方式によるＹＣ分離装置において、ピーキング回
路が不要であり、良好なＳ／Ｎ及び位相特性が得られて
高解像度の画像を容易に得ることができるＹＣ分離装置
を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明に係るＹＣ分離装
置は、映像信号を入力し７ＭＨｚ程度のカットオフ周波
数を有する第１のローパスフィルタと、前記映像信号を
入力し１５ＭＨｚ程度のカットオフ周波数をもち前記第
１のローパスフィルタにおける遅延時間と同一の遅延時
間を有する第２のローパスフィルタと、前記第１のロー
パスフィルタの出力を入力してＣＣＤ遅延素子を用いて
遅延する１水平走査期間遅延手段と、この１水平走査期
間遅延手段の出力を入力し５．５ＭＨｚ程度のカットオ
フ周波数をもち遅延時間が前記１水平走査期間遅延手段
における遅延時間と合せて１水平走査期間になる第３の
ローパスフィルタと、前記第２のローパスフィルタの出
力と前記第３のローパスフィルタの出力とを加算する加
算器と、前記第２のローパスフィルタの出力と前記第３
のローパスフィルタの出力との差をとる減算器とを有す
ることを特徴とする。

【００１６】

【作用】本発明に係るＹＣ分離装置においては、遅延素
子としてＣＣＤを用いたクシ型フィルタ分離方式のＹＣ
分離装置において、５．５ＭＨｚ程度のカットオフ周波
数をもつ第３のローパスフィルタの出力は、映像信号が
１水平走査期間だけ遅延させられた信号であり、１５Ｍ
Ｈｚ程度のカットオフ周波数をもつ第２のローパスフィ
ルタの出力は、映像信号が７ＭＨｚ程度のカットオフ周
波数をもつ第１のローパスフィルタにおける遅延時間と
同じ時間だけ遅延させられた信号である。第２及び第３
のローパスフィルタの出力は、加算器において加算され
て輝度信号になる。この輝度信号は、図２のグラフに示
すような良好な周波数特性をもつ。従って、本発明に係
るＹＣ分離装置は、ピーキング回路を用いずに輝度信号
における１０ＭＨｚ付近の周波数特性を改善することが
でき、良好な位相特性が得られ、Ｓ／Ｎの悪化を防ぐこ
とができて、高解像度の画像を容易に得ることができ
る。

【００１７】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１８】図１は、本発明の実施例に係るＹＣ分離装
置を示すブロック図である。なお、図１において、図３
に示す従来のＹＣ分離装置と同一の構成部には、同一符
号を付して説明を省略する。

【００１９】図１に示す本実施例に係るＹＣ分離装置に
おいて、図３に示す従来のＹＣ分離装置に対して異なる
構成部分は、ＬＰＦ９が追加されている部分と、ピーキ
ング回路が削除されている部分である。また、本実施例
においても、１水平走査期間遅延素子３としてはＣＣＤ
を用いており、クシ型フィルタにより輝度信号と色信号
とを分離するＹＣ分離装置となっている。

【００２０】図１に示すように、入力端子１にはＬＰＦ
２及び９の入力端が、ＬＰＦ２の出力端には１水平走査
期間遅延素子３の入力端が、１水平走査期間遅延素子３
の出力端にはＬＰＦ４の入力端が、ＬＰＦ４の出力端に
は加算器５の第２の入力端及び減算器７の第２の入力端
が接続されている。ＬＰＦ９の出力端には加算器５の第
１の入力端及び減算器７の第１の入力端が接続されてい
る。加算器５の出力端には輝度信号出力端子６が、減算
器７の出力端には色信号出力端子８が接続されている。

【００２１】次に、上述の如く構成された本実施例に係
るＹＣ分離装置の動作について説明する。入力端子１よ
り入力された映像信号は、カットオフ周波数が夫々異な
るＬＰＦ２及び９に入力される。ＬＰＦ２を通過した信
号は１水平走査期間遅延素子３に入力され、１水平走査
期間遅延素子３の出力はＬＰＦ４に入力される。１水平
走査期間遅延素子３とＬＰＦ４との遅延の合計は１水平
走査期間となる。

【００２２】ＬＰＦ４及び９の出力は加算器５及び減算
器７に夫々入力され演算処理され、輝度信号出力端子６
には輝度信号が、色信号出力端子８には色信号が夫々出
力される。

【００２３】１水平走査期間遅延素子３の遅延素子であ
るＣＣＤにおける電荷転送をするクロックとして１４．
３２ＭＨｚの信号を用いた場合は、入力する映像信号の
帯域制限，折り返し歪及びＣＣＤの電荷転送用クロック
の漏れ成分除去等の目的で、ＬＰＦ２のカットオフ周波
数は７ＭＨｚ付近に、ＬＰＦ４のカットオフ周波数は
５．５ＭＨｚ付近に設定する。また、ＬＰＦ９は、カッ
トオフ周波数が１５ＭＨｚ程度に設定され、ＬＰＦ２と
同等の遅延時間を有している。

【００２４】加算器５では、ＬＰＦ９の出力と映像信号
が１水平走査期間だけ遅延させられたＬＰＦ４の出力と
を加算して、図２のグラフに示すような周波数特性をも
つ輝度信号を出力する。図２のグラフを、図４のグラフ
に示す従来のＹＣ分離装置の輝度信号の周波数特性と比
べてみると、周波数７ＭＨｚにおいて減衰量が大幅に削
減されていることがわかる。

【００２５】従って、本実施例に係るＹＣ分離装置は、
ピーキング回路を用いずに輝度信号における１０ＭＨｚ
付近の周波数特性を改善することができ、良好な位相特
性が得られ、Ｓ／Ｎの悪化を防ぐことができる。

【００２６】なお、本実施例に係るＹＣ分離装置は、Ｌ
ＰＦ９の代りにＬＰＦ２と同等の遅延時間をもつディレ
イラインを用いることよっても、上述と同様の機能を得
ることができる。

【００２７】

【発明の効果】以上説明したように本発明に係るＹＣ分
離装置によれば、映像信号が１水平走査期間だけ遅延さ
せられた信号と映像信号がカットオフ周波数１５ＭＨｚ
のＬＰＦを通過した信号とを加算して、図２のグラフに
示すような周波数特性をもつ輝度信号を出力するので、
ピーキング回路を用いずに輝度信号における１０ＭＨｚ
付近の周波数特性を改善することができ、良好な位相特
性が得られ、Ｓ／Ｎの悪化を防ぐことができて、高解像
度の画像を容易に得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るＹＣ分離装置を示すブロ
ック図である。

【図２】図１に示すＹＣ分離装置における輝度信号出力
端子６上の輝度信号の周波数特性を示すグラフである。

【図３】従来のＹＣ分離装置の一例を示すブロック図で
ある。

【図４】図３に示すＹＣ分離装置における輝度信号出力
端子６上の輝度信号の周波数特性を示すグラフである。

【図５】図３に示すＹＣ分離装置におけるピーキング回
路１０の詳細を示す回路図である。

【符号の説明】

２，４，９ ；ＬＰＦ ３ ；１水平走査期間遅延素子 ５ ；加算器 ７ ；減算器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 映像信号を入力し７ＭＨｚ程度のカット
   オフ周波数を有する第１のローパスフィルタと、前記映
   像信号を入力し１５ＭＨｚ程度のカットオフ周波数をも
   ち前記第１のローパスフィルタにおける遅延時間と同一
   の遅延時間を有する第２のローパスフィルタと、前記第
   １のローパスフィルタの出力を入力してＣＣＤ遅延素子
   を用いて遅延する１水平走査期間遅延手段と、この１水
   平走査期間遅延手段の出力を入力し５．５ＭＨｚ程度の
   カットオフ周波数をもち遅延時間が前記１水平走査期間
   遅延手段における遅延時間と合せて１水平走査期間にな
   る第３のローパスフィルタと、前記第２のローパスフィ
   ルタの出力と前記第３のローパスフィルタの出力とを加
   算する加算器と、前記第２のローパスフィルタの出力と
   前記第３のローパスフィルタの出力との差をとる減算器
   とを有することを特徴とするＹＣ分離装置。