JPH0527701A - 映像信号補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、液晶パネルを複数のブロックに分
割して並列駆動する表示装置の映像信号補正回路におい
て、回路規模を大きくすることなく、連続性の有る補正
波形を得るためのものである。 【構成】 補正波形発生手段１０２の出力を、第２の時
間軸伸長回路１０によって時間軸伸長し、第１の時間軸
伸長回路１０４で時間軸伸長した映像信号と、演算回路
１０３において演算し、補正した信号を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間軸伸長回路を備え
た映像信号表示装置の映像信号補正回路に関する。

【０００２】

【従来の技術】液晶パネルを用いた映像表示装置では、
シェーディングと呼称される画面の明るさのむらが生じ
やすく、これを補正するために、信号処理回路に補正回
路を用いる。

【０００３】図７に従来の信号処理回路の例を示す。入
力信号１００はＡ／Ｄコンバータ１０１によってディジ
タル信号に変換される。一方、補正波形生成手段１０２
では、シェーディング等の補正のために映像信号のレベ
ルを補正する信号を生成し、演算回路１０３によって、
前記の変換されたディジタル信号と演算処理する。前記
補正波形生成手段１０２の例を図８に示す。要素波形発
生回路２００は複数備えられており、例えば、水平周期
と垂直周期の鋸歯状波と、同じく水平周期と垂直周期の
パラボラ波の４種類をそれぞれ発生する。尚、水平と垂
直の周期は、入力信号１００に同期し、位相も合ったも
のである。これらの波形は、各々がレベル調整回路２０
１で、振幅と極性を調整し、アダー２０２で加算した
後、Ａ／Ｄコンバータ２０３でディジタル化される。こ
こでレベル調整回路２０１を適当に調整すれば、画面の
映像信号を補正することができる。

【０００４】次に、液晶パネルは、内部のスイッチング
トランジスタ等の特性により高速の書込みが困難である
ため、画素数が非常に多い場合や映像信号の周波数が高
い場合には、映像信号をそのまま書込むことはできず、
一般に画面を水平方向に複数のブロックに分割して並列
駆動することが行われる。そのため、時間軸伸長回路を
設け、映像信号の時間軸を伸長する処理が行われる。

【０００５】演算回路１０３の出力は、上記の時間軸伸
長回路１０４で時間軸が伸長された複数の信号に分けら
れ、各々ドライブ回路１０５によって増幅、反転処理な
どが行われ、液晶パネル１０６に印加される。液晶パネ
ル１０６は、水平方向にドライブ回路１０５と同じ数の
ブロックに分割されており、並列駆動される。ここで、
時間軸伸長回路の例を図９に示す。入力した信号は、ス
イッチ２１０ａによって切り換えられ、ラインメモリ２
１１ａ、２１１ｂに書き込まれる。ラインメモリ２１１
ａ、２１１ｂの出力は、スイッチ２１０ｂによって切り
換えられ、出力される。書込みイネーブル回路２１３
は、書込みカウウンタ２１２が動作するタイミングを決
める。スイッチ２１０ｃ、２１０ｄは、書込みカウンタ
２１２と読出しカウンタ２１４を切り換えて、ラインメ
モリ２１１ａ、２１１ｂに印加する。ここでスイッチ２
１０ａ、２１０ｂ、２１０ｃ、２１０ｄのＡ、Ｂは切換
えの方向を表す記号で、４つのスイッチは常に同じ記号
の方へ同時に切り替える。これらの動作を図１０を用い
て説明する。画面を分割したブロック数が６の場合、ド
ライブ回路１０５も６回路である。ここでは、画面ブロ
ックの左端から３番目の部分に着目する。前記スイッチ
がＡの時、入力２２０はラインメモリ２１１ａに入力さ
れる。ここで書込みイネーブル回路２１３は書込みタイ
ミング２２１を出力し、ハイレベルの時だけ書込みカウ
ンタ２１２が動作する。そこで、ラインメモリ２１１ａ
には、書込みタイミング２２１に対応した部分の信号２
２２が書き込まれる。前記スイッチは、水平同期信号と
ほぼ同じタイミングでＢに切り換えられる。従って、次
の水平走査期間では、ラインメモリ２１１ａには読出し
カウンタが接続され、ラインメモリ２１１ａからは、前
に書き込んだ信号が読み出される。読出しカウンタ２１
４は、書込みカウンタの１／６のクロックで動作してい
るため、出力２２３のように、時間軸が伸長されて出力
する。ラインメモリ２１１ａと２１１ｂでは、常に書込
みと読出しが逆の動作をしているため、出力は常に時間
軸伸長されたものとなる。

【０００６】図１１に第２の従来例を示す。入力信号１
００はＡ／Ｄコンバータ１０１によってディジタル信号
に変換され、時間軸伸長回路１０４で時間軸伸長され
る。この回路の動作は、前述の例と同じである。補正波
形生成手段１０２は前述の例と同じ構成であるが、時間
軸伸長回路１０４の出力信号と、演算回路１０３で演算
処理する。ここで、前記補正波形生成手段１０２と演算
回路１０３は画面のブロック数、即ちドライブ回路１０
５と同じ数だけ設けられている。ドライブ回路１０５の
出力以降は第１の例と同じである。

【０００７】

【発明が解決しようとする課題】第１の例では、Ａ／Ｄ
変換した直後に補正波形と演算処理するが、非常に高速
な処理が必要である。例えば、有効走査期間が２５．８
μｓの信号を水平方向が１４４０画素の液晶パネル１０
６に表示するには、 １４４０／２５．８μｓ＝５５．８ＭＨｚ での処理が必要となり、実現にはタイミング設計などが
厳しくなり、回路規模も大きくなってしまう、という問
題点があった。

【０００８】第２の例では、６倍に時間軸伸長している
ので、演算処理の速度は、 ５５．８ＭＨｚ／６＝９．３ＭＨｚ と下げることができ、演算処理は容易になるが、６つの
補正波形生成手段１０２がそれぞれ独立しているため、
液晶パネル１０６全体を一枚の画面として見た場合、補
正結果が不連続となってしまい、さらに人間の視覚特性
として知られているマッハ効果やクレークオブライエン
効果により、隣接するブロック間がより不連続に見えて
しまうという問題点があった。

【０００９】そこで本発明はこのような課題を解決する
もので、その目的とするところは、低速度で、かつ不連
続とならない映像信号補正回路を実現することである。

【００１０】

【課題を解決するための手段】請求項１では、補正波形
生成手段は１つで、該出力を時間軸伸長し、入力映像信
号を時間軸伸長した後の信号とブロックごとに演算する
ことを特徴とする。

【００１１】請求項２では、入力映像信号を時間軸伸長
した後の信号と演算するための信号を記憶する手段を備
え、補正波形生成手段によって生成した補正信号を分割
して前記記憶手段に転送する構成であることを特徴とす
る。

【００１２】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１３】図１は、本発明による第１の実施例であ
る。入力信号１００はＡ／Ｄコンバータ１０１によって
ディジタル信号に変換され、時間軸伸長回路１０４で時
間軸伸長される。これらの動作は、第２の従来例と同じ
であるため、説明は省略する。液晶パネル１０６の左か
ら２番目のブロックに対応する信号について考えると、
入力信号１００が図３の入力波形５０の場合、部分５２
が伸長され、映像伸長出力５４が時間軸伸長回路１０４
の出力となる。一方、補正波形生成手段１０２では、第
１の従来例と同様に補正波形が生成され、第２の時間軸
伸長回路１０に入力される。該時間軸伸長回路１０は、
第１の時間軸伸長回路１０４と同じ構成であり、補正波
形生成手段１０２によって生成された補正波形を、液晶
パネル１０６のブロック数と同じ数に、並列分割する。
波形生成手段１０２の出力が補正波形５１の場合、部分
５３が伸長され、補正伸長出力５５が第２の時間軸伸長
回路１０の出力になる。第１の時間軸伸長回路１０４の
出力と第２の時間軸伸長回路１０の出力は、演算回路１
０３で演算され、図３の演算出力５６として出力され、
その後ドライブ回路１０５によって増幅、反転処理など
が行われ、液晶パネル１０６に印加される。尚、図３の
演算は、乗算の場合について示した。液晶パネル１０６
は、水平方向にドライブ回路１０５と同じ数のブロック
に分割されており、並列駆動される。

【００１４】図２に第２の実施例を示す。図中で図１と
同じ記号は、同じ機能を示す。波形生成手段２０の一例
を図４に示す。４個の要素波形ＲＯＭ２２には、水平周
期と垂直周期の鋸歯状波と、水平周期と垂直周期のパラ
ボラ波が、それぞれレベルを変えた複数のテーブルとし
て記憶されており、レベル調整回路２３によって、上位
ＡＢ（アドレスバス）を決めることにより、それぞれの
ＲＯＭの出力波形を決める。また、下位ＡＢにはアドレ
スカウンタ２４の出力が接続されており、該アドレスカ
ウンタ２４のカウント値に同期して、ＤＢ（データバ
ス）に出力が得られる。ここで、前記アドレスカウンタ
は、入力信号１００と同期している必要は無い。前記要
素波形ＲＯＭ２２の出力はアダー２５で加算され、波形
データ４０として出力される。また、前記アドレスカウ
ンタ２４からは、書込みアドレス４１と、液晶パネル１
０６のブロック数に応じた選択信号を出力する、ブロッ
クカウンタ２６からのブロックセレクト信号４２が出力
される。液晶パネル１０６を６ブロックに分割した場合
の、左から３番目のブロックについて見た場合、図６に
示すように、波形データ４０とブロックセレクト信号４
２の関係になる。次に図２の波形記憶手段２１の一例を
図５に示す。アドレススイッチ２８は、補正波形の調整
時には、書込みアドレス４１をＲＡＭ２７のＡＢに接続
する。ブロックセレクト信号４２がハイレベルの時、Ｒ
ＡＭ２７は書込みが可能な状態となり、ＤＢＩ（データ
バスインプット）を通して、書込みアドレス４１に指定
されたアドレスに波形データ４０を記憶する。読出しカ
ウンタ２９は、水平同期信号と垂直同期信号に同期して
おり、補正波形の調整時以外は、アドレススイッチ２８
によりＲＡＭ２７のＡＢに接続され、水平周期と垂直周
期に同期して、記憶された波形をＤＢＯ（データバスア
ウトプット）から出力する。即ち、補正波形調整時に記
憶された波形データ４０のブロックセレクト信号４２に
応じた部分のデータが、水平周期と垂直周期に同期して
読み出される。このようにして、波形記憶手段２１から
は、補正波形生成手段２０の出力である補正波形を、ブ
ロックに応じた波形に変換したものが得られる。他の部
分についてはここでは説明しないが、第１の実施例と同
じ動作をする。

【００１５】尚、これら２つの実施例では、液晶パネル
１０６を６ブロックに分割した場合について説明した
が、複数であればブロック数がいくつであっても実現で
きることは明らかである。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
補正波形を時間軸伸長するか、または波形記憶手段に転
送後、時間軸伸長した映像信号と演算処理するため、演
算処理の速度を下げることができ、タイミング設計が厳
しくなり、かつ回路規模も大きくなるのを避けることが
できる。さらには、元々１つに合成された補正波形を分
割するため、補正波形の連続性が失われることが無く、
従来のブロックごとの補正のように、ブロック間が不連
続に見えてしまうような欠点を無くすことができる。ま
た、本発明による補正回路は、シェーディング補正だけ
ではなく、ガンマ特性の補正等にも用いることができ
る。

【００１７】また、第２の実施例では、補正波形生成手
段を入力信号と非同期にすることができるため、マイク
ロコンピュータなどを使った調整が容易に実現できると
いう効果がある。

【００１８】尚、本実施例では液晶パネルを用いた場合
について述べたが、他の表示素子でも、複数のブロック
に分割して並列駆動するものであれば同様に使えること
は明らかである。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示すブロック図であ
る。

【図２】 本発明の第２の実施例を示すブロック図であ
る。

【図３】 本発明の時間軸伸長回路と演算回路の出力を
説明する波形図である。

【図４】 本発明の補正波形生成手段の一例を示すブロ
ック図である。

【図５】 本発明の波形記憶手段の一例を示すブロック
図である。

【図６】 本発明の補正波形生成手段と補正波形記憶手
段の、波形データとブロックセレクト信号のタイミング
を示す、タイミング図である。

【図７】 第１の従来例を示すブロック図である。

【図８】 従来例の波形生成手段を示すブロック図であ
る。

【図９】 従来例の時間軸伸長回路を示すブロック図で
ある。

【図１０】 時間軸伸長回路の動作を説明するタイミン
グ図である。

【図１１】 第２の従来例を示すブロック図である。

【符号の説明】

１０ 第２の時間軸伸長回路 ２０ 補正波形生成手段 ２１ 補正波形記憶手段 ２２ 要素波形ＲＯＭ ２３ レベル調整回路 ２４ アドレスカウンタ ２５ アダー ２６ ブロックカウンタ ２７ ＲＡＭ ２８ アドレススイッチ ２９ 読出しカウンタ ４０ 波形データ ４１ 書込みアドレス ４２ ブロックセレクト信号 ５０ 入力信号 ５１ 補正波形 ５２ 部分 ５３ 部分 ５４ 映像伸長出力 ５５ 補正伸長出力 ５６ 演算出力 １００ 入力信号 １０１ Ａ／Ｄコンバータ １０２ 補正波形生成手段 １０３ 演算回路 １０４ 第１の時間軸伸長回路 １０５ ドライブ回路 １０６ 液晶パネル ２００ 要素波形生成手段 ２０１ レベル調整手段 ２０２ アダー ２０３ Ａ／Ｄコンバータ ２１０ａ スイッチ ２１０ｂ スイッチ ２１０ｃ スイッチ ２１０ｄ スイッチ ２１１ａ ラインメモリ ２１１ｂ ラインメモリ ２１２ 書込みカウンタ ２１３ 書込みイネーブル回路 ２１４ 読出しカウンタ ２２０ 入力 ２２１ 書込みタイミング ２２２ 部分 ２２３ 出力

Claims (2)

【特許請求の範囲】
1. 【請求項１】 映像信号表示装置であって、第１の時間
   軸伸長回路と、補正波形生成手段と、複数のドライブ回
   路を備えた信号処理回路において、前記補正波形生成手
   段の後に第２の時間軸伸長回路を備え、前記第１の時間
   軸伸長回路の出力と前記第２の時間軸伸長回路の出力を
   演算する、複数の演算回路を備えたことを特徴とする映
   像信号補正回路。
2. 【請求項２】 映像信号表示装置であって、時間軸伸長
   回路と、補正波形生成手段と、複数のドライブ回路を備
   えた信号処理回路において、複数の補正波形記憶手段
   と、前記時間軸伸長回路の出力と前記補正波形記憶手段
   の出力を演算する、前記補正波形記憶手段と等しい数の
   演算回路とを備えたことを特徴とする、映像信号補正回
   路。