JPH0527830B2 - - Google Patents
Info
- Publication number
- JPH0527830B2 JPH0527830B2 JP59155870A JP15587084A JPH0527830B2 JP H0527830 B2 JPH0527830 B2 JP H0527830B2 JP 59155870 A JP59155870 A JP 59155870A JP 15587084 A JP15587084 A JP 15587084A JP H0527830 B2 JPH0527830 B2 JP H0527830B2
- Authority
- JP
- Japan
- Prior art keywords
- hysteresis width
- under test
- circuit under
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、簡易な試験装置でもつて、高精度に
試験できるヒステリシス幅の試験方法に関する。
試験できるヒステリシス幅の試験方法に関する。
従来例の構成とその問題点
従来のヒステリシス幅試験方法を第３図および
第４図を参照して説明する。
第４図を参照して説明する。
第３図において、被試験回路１の入力端子２に
入力電圧源３を徐々に増加させていくと、たとえ
ばE1で表示される入力電圧で、出力端子４に生
じる出力電圧は、“LO”から“HI”に反転する。
次に、入力電圧源３を徐々に下げていくと、最初
に反転した入力電圧E1とは異なるたとえばE2で
表示される入力電圧で、出力電圧は、“HI”から
“LO”に反転する。なお、図中５は電源である。
入力電圧源３を徐々に増加させていくと、たとえ
ばE1で表示される入力電圧で、出力端子４に生
じる出力電圧は、“LO”から“HI”に反転する。
次に、入力電圧源３を徐々に下げていくと、最初
に反転した入力電圧E1とは異なるたとえばE2で
表示される入力電圧で、出力電圧は、“HI”から
“LO”に反転する。なお、図中５は電源である。
上述の入出力特性を第４図に示す。このような
入出力特性はヒステリシス特性と呼ばれることは
周知であり、このときのヒステリシス幅E0は、
E0＝E1−E2として測定されることも又周知であ
る。
入出力特性はヒステリシス特性と呼ばれることは
周知であり、このときのヒステリシス幅E0は、
E0＝E1−E2として測定されることも又周知であ
る。
第３図示の試験回路装置を用いて、ヒステリシ
ス幅をたとえば手動で試験するならば、測定時間
が増大すること、さらには、ヒステリシス幅が温
度上昇等で変化すると、正確な試験が不可能であ
るという不都合が生じる。又、ヒステリシス幅を
自動試験するにしても、入力および出力電圧を読
みとる回路装置と、ヒステリシス幅を算出するた
めの演算回路が必要であり、試験回路装置が複雑
になるという問題点が生じていた。
ス幅をたとえば手動で試験するならば、測定時間
が増大すること、さらには、ヒステリシス幅が温
度上昇等で変化すると、正確な試験が不可能であ
るという不都合が生じる。又、ヒステリシス幅を
自動試験するにしても、入力および出力電圧を読
みとる回路装置と、ヒステリシス幅を算出するた
めの演算回路が必要であり、試験回路装置が複雑
になるという問題点が生じていた。
発明の目的
本発明の目的は、上記の不都合を排除したヒス
テリシス幅の試験方法を提供することにある。
テリシス幅の試験方法を提供することにある。
発明の構成
本発明は上記目的を達成するために、被試験回
路の出力信号に応動して生成される三角波電圧を
前記被試験回路の入力側に印加し、前記被試験回
路の入力側又は出力側に生じる信号の所定期間の
変移時間若しくは周期又は周波数を測定すること
で、ヒステリシス幅が算出できるヒステリシス幅
の試験方法であり、これによれば、簡単な試験装
置を用意するだけで高精度に測定できる。
路の出力信号に応動して生成される三角波電圧を
前記被試験回路の入力側に印加し、前記被試験回
路の入力側又は出力側に生じる信号の所定期間の
変移時間若しくは周期又は周波数を測定すること
で、ヒステリシス幅が算出できるヒステリシス幅
の試験方法であり、これによれば、簡単な試験装
置を用意するだけで高精度に測定できる。
実施例の説明
以下、図面を参照して、本発明の一実施例を詳
細に説明する。第１図は、ヒステリシス幅の試験
方法を説明するための試験回路装置である。な
お、第３図の従来例と同一個所は同じ番号を付与
した。
細に説明する。第１図は、ヒステリシス幅の試験
方法を説明するための試験回路装置である。な
お、第３図の従来例と同一個所は同じ番号を付与
した。
まず、被試験回路１に電源５を供給する。そし
て、出力端子４に生じた出力電位は、導線６を通
じてスイツチ７に、さらに導線８、インバータ
９、導線１０を通じてスイツチ１１に、それぞれ
与えられる。ここで、スイツチ７と１１は、それ
ぞれ定電流源１２，１３を制御するために設けら
れている。いま、スイツチ７，１１はそれぞれ導
線６、導線１０が“LO”で導通し、“HI”で非
導通するように設定されたならば、出力端子４の
出力電位が“LO”の時には、スイツチ７は導通
するが、スイツチ１１は、出力端子３の“LO”
電圧がインバータ９で反転された、すなわち、
“HI”の電位が与えられるために、非導通であ
る。この結果、定電流源１２からの電流I1は積分
器１３のコンデンサＣを通じて接地に流れ、被試
験回路１の入力端子２には第２図のＰ−Ｑ間に示
すような直線性のよい電圧が与えられる。このと
きの上限値E3は、第４図示の入力電圧E1に相当
し、下限値E4は、入力電圧E2に相当する。そし
て、下限値E4から上限値E3までの上昇時間t1は、 t1＝ΔE0・Ｃ／I1 ……(1) として表わせれる。ここで、ΔE0はヒステリシス
幅であり、ΔE0＝E3−E4である。次に、被試験回
路１の入力端子２に生じた入力電圧が上限値E3
（Ｑ点）に達すると、出力端子４に生じる出力電
圧は、“LO”から“HI”に反転し、この結果、
スイツチ７は非導通に、一方、スイツチ１１は非
導通から導通に反転する。このために、定電流源
１２から供給される電流I1は遮断され、一方、定
電流源１３からの電流I2が、積分器１４のコンデ
ンサＣへ与えられる。この結果、入力端子２の入
力電圧は、第２図ａに示すＱ点からＲ点に向かつ
て変移する直線性のよい電圧となる。入力電圧が
前記Ｒ点に到達すると、出力端子４の電圧は、
“HI”から再び“LO”に反転する。ここで、Ｑ
−Ｒ間、すなわち、上限値E3から下限値E4まで
に要する下降時間t2は、 t2＝ΔE0・Ｃ／I2 ……(2) として表わせれる。上述の動作を繰返して、入力
端子２には第２図ａに示す三角波が生じ、出力端
子４には第２図ｂに示す短形波が導出される。
て、出力端子４に生じた出力電位は、導線６を通
じてスイツチ７に、さらに導線８、インバータ
９、導線１０を通じてスイツチ１１に、それぞれ
与えられる。ここで、スイツチ７と１１は、それ
ぞれ定電流源１２，１３を制御するために設けら
れている。いま、スイツチ７，１１はそれぞれ導
線６、導線１０が“LO”で導通し、“HI”で非
導通するように設定されたならば、出力端子４の
出力電位が“LO”の時には、スイツチ７は導通
するが、スイツチ１１は、出力端子３の“LO”
電圧がインバータ９で反転された、すなわち、
“HI”の電位が与えられるために、非導通であ
る。この結果、定電流源１２からの電流I1は積分
器１３のコンデンサＣを通じて接地に流れ、被試
験回路１の入力端子２には第２図のＰ−Ｑ間に示
すような直線性のよい電圧が与えられる。このと
きの上限値E3は、第４図示の入力電圧E1に相当
し、下限値E4は、入力電圧E2に相当する。そし
て、下限値E4から上限値E3までの上昇時間t1は、 t1＝ΔE0・Ｃ／I1 ……(1) として表わせれる。ここで、ΔE0はヒステリシス
幅であり、ΔE0＝E3−E4である。次に、被試験回
路１の入力端子２に生じた入力電圧が上限値E3
（Ｑ点）に達すると、出力端子４に生じる出力電
圧は、“LO”から“HI”に反転し、この結果、
スイツチ７は非導通に、一方、スイツチ１１は非
導通から導通に反転する。このために、定電流源
１２から供給される電流I1は遮断され、一方、定
電流源１３からの電流I2が、積分器１４のコンデ
ンサＣへ与えられる。この結果、入力端子２の入
力電圧は、第２図ａに示すＱ点からＲ点に向かつ
て変移する直線性のよい電圧となる。入力電圧が
前記Ｒ点に到達すると、出力端子４の電圧は、
“HI”から再び“LO”に反転する。ここで、Ｑ
−Ｒ間、すなわち、上限値E3から下限値E4まで
に要する下降時間t2は、 t2＝ΔE0・Ｃ／I2 ……(2) として表わせれる。上述の動作を繰返して、入力
端子２には第２図ａに示す三角波が生じ、出力端
子４には第２図ｂに示す短形波が導出される。
さて、(1)，(2)式から明らかなように、ヒステリ
シス幅ΔE0は次式で表わされる。
シス幅ΔE0は次式で表わされる。
ΔE0＝t1・I1／Ｃ＝t2・I2／Ｃ ……(3)
(3)式で、コンデンサＣ、電流I1およびI2はあらか
じめ設定された既知の値である。したがつて、ヒ
ステリシス幅ΔE0を求めるには、入力端子２又は
出力端子４に生じた三角波又は短形波の所定期間
の時間t1又はt2を測定すればよい。
じめ設定された既知の値である。したがつて、ヒ
ステリシス幅ΔE0を求めるには、入力端子２又は
出力端子４に生じた三角波又は短形波の所定期間
の時間t1又はt2を測定すればよい。
いま、電流I1とI2を相等しく設定するならば、
上昇時間t1と下降時間t2とは等しくなる。すなわ
ち、I1＝I2＝Ｉに設定されるならば、t1＝t2＝ｔ
となり、第２図ａ，ｂに示した信号の周期Ｔは、
Ｔ＝２・ｔとなる。この場合のヒステリシス幅
ΔE0は、 ΔE0＝Ｉ・Ｔ／（2C） ……(3) として表わせれる。したがつて、周期Ｔを測定す
ることで、ヒステリシス幅ΔE0が求められる。な
お、周波数と周期Ｔとは、＝１／Ｔの関係に
あることから、周波数を測定することによつて
も、ヒステリシス幅ΔE0を算出できる。
上昇時間t1と下降時間t2とは等しくなる。すなわ
ち、I1＝I2＝Ｉに設定されるならば、t1＝t2＝ｔ
となり、第２図ａ，ｂに示した信号の周期Ｔは、
Ｔ＝２・ｔとなる。この場合のヒステリシス幅
ΔE0は、 ΔE0＝Ｉ・Ｔ／（2C） ……(3) として表わせれる。したがつて、周期Ｔを測定す
ることで、ヒステリシス幅ΔE0が求められる。な
お、周波数と周期Ｔとは、＝１／Ｔの関係に
あることから、周波数を測定することによつて
も、ヒステリシス幅ΔE0を算出できる。
発明の効果
以上実施例で説明したように、本発明の試験方
法は、簡単な試験装置で、ヒステリシス幅の算出
が可能であり、その利用価値は大きい。
法は、簡単な試験装置で、ヒステリシス幅の算出
が可能であり、その利用価値は大きい。
第１図は本発明の試験方法を説明するためのヒ
ステリシス幅の試験回路図、第２図は第１図の被
試験回路の入力および出力電圧波形を示す図、第
３図は従来のヒステリシス幅の試験方法を説明す
るための試験回路図、第４図は第３図のヒステリ
シス特性を示す図である。 １……被試験回路、２……入力端子、４……出
力端子、５……電源、６，８，１０……導線、
７，１１……スイツチ、９……インバータ、１
２，１３……定電流源、１４……積分器。
ステリシス幅の試験回路図、第２図は第１図の被
試験回路の入力および出力電圧波形を示す図、第
３図は従来のヒステリシス幅の試験方法を説明す
るための試験回路図、第４図は第３図のヒステリ
シス特性を示す図である。 １……被試験回路、２……入力端子、４……出
力端子、５……電源、６，８，１０……導線、
７，１１……スイツチ、９……インバータ、１
２，１３……定電流源、１４……積分器。
Claims (1)
- １ 被試験回路のヒステリシス幅を試験するにあ
たり、前記被試験回路の出力側に生じた信号に応
動して作動する定電流源と積分器で作られる三角
波を前記被試験回路の入力側に印加し、前記被試
験回路の入力側信号又は出力側信号の所定期間の
変移時間若しくは周期又は周波数を測定すること
で、ヒステリシス幅を試験することを特徴とする
ヒステリシス幅の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15587084A JPS6134474A (ja) | 1984-07-26 | 1984-07-26 | ヒステリシス幅の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15587084A JPS6134474A (ja) | 1984-07-26 | 1984-07-26 | ヒステリシス幅の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134474A JPS6134474A (ja) | 1986-02-18 |
| JPH0527830B2 true JPH0527830B2 (ja) | 1993-04-22 |
Family
ID=15615301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15587084A Granted JPS6134474A (ja) | 1984-07-26 | 1984-07-26 | ヒステリシス幅の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134474A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488066A (ja) * | 1990-07-30 | 1992-03-19 | Sekisui Chem Co Ltd | プライマー組成物及び樹脂被覆金属体 |
| KR100369655B1 (ko) * | 1996-06-25 | 2003-04-08 | 삼성전자 주식회사 | 고주파 수신기의 주파수 합성 시험방법 |
| KR100340066B1 (ko) * | 1999-06-28 | 2002-06-12 | 박종섭 | 강유전체 커패시터의 히스테리시스 특성을 측정할 수 있는 강유전체 메모리 장치 |
-
1984
- 1984-07-26 JP JP15587084A patent/JPS6134474A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6134474A (ja) | 1986-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351554A (en) | Magnetoinductive flowmeter | |
| US4749941A (en) | Circuit arrangement for a meter for measuring two electrical quantities | |
| EP0517549A2 (en) | Method and apparatus for measuring RMS values | |
| JPH0527830B2 (ja) | ||
| US4596951A (en) | Electronic circuit for measuring AC electrical energy | |
| US2889519A (en) | Clamp-type current transducer | |
| JPH057582Y2 (ja) | ||
| US3441851A (en) | Chopper stabilized electrical meter circuit with envelope detector and feedback means | |
| JPH0535362B2 (ja) | ||
| JPS635859B2 (ja) | ||
| JP2654493B2 (ja) | デジタル電気抵抗計の回路 | |
| JP3065835B2 (ja) | Ｖｆコンバータ | |
| SU1404976A1 (ru) | Устройство дл измерени параметров комплексных сопротивлений | |
| JPH056543Y2 (ja) | ||
| JPH055503Y2 (ja) | ||
| JP2680807B2 (ja) | ダイオード検波出力用増幅回路 | |
| JPS6123811Y2 (ja) | ||
| JPH0129586Y2 (ja) | ||
| SU1504791A1 (ru) | Высокоомный имитатор электрического сопротивлени | |
| RU2270996C1 (ru) | Устройство для контроля полярографического прибора | |
| SU1017998A2 (ru) | Электронный кулонометр с контролируемым потенциалом | |
| JPH0519951B2 (ja) | ||
| JPH0715490B2 (ja) | 導電率計回路 | |
| RU1803961C (ru) | Имитатор больших сопротивлений | |
| SU741432A2 (ru) | Формирователь пр моугольных импульсов |