JPH0528005B2 - - Google Patents
Info
- Publication number
- JPH0528005B2 JPH0528005B2 JP58195689A JP19568983A JPH0528005B2 JP H0528005 B2 JPH0528005 B2 JP H0528005B2 JP 58195689 A JP58195689 A JP 58195689A JP 19568983 A JP19568983 A JP 19568983A JP H0528005 B2 JPH0528005 B2 JP H0528005B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- digital
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば、音響機器で用いられるアナ
ログ信号遅延装置の最適バイアス電圧を検出する
ことが可能なバイアス電圧検出回路に関するもの
である。
ログ信号遅延装置の最適バイアス電圧を検出する
ことが可能なバイアス電圧検出回路に関するもの
である。
従来例の構成とその問題点
アナログ信号遅延装置は、音響機器に残響特性
をもたせるのに利用されるが、その電気的特性の
最適選定が重要である。
をもたせるのに利用されるが、その電気的特性の
最適選定が重要である。
従来、アナログ信号遅延装置の最適バイアス電
圧特性を測定する場合には、第１図のブロツク図
で示される測定系が用いられていた。この測定系
は、測定用基準信号源１、バイアスデジタル信号
源２、バイアスデジタル記憶回路３、Ｄ／Ａコン
バータ回路４、入力回路５、被測定用アナログ信
号遅延装置６、出力変換回路７、Ａ／Ｄコンバー
タ８、Ａ／Ｄコンバータスタート信号発生源９、
Ａ／Ｄコンバータ出力記憶回路１０、記憶スター
ト信号発生源１１、および比較回路１２をそなえ
ている。この測定系の動作を、第２図および第３
図の特性図を用いて、概括的に説明する。始め
に、第２図の横軸に表わされるバイアス電圧Ａ
を、バイアスデジタル信号源２によりデジタル値
で入力すると、この信号は、Ｄ／Ａコンバータ回
路４でアナログ信号に変換され、ついで、測定用
基準信号源１の信号と入力回路５によつて重畳さ
れて、被測定用アナログ信号遅延装置６に入力さ
れる。すると、この被測定用アナログ信号遅延装
置６からは歪をもつた信号が出力され、これが出
力変換回路７によつて直流DC電圧に変換される。
そして、この直流電圧は、Ａ／Ｄコンバータ回路
８で、Ａ／Ｄコンバータスタート信号発生源９か
らの制御信号によつて、デジタル値に変換され
る。このときの出力（デジタル値）を歪出力A1
とする。この歪出力A1は、また、Ａ／Ｄコンバ
ータ出力記憶回路１０に、記憶スタート信号発生
源１１からの制御信号によつて、一時記憶され
る。比較回路１２は、Ａ／Ｄコンバータ回路８の
出力（歪出力A1）とＡ／Ｄコンバータ記憶回路
１０に予め記憶されている信号（すなわち、バイ
アス電圧Ａの入力直前にＡ／Ｄコンバータ回路８
からの出力がＡ／Ｄコンバータ出力記憶回路１０
に記憶された信号、以下、直前信号と呼ぶ）とを
比較して、Ａ／Ｄコンバータ回路８の信号がＡ／
Ｄコンバータ記憶回路１０の直前信号より小さい
ときに出力を生じる。これによつて、バイアスデ
ジタル記憶回路３を作動させ、そのときのバイア
ス電圧Ａをデジタル値で記憶させる。次に、バイ
アスデジタル信号源２を通じて、バイアス電圧Ｂ
を入力すると、Ａ／Ｄコンバータ回路８の出力は
歪出力B1になり、これが比較回路１２で直前信
号の歪出力A1と比較され、A1＞B1のとき、比較
回路１２に出力信号があらわれ、これにより、バ
イアスデジタル記憶回路３にバイアス電圧Ｂのレ
ベルを記憶する。以下、バイアス電圧をＣ〜Ｄ
と、順次、変えて、測定を繰り返すと、歪特性
は、第２図のように、A1〜D1で表わされる放物
線形になる。この過程で、バイアスデジタル記憶
回路３に記憶されるバイアス電圧信号レベルは歪
特性の極小点C1、つまり、バイアス電圧Ｃのレ
ベルである。こうして、被測定用アナログ信号遅
延装置６の最適バイアス電圧は、その歪特性の最
も小さいレベルのバイアス電圧として、バイアス
デジタル記憶回路３の記憶信号から検出できる。
圧特性を測定する場合には、第１図のブロツク図
で示される測定系が用いられていた。この測定系
は、測定用基準信号源１、バイアスデジタル信号
源２、バイアスデジタル記憶回路３、Ｄ／Ａコン
バータ回路４、入力回路５、被測定用アナログ信
号遅延装置６、出力変換回路７、Ａ／Ｄコンバー
タ８、Ａ／Ｄコンバータスタート信号発生源９、
Ａ／Ｄコンバータ出力記憶回路１０、記憶スター
ト信号発生源１１、および比較回路１２をそなえ
ている。この測定系の動作を、第２図および第３
図の特性図を用いて、概括的に説明する。始め
に、第２図の横軸に表わされるバイアス電圧Ａ
を、バイアスデジタル信号源２によりデジタル値
で入力すると、この信号は、Ｄ／Ａコンバータ回
路４でアナログ信号に変換され、ついで、測定用
基準信号源１の信号と入力回路５によつて重畳さ
れて、被測定用アナログ信号遅延装置６に入力さ
れる。すると、この被測定用アナログ信号遅延装
置６からは歪をもつた信号が出力され、これが出
力変換回路７によつて直流DC電圧に変換される。
そして、この直流電圧は、Ａ／Ｄコンバータ回路
８で、Ａ／Ｄコンバータスタート信号発生源９か
らの制御信号によつて、デジタル値に変換され
る。このときの出力（デジタル値）を歪出力A1
とする。この歪出力A1は、また、Ａ／Ｄコンバ
ータ出力記憶回路１０に、記憶スタート信号発生
源１１からの制御信号によつて、一時記憶され
る。比較回路１２は、Ａ／Ｄコンバータ回路８の
出力（歪出力A1）とＡ／Ｄコンバータ記憶回路
１０に予め記憶されている信号（すなわち、バイ
アス電圧Ａの入力直前にＡ／Ｄコンバータ回路８
からの出力がＡ／Ｄコンバータ出力記憶回路１０
に記憶された信号、以下、直前信号と呼ぶ）とを
比較して、Ａ／Ｄコンバータ回路８の信号がＡ／
Ｄコンバータ記憶回路１０の直前信号より小さい
ときに出力を生じる。これによつて、バイアスデ
ジタル記憶回路３を作動させ、そのときのバイア
ス電圧Ａをデジタル値で記憶させる。次に、バイ
アスデジタル信号源２を通じて、バイアス電圧Ｂ
を入力すると、Ａ／Ｄコンバータ回路８の出力は
歪出力B1になり、これが比較回路１２で直前信
号の歪出力A1と比較され、A1＞B1のとき、比較
回路１２に出力信号があらわれ、これにより、バ
イアスデジタル記憶回路３にバイアス電圧Ｂのレ
ベルを記憶する。以下、バイアス電圧をＣ〜Ｄ
と、順次、変えて、測定を繰り返すと、歪特性
は、第２図のように、A1〜D1で表わされる放物
線形になる。この過程で、バイアスデジタル記憶
回路３に記憶されるバイアス電圧信号レベルは歪
特性の極小点C1、つまり、バイアス電圧Ｃのレ
ベルである。こうして、被測定用アナログ信号遅
延装置６の最適バイアス電圧は、その歪特性の最
も小さいレベルのバイアス電圧として、バイアス
デジタル記憶回路３の記憶信号から検出できる。
ところが、歪特性は、第２図のような単純な放
物線形とは限らず、例えば、第３図のように、二
つの極小点をもつような場合もある。この場合に
は、バイアス電圧をＥからＪに順次変化させたと
きに、バイアスデジタル記憶回路３に記憶されて
残るのは後の極小点（歪出力I2）に対応するバイ
アス電圧Ｉのレベルになり、必ずしも、歪特性上
の最適バイアス電圧（第３図の場合では、バイア
ス電圧Ｇ）とは限らない。このような実情から第
１図示の測定系では、測定結果が常に最適バイア
ス電圧を表わしていると断言できない問題点をも
つている。
物線形とは限らず、例えば、第３図のように、二
つの極小点をもつような場合もある。この場合に
は、バイアス電圧をＥからＪに順次変化させたと
きに、バイアスデジタル記憶回路３に記憶されて
残るのは後の極小点（歪出力I2）に対応するバイ
アス電圧Ｉのレベルになり、必ずしも、歪特性上
の最適バイアス電圧（第３図の場合では、バイア
ス電圧Ｇ）とは限らない。このような実情から第
１図示の測定系では、測定結果が常に最適バイア
ス電圧を表わしていると断言できない問題点をも
つている。
発明の目的
本発明は上述の問題点を解消するものであり、
常に、最小歪出力を呈すバイアス電圧レベルが検
出できるバイアス電圧検出回路を提供するもので
ある。
常に、最小歪出力を呈すバイアス電圧レベルが検
出できるバイアス電圧検出回路を提供するもので
ある。
発明の構成
本発明は、被測定用のアナログ信号遅延装置
と、同アナログ信号遅延装置に入力する基準信号
を発生する測定用基準信号源及びバイアス電圧信
号を発生するバイアスデジタル信号源と、前記ア
ナログ信号遅延装置からの印加バイアス電圧信号
に対応した出力信号をデジタル値に変換するデジ
タル信号処理部と、前記デジタル信号処理部の出
力値を入力するＡ／Ｄコンバータ出力記憶回路
と、前記Ａ／Ｄコンバータ出力記憶回路の出力値
と前記デジタル信号処理部の出力値とを比較し、
前記デジタル信号処理部の出力値が前記Ａ／Ｄコ
ンバータ出力記憶回路の出力値よりも小さいと
き、信号を出力する比較回路と、記憶スタート信
号発生源からの信号と前記比較回路からの信号が
出力された場合のみ前記Ａ／Ｄコンバータ出力記
憶回路に前記デジタル信号処理部の出力値を記憶
させる記憶スタート制御回路と、前記Ａ／Ｄコン
バータ出力記憶回路に初期値を記憶させるための
記憶セツト信号源と、前記比較回路の出力により
前記印加バイアス電圧信号レベルを記憶するバイ
アスデジタル記憶回路とをそなえたバイアス電圧
検出回路であり、これにより、バイアスデジタル
記憶回路では、バイアス電圧可変範囲における最
小歪出力時のバイアス電圧レベルを確実に記憶
し、これを最適バイアス電圧として検出すること
が可能である。
と、同アナログ信号遅延装置に入力する基準信号
を発生する測定用基準信号源及びバイアス電圧信
号を発生するバイアスデジタル信号源と、前記ア
ナログ信号遅延装置からの印加バイアス電圧信号
に対応した出力信号をデジタル値に変換するデジ
タル信号処理部と、前記デジタル信号処理部の出
力値を入力するＡ／Ｄコンバータ出力記憶回路
と、前記Ａ／Ｄコンバータ出力記憶回路の出力値
と前記デジタル信号処理部の出力値とを比較し、
前記デジタル信号処理部の出力値が前記Ａ／Ｄコ
ンバータ出力記憶回路の出力値よりも小さいと
き、信号を出力する比較回路と、記憶スタート信
号発生源からの信号と前記比較回路からの信号が
出力された場合のみ前記Ａ／Ｄコンバータ出力記
憶回路に前記デジタル信号処理部の出力値を記憶
させる記憶スタート制御回路と、前記Ａ／Ｄコン
バータ出力記憶回路に初期値を記憶させるための
記憶セツト信号源と、前記比較回路の出力により
前記印加バイアス電圧信号レベルを記憶するバイ
アスデジタル記憶回路とをそなえたバイアス電圧
検出回路であり、これにより、バイアスデジタル
記憶回路では、バイアス電圧可変範囲における最
小歪出力時のバイアス電圧レベルを確実に記憶
し、これを最適バイアス電圧として検出すること
が可能である。
実施例の説明
第４図は本発明実施例の構成を示すブロツク図
である。この図で、第１図と同一部分は同符号で
表わす。第４図の構成では、第１図の構成に記憶
スタート制御回路１３をＡ／Ｄコンバータ出力記
憶回路１０と記憶スタート信号発生源１１との間
に付加し比較回路１２の信号を入力させ、さら
に、前記Ａ／Ｄコンバータ出力記憶回路１０に対
して初期値を記憶させるため記憶セツト信号発生
源１４を結合させたものである。この実施例構成
の動作をのべると、まず、記憶セツト信号源１４
からの信号によりＡ／Ｄコンバータ出力記憶回路
１０に最大値を記憶させる。次に、バイアスデジ
タル信号源２を通じて、第３図に示すようなバイ
アス電圧Ｅのデジタル値を入力すると、Ｄ／Ａコ
ンバータ回路４でアナログ信号に変換され、これ
が測定用基準信号源１から入力される信号と入力
回路５で重畳されて、アナログ信号遅延装置６へ
入力される。アナログ信号遅延装置６から歪をも
つた信号が出力され、出力変換回路７で直流電圧
に変換し、ついで、これを、Ａ／Ｄコンバータス
タート信号発生源９の信号により、Ａ／Ｄコンバ
ータ回路８でデジタル値に変換して、歪出力E2
として出力する。なお、出力変換回路７、Ａ／Ｄ
コンバータ回路８およびＡ／Ｄコンバータスター
ト信号発生源９がデジタル信号処理部である。こ
の歪出力E2は、比較回路１２に入力され、Ａ／
Ｄコンバータ出力記憶回路１０の直前信号（この
ときは、設定した最大の初期値）と比較されると
ともに、初期値＞E2であるのでＡ／Ｄコンバー
タ記憶回路１０へも入力され、記憶セツト信号発
生源１４の信号によつて、直前信号を打ち消して
記憶される。また、このとき比較回路１２の信号
はバイアスデジタル記憶回路３にも入力され、バ
イアスＥがデジタル値で記憶される。次に、バイ
アスデジタル信号源２を通じて、バイアス電圧Ｆ
が入力されたときも、同様な動作により、Ａ／Ｄ
コンバータ回路８から歪出力F2が得られ、比較
回路１２では、この歪出力F2とＡ／Ｄコンバー
タ出力記憶回路１０の直前信号E2とを比較し、
E2＞F2のとき、信号を発生する。そして、この
比較回路１２の出力信号により、バイアスデジタ
ル記憶回路３にバイアス電圧Ｆをデジタル値で記
憶する。一方、記憶スタート信号発生源１１の信
号は、直接、Ａ／Ｄコンバータ出力記憶回路１０
に与えられるのではなく、記憶スタート制御回路
１３に与えられる。そして、この記憶スタート制
御回路１３は、記憶スタート信号発生源１１の信
号と比較回路１２の出力信号によつてＡ／Ｄコン
バータ出力記憶回路１０に動作信号を送り、Ａ／
Ｄコンバータ出力記憶回路１０にF2を記憶させ
る。そこで、第３図にしたがい、バイアス電圧を
ＧからＩに至る過程で変化させて、Ａ／Ｄコンバ
ータ出力記憶回路１０の動作をみると、まず、バ
イアス電圧がＧからＨへ変化する過程では、Ａ／
Ｄコンバータ出力記憶回路１０に記憶される歪出
力がG2＜H2の関係であり、比較回路１２から出
力信号が現われずＡ／Ｄコンバータ出力記憶回路
１０の直前信号は歪出力G2が保持されており、
バイアスデジタル記憶回路３の記憶バイアス電圧
レベルもバイアス電圧Ｇである。次に、バイアス
電圧ＨからＩへ変化する過程をみると、歪出力の
関係ではH2＞I2になつているが、比較回路１２
の応動はI2＞G2の歪出力関係をもつているため、
出力信号が現われない。したがつて、この間に
は、記憶スタート制御回路１３も動作信号を出さ
ず。Ａ／Ｄコンバータ出力記憶回路１０の記憶状
態も歪出力G2のままである。この結果、バイア
スデジタル記憶回路３には、最小歪出力G2に対
応するバイアス電圧Ｇのレベルが記憶されたまま
になる。
である。この図で、第１図と同一部分は同符号で
表わす。第４図の構成では、第１図の構成に記憶
スタート制御回路１３をＡ／Ｄコンバータ出力記
憶回路１０と記憶スタート信号発生源１１との間
に付加し比較回路１２の信号を入力させ、さら
に、前記Ａ／Ｄコンバータ出力記憶回路１０に対
して初期値を記憶させるため記憶セツト信号発生
源１４を結合させたものである。この実施例構成
の動作をのべると、まず、記憶セツト信号源１４
からの信号によりＡ／Ｄコンバータ出力記憶回路
１０に最大値を記憶させる。次に、バイアスデジ
タル信号源２を通じて、第３図に示すようなバイ
アス電圧Ｅのデジタル値を入力すると、Ｄ／Ａコ
ンバータ回路４でアナログ信号に変換され、これ
が測定用基準信号源１から入力される信号と入力
回路５で重畳されて、アナログ信号遅延装置６へ
入力される。アナログ信号遅延装置６から歪をも
つた信号が出力され、出力変換回路７で直流電圧
に変換し、ついで、これを、Ａ／Ｄコンバータス
タート信号発生源９の信号により、Ａ／Ｄコンバ
ータ回路８でデジタル値に変換して、歪出力E2
として出力する。なお、出力変換回路７、Ａ／Ｄ
コンバータ回路８およびＡ／Ｄコンバータスター
ト信号発生源９がデジタル信号処理部である。こ
の歪出力E2は、比較回路１２に入力され、Ａ／
Ｄコンバータ出力記憶回路１０の直前信号（この
ときは、設定した最大の初期値）と比較されると
ともに、初期値＞E2であるのでＡ／Ｄコンバー
タ記憶回路１０へも入力され、記憶セツト信号発
生源１４の信号によつて、直前信号を打ち消して
記憶される。また、このとき比較回路１２の信号
はバイアスデジタル記憶回路３にも入力され、バ
イアスＥがデジタル値で記憶される。次に、バイ
アスデジタル信号源２を通じて、バイアス電圧Ｆ
が入力されたときも、同様な動作により、Ａ／Ｄ
コンバータ回路８から歪出力F2が得られ、比較
回路１２では、この歪出力F2とＡ／Ｄコンバー
タ出力記憶回路１０の直前信号E2とを比較し、
E2＞F2のとき、信号を発生する。そして、この
比較回路１２の出力信号により、バイアスデジタ
ル記憶回路３にバイアス電圧Ｆをデジタル値で記
憶する。一方、記憶スタート信号発生源１１の信
号は、直接、Ａ／Ｄコンバータ出力記憶回路１０
に与えられるのではなく、記憶スタート制御回路
１３に与えられる。そして、この記憶スタート制
御回路１３は、記憶スタート信号発生源１１の信
号と比較回路１２の出力信号によつてＡ／Ｄコン
バータ出力記憶回路１０に動作信号を送り、Ａ／
Ｄコンバータ出力記憶回路１０にF2を記憶させ
る。そこで、第３図にしたがい、バイアス電圧を
ＧからＩに至る過程で変化させて、Ａ／Ｄコンバ
ータ出力記憶回路１０の動作をみると、まず、バ
イアス電圧がＧからＨへ変化する過程では、Ａ／
Ｄコンバータ出力記憶回路１０に記憶される歪出
力がG2＜H2の関係であり、比較回路１２から出
力信号が現われずＡ／Ｄコンバータ出力記憶回路
１０の直前信号は歪出力G2が保持されており、
バイアスデジタル記憶回路３の記憶バイアス電圧
レベルもバイアス電圧Ｇである。次に、バイアス
電圧ＨからＩへ変化する過程をみると、歪出力の
関係ではH2＞I2になつているが、比較回路１２
の応動はI2＞G2の歪出力関係をもつているため、
出力信号が現われない。したがつて、この間に
は、記憶スタート制御回路１３も動作信号を出さ
ず。Ａ／Ｄコンバータ出力記憶回路１０の記憶状
態も歪出力G2のままである。この結果、バイア
スデジタル記憶回路３には、最小歪出力G2に対
応するバイアス電圧Ｇのレベルが記憶されたまま
になる。
以上の動作から明らかなように、本実施例構成
によれば、バイアス電圧−歪出力特性の如何にか
かわらず、常に、歪出力最小のバイアス電圧レベ
ルをバイアスデジタル記憶回路３に記憶し、これ
をもつて、最適バイアス電圧を検出することがで
きる。
によれば、バイアス電圧−歪出力特性の如何にか
かわらず、常に、歪出力最小のバイアス電圧レベ
ルをバイアスデジタル記憶回路３に記憶し、これ
をもつて、最適バイアス電圧を検出することがで
きる。
発明の効果
本発明によれば、アナログ信号遅延装置の最適
バイアス電圧を正確に検出することができる。こ
れにより、アナログ信号遅延装置の品質を的確に
把握することができ、製品の安定化、品質向上に
寄与することができる。
バイアス電圧を正確に検出することができる。こ
れにより、アナログ信号遅延装置の品質を的確に
把握することができ、製品の安定化、品質向上に
寄与することができる。
第１図は従来例構成のブロツク図、第２図およ
び第３図はアナログ信号遅延装置の代表的なバイ
アス電圧−歪出力特性図、第４図は本発明実施例
構成のブロツク図である。 １……測定用基準信号源、２……バイアスデジ
タル信号源、３……バイアスデジタル記憶回路、
４……Ｄ／Ａコンバータ回路、５……入力回路、
６……アナログ信号遅延装置、７……出力変換回
路、８……Ａ／Ｄコンバータ、１０……Ａ／Ｄコ
ンバータ出力記憶回路、１２……比較回路、１３
……記憶スタート制御回路。
び第３図はアナログ信号遅延装置の代表的なバイ
アス電圧−歪出力特性図、第４図は本発明実施例
構成のブロツク図である。 １……測定用基準信号源、２……バイアスデジ
タル信号源、３……バイアスデジタル記憶回路、
４……Ｄ／Ａコンバータ回路、５……入力回路、
６……アナログ信号遅延装置、７……出力変換回
路、８……Ａ／Ｄコンバータ、１０……Ａ／Ｄコ
ンバータ出力記憶回路、１２……比較回路、１３
……記憶スタート制御回路。
Claims (1)
- １ 被測定用のアナログ信号遅延装置と、同アナ
ログ信号遅延装置に入力する基準信号を発生する
測定用基準信号源及びバイアス電圧信号を発生す
るバイアスデジタル信号源と、前記アナログ信号
遅延装置からの印加バイアス電圧信号に対応した
出力信号をデジタル値に変換するデジタル信号処
理部と、前記デジタル信号処理部の出力値を入力
するＡ／Ｄコンバータ出力記憶回路と、前記Ａ／
Ｄコンバータ出力記憶回路の出力値と前記デジタ
ル信号処理部の出力値とを比較し、前記デジタル
信号処理部の出力値が前記Ａ／Ｄコンバータ出力
記憶回路の出力値よりも小さいとき、信号を出力
する比較回路と、記憶スタート信号発生源からの
信号と前記比較回路からの信号が出力された場合
のみ前記Ａ／Ｄコンバータ出力記憶回路に前記デ
ジタル処理部の出力値を記憶させる記憶スタート
制御回路と、前記Ａ／Ｄコンバータ出力記憶回路
に初期値を記憶させるための記憶セツト信号源
と、前記比較回路の出力により前記印加バイアス
電圧信号レベルを記憶するバイアスデジタル記憶
回路とをそなえたバイアス電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195689A JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58195689A JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6087515A JPS6087515A (ja) | 1985-05-17 |
| JPH0528005B2 true JPH0528005B2 (ja) | 1993-04-23 |
Family
ID=16345355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58195689A Granted JPS6087515A (ja) | 1983-10-19 | 1983-10-19 | バイアス電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087515A (ja) |
-
1983
- 1983-10-19 JP JP58195689A patent/JPS6087515A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6087515A (ja) | 1985-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6238062A (ja) | ２値信号検出方法及び装置 | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0528005B2 (ja) | ||
| JPH0738717B2 (ja) | ドロップアウト検出装置 | |
| JP2675455B2 (ja) | 可変遅延装置 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| US6542097B1 (en) | Adaptive delta modulation with step size variation responsive to sensed overload | |
| US4904925A (en) | Apparatus for recovering an alternating variable of a controlled semiconductor | |
| JPH06130098A (ja) | 電子式電力量計等の信号入力制御方法および装置 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JPH06201739A (ja) | ピーク検出回路の直線性補正装置 | |
| JP2624044B2 (ja) | ダイオード変調器監視装置 | |
| JP2004200927A (ja) | Ａ／ｄコンバータのテスト装置 | |
| JP3202390B2 (ja) | 波形観測装置 | |
| JPS58130675A (ja) | アナログ信号２値化回路 | |
| JPH02115772A (ja) | ピーク検波回路 | |
| JPS592430A (ja) | アナログ・デイジタル変換器 | |
| JPH0243374B2 (ja) | ||
| JPH04258059A (ja) | ３値信号検出器 | |
| JPH07306249A (ja) | 超伝導磁力計 | |
| JPH05175839A (ja) | Ａ／ｄ変換器 | |
| JPH06222107A (ja) | ヒステリシス幅の測定方法 | |
| JPS6019364A (ja) | クランプ回路 | |
| JP2003344510A (ja) | 特性測定回路及びそれを用いた半導体装置 | |
| JPH02293681A (ja) | 障害検出回路 |