JPH0528037U - 半導体チツプの接続構造 - Google Patents
半導体チツプの接続構造Info
- Publication number
- JPH0528037U JPH0528037U JP7585791U JP7585791U JPH0528037U JP H0528037 U JPH0528037 U JP H0528037U JP 7585791 U JP7585791 U JP 7585791U JP 7585791 U JP7585791 U JP 7585791U JP H0528037 U JPH0528037 U JP H0528037U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring pattern
- bump
- film substrate
- connection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 バンプの接続部分における幅寸法を確保し、
断線等の発生を確実に防止して接続信頼性を著しく高め
ることのできる半導体チップの接続構造を提供する。 【構成】IC、LSI等の半導体チップ1にバンプ2を
形成するとともに、フィルム基板3の表面に所望の配線
パターン4を形成し、前記半導体チップ1とフィルム基
板3の配線パターン4とを前記バンプ2を介して接続し
てなる半導体チップの接続構造において、前記配線パタ
ーン4のその先端部をわずかに残した位置に幅寸法が大
きくなるように外方に突出した幅広部6が形成された端
子部5を形成したことを特徴とする。
断線等の発生を確実に防止して接続信頼性を著しく高め
ることのできる半導体チップの接続構造を提供する。 【構成】IC、LSI等の半導体チップ1にバンプ2を
形成するとともに、フィルム基板3の表面に所望の配線
パターン4を形成し、前記半導体チップ1とフィルム基
板3の配線パターン4とを前記バンプ2を介して接続し
てなる半導体チップの接続構造において、前記配線パタ
ーン4のその先端部をわずかに残した位置に幅寸法が大
きくなるように外方に突出した幅広部6が形成された端
子部5を形成したことを特徴とする。
Description
【0001】
本考案は半導体チップの接続構造に係り、特にフィルム状の基板に対して所望 の半導体チップを接続するための半導体チップの接続構造に関する。
【0002】
近年、IC、LSI等の半導体チップの小型化、高集積化および多ピン化に伴 い、所定の基板にこれら半導体チップを高密度に接続する技術が不可欠となって おり、この半導体チップの接続技術として、フィルム状の基板に対して半導体チ ップを一括して自動的に実装することが行なわれている。
【0003】 図4はこのような従来の半導体チップと基板との接続構造を示したもので、I CやLSI等の半導体チップ1には、図示しない接続パッドが形成されており、 この接続パッド部分には、例えば、半田等からなるバンプ2があらかじめ形成さ れている。
【0004】 また、フィルム基板3の表面には、図5に示すように、銅箔等からなり前記半 導体チップ1のバンプ2部分に対応する所望形状の配線パターン4が形成されて おり、前記配線パターン4の先端部は、端子部5とされている。
【0005】 そして、前記半導体チップ1のバンプ2を前記フィルム基板3の配線パターン 4の端子部5に当接させた状態で、加熱することにより、前記バンプ2を溶融さ せた後、前記半導体チップ1とフィルム基板3との間隙をわずかに広げて前記バ ンプ2をその中央部がくびれたほぼ鼓状に形成し、このバンプ2を冷却固化する ことにより、前記半導体チップ1とフィルム基板3の配線パターン4とを接続す るようになっている。
【0006】
【考案が解決しようとする課題】 しかし、前記従来の半導体チップ1の接続構造においては、上述したように、 半導体チップ1とバンプ2とフィルム基板3の配線パターン4とをバンプ2を介 して接続するものであるが、近年、半導体チップ1の小型化あるいは配線基板の 高集積化が進むにつれて、前記フィルム基板3の配線パターン4が微細化される ようになってきており、これに伴い、前記配線パターン4の幅寸法が著しく小さ く形成されるようになってきた。
【0007】 そのため、前記半導体チップ1に形成されたバンプ2を微細化された配線パタ ーン4に接続した場合に、図6に示すように、バンプ2と配線パターン4との接 続部分におけるバンプ2が配線パターン4の幅寸法L1に応じて細い幅寸法L1 ’で接続されることになり、バンプ2の接続部分の形状が先ぼそり形状になって しまうことから、バンプ2の断線等を招き、バンプ2の接続信頼性が著しく低下 してしまい、回路の動作不良の発生を招いてしまうという問題を有している。
【0008】 また、前記バンプ2を配線パターン4の先端の端子部5に接続するようにして いるので、前記半導体チップ1のバンプ2位置と前記配線パターン4の端子部5 の位置とがずれた場合に、図7に示すように、前記バンプ2が傾斜した形状で接 続されてしまい、同様にバンプ2の断線が発生しやすくなり、接続の信頼性が低 下してしまうという問題を有している。
【0009】 本考案は前記した点に鑑みてなされたもので、バンプの接続部分における幅寸 法を確保し、断線等の発生を確実に防止して接続信頼性を著しく高めることので きる半導体チップの接続構造を提供することを目的とするものである。
【0010】
前記目的を達成するため本考案に係る半導体チップの接続構造は、IC、LS I等の半導体チップにバンプを形成するとともに、フィルム状の基板の表面に所 望の配線パターンを形成し、前記半導体チップを前記フィルム基板の配線パター ンに当接させた状態で加熱して前記バンプを溶融させることにより、前記半導体 チップとフィルム基板の配線パターンとを前記バンプを介して接続してなる半導 体チップの接続構造において、前記配線パターンのその先端部をわずかに残した 位置に幅寸法が大きくなるように外方に突出した幅広部が形成された端子部を形 成したことを特徴とするものである。
【0011】
本考案によれば、配線パターンに幅広部が形成された端子部を形成し、この端 子部の幅寸法を大きく形成しているので、配線パターンの微細化により配線パタ ーンの幅寸法が小さく形成された場合でも、バンプの接続部分の幅寸法を十分に 確保することができ、バンプの配線パターンに対する接続部分の形状を一定の幅 寸法を有する適正な形状に形成することができる。しかも、前記配線パターンの その先端部をわずかに残した位置に端子部を形成するようにしているので、半導 体チップのバンプ位置と配線パターンの端子部の位置とがずれた場合でも、前記 バンプを端子部から配線パターンの先端側にずれた状態で接続することができ、 バンプが傾斜した状態で接続されてしまうことを確実に防止することができるも のである。
【0012】
以下、本考案の実施例を図1乃至図3を参照して説明する。
【0013】 図1乃至図3は本考案に係る半導体チップの接続構造の一実施例を示したもの で、本実施例においては、フィルム基板3の表面には、所望形状の配線パターン 4,4が形成されており、この配線パターン4は、例えば、所望のパターンに応 じてマスクを形成したフィルム基板3に銅箔をエッチングする等の手段により形 成されるものである。また、前記配線パターン4の先端部近傍の両側部であって 配線パターン4の先端部をわずかに残した位置には、配線パターン4の側部を外 方に突出形成して幅寸法がL2とされた幅広部6が形成されており、本実施例に おいては、この幅広部6の内側が端子部5とされている。
【0014】 また、ICやLSI等の半導体チップ1の図示しない接続パッド部分には、あ らかじめ半田等からなるバンプ2が融着形成されている。
【0015】 次に、本実施例の作用について説明する。
【0016】 まず、前記半導体チップ1のバンプ2は、その接続パッドへの形成時に、表面 張力の作用でほぼ球形に形成されており、前記半導体チップ1のバンプ2を前記 フィルム基板3の配線導体の端子部5に当接させた状態で加熱して、前記バンプ 2を溶融させた後、前記半導体チップ1とフィルム基板3との間隙をわずかに広 げることにより、前記バンプ2をその中央部がくびれたほぼ鼓状に形成し、この バンプ2を冷却固化するようになっている。これにより、前記半導体チップ1と フィルム基板3とは、半導体チップ1のバンプ2を介して接続されるものである 。
【0017】 このとき、本実施例においては、配線パターン4の端子部5に幅広部6を形成 し、この端子部5の幅寸法L2を大きく形成しているので、図2に示すように、 前記配線パターン4の幅寸法L1が小さく形成された場合でも、バンプ2の接続 部分の幅寸法L2’を十分に確保することができ、バンプ2の配線パターン4に 対する接続部分の形状を一定の幅寸法を有する適正な形状に形成することができ るようになっている。しかも、前記配線パターン4の端子部5より配線パターン 4の先端部が突出しているので、図3に示すように、前記半導体チップ1のバン プ2位置と前記配線パターン4の端子部5の位置とがずれた場合でも、前記バン プ2を端子部5から配線パターン4の先端側にずれた状態で接続することができ 、バンプ2が傾斜した状態で接続されてしまうことを確実に防止することができ る。
【0018】 したがって、本実施例においては、配線パターン4の端子部5に形成した幅広 部6により、配線パターン4が微細化された場合でも、バンプ2の配線パターン 4に対する接続部分の形状を一定の幅寸法を有する適正な形状に形成することが できるようにしているので、バンプ2の断線等の発生を確実に防止することがで き、バンプ2の接続信頼性を著しく向上させることができ、回路の動作不良等を 確実に防止することができる。
【0019】 また、前記配線パターン4の端子部5より配線パターン4の先端部が突出して いるので、前記半導体チップ1のバンプ2位置と前記配線パターン4の端子部5 の位置とがずれた場合でも、前記バンプ2を適正に接続することができるので、 同様にバンプの接続信頼性を著しく高めることができる。
【0020】 なお、本考案は前記実施例に限定されるものではなく、必要に応じて種々変更 することができるものである。
【0021】
以上述べたように本考案に係る半導体チップの接続構造は、配線パターンの端 子部に形成した幅広部により、配線パターンが微細化された場合でも、バンプの 配線パターンに対する接続部分の形状を一定の幅寸法を有する適正な形状に形成 することができ、その結果、バンプの断線等の発生を確実に防止することができ 、バンプの接続信頼性を著しく向上させることができ、回路の動作不良等を確実 に防止することができる。また、配線パターンの端子部より配線パターンの先端 部が突出しているので、半導体チップのバンプ位置と配線パターンの端子部の位 置とがずれた場合でも、バンプを適正に接続することができ、バンプの接続信頼 性を著しく高めることができる等の効果を奏する。
【図1】本考案に係る半導体チップの接続構造に適用さ
れるフィルム基板の配線パターンの一実施例を示す平面
図
れるフィルム基板の配線パターンの一実施例を示す平面
図
【図2】図1のフィルム基板と半導体チップとの接続構
造を示す概略正面図
造を示す概略正面図
【図3】図1のフィルム基板に対して半導体チップがず
れて接続された状態を示す概略側面図
れて接続された状態を示す概略側面図
【図4】従来の半導体チップの接続構造を示す概略正面
図
図
【図5】従来の半導体チップの接続構造に適用されるフ
ィルム基板の配線パターンを示す平面図
ィルム基板の配線パターンを示す平面図
【図6】図5のフィルム基板と半導体チップとの接続構
造を示す概略正面図
造を示す概略正面図
【図7】図5のフィルム基板に対して半導体チップがず
れて接続された状態を示す概略側面図
れて接続された状態を示す概略側面図
1 半導体チップ 2 バンプ 3 フィルム基板 4 配線パターン 5 端子部 6 幅広部
Claims (1)
- 【請求項1】 IC、LSI等の半導体チップにバンプ
を形成するとともに、フィルム状の基板の表面に所望の
配線パターンを形成し、前記半導体チップを前記フィル
ム基板の配線パターンに当接させた状態で加熱して前記
バンプを溶融させることにより、前記半導体チップとフ
ィルム基板の配線パターンとを前記バンプを介して接続
してなる半導体チップの接続構造において、前記配線パ
ターンのその先端部をわずかに残した位置に幅寸法が大
きくなるように外方に突出した幅広部が形成された端子
部を形成したことを特徴とする半導体チップの接続構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991075857U JP2517163Y2 (ja) | 1991-09-20 | 1991-09-20 | 半導体チップの接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991075857U JP2517163Y2 (ja) | 1991-09-20 | 1991-09-20 | 半導体チップの接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0528037U true JPH0528037U (ja) | 1993-04-09 |
| JP2517163Y2 JP2517163Y2 (ja) | 1996-11-13 |
Family
ID=13588327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991075857U Expired - Lifetime JP2517163Y2 (ja) | 1991-09-20 | 1991-09-20 | 半導体チップの接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517163Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362538A (ja) * | 1989-07-28 | 1991-03-18 | Matsushita Electric Ind Co Ltd | 電極端子 |
-
1991
- 1991-09-20 JP JP1991075857U patent/JP2517163Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362538A (ja) * | 1989-07-28 | 1991-03-18 | Matsushita Electric Ind Co Ltd | 電極端子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2517163Y2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323405B2 (en) | Fine pitch low cost flip chip substrate | |
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
| US6410861B1 (en) | Low profile interconnect structure | |
| US20010011777A1 (en) | Semiconductor device using a BGA package and method of producing the same | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH05144880A (ja) | 配線基板の電極構造 | |
| US20070158856A1 (en) | Gap control between interposer and substrate in electronic assemblies | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH0528037U (ja) | 半導体チツプの接続構造 | |
| US20070126126A1 (en) | Solder bonding structure using bridge type pattern | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| US6156635A (en) | Method of correcting solder bumps | |
| JP3498458B2 (ja) | 混成集積回路装置 | |
| JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
| JP2753408B2 (ja) | 半導体チップの接続方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JP3845314B2 (ja) | Bga部品、bga部品の実装方法及び半導体装置 | |
| TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
| JP2901955B1 (ja) | 回路基板、基板実装方法及び回路アセンブリ | |
| JP2000058588A (ja) | ランド・グリッド・アレイ電子部品及びプリント基板 | |
| JPS595639A (ja) | 混成集積回路 | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| JPH09213744A (ja) | 半導体装置及びその製造方法 | |
| JPH11251695A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960702 |
|
| EXPY | Cancellation because of completion of term |