JPS595639A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS595639A JPS595639A JP57115050A JP11505082A JPS595639A JP S595639 A JPS595639 A JP S595639A JP 57115050 A JP57115050 A JP 57115050A JP 11505082 A JP11505082 A JP 11505082A JP S595639 A JPS595639 A JP S595639A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- pattern
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明ｔまフリップチップのボンディング方法に関す
るものである。
るものである。
近年、成子業界の発展は目覚しく、特に半導体の伸びは
著しいものがある。ＩＣ，ＬＳＩなどは集積度がどんど
んと増加され、高密度化されている。この半導体素子を
実装する方法もいろいろと検討され、実用化されている
。フリップチップ方式もそのひとつで、半導体チップの
能妨面に、バンプという金属の突起磁極を備えている。
著しいものがある。ＩＣ，ＬＳＩなどは集積度がどんど
んと増加され、高密度化されている。この半導体素子を
実装する方法もいろいろと検討され、実用化されている
。フリップチップ方式もそのひとつで、半導体チップの
能妨面に、バンプという金属の突起磁極を備えている。
一般には、半田バンプか良く用いられ、混成集積回路基
板上に他の受動、能動部品と一緒に半田付けされる。Ｉ
Ｃチップの罐極政が多くなると、当然、バンプ攻が増加
し、チップナイズ簡制約からバンプの大きさを小さくし
ていかなければならない、 バンプの大きさが小さくなるに従い、そこに均一な獣の
半田を形成するのが難しくなってくる。
板上に他の受動、能動部品と一緒に半田付けされる。Ｉ
Ｃチップの罐極政が多くなると、当然、バンプ攻が増加
し、チップナイズ簡制約からバンプの大きさを小さくし
ていかなければならない、 バンプの大きさが小さくなるに従い、そこに均一な獣の
半田を形成するのが難しくなってくる。
又、フリップチップの半田量だけでは半田接続として充
分なボンディング強度が得られなかったり、ボンディン
グ歩留りの低Ｆが考えられる。そのため、混成集積回路
の基板側導体にも予備半田が必要となる場合がある。こ
の場合も同様、微小導体部に均一半田量を予備半田する
ことは難しい。そのためフリップチップを半田リフｏ
−した後、半田量のバラツキにより半田オープンや半田
ブリッジなとのボンディング不良が生じ易い。
分なボンディング強度が得られなかったり、ボンディン
グ歩留りの低Ｆが考えられる。そのため、混成集積回路
の基板側導体にも予備半田が必要となる場合がある。こ
の場合も同様、微小導体部に均一半田量を予備半田する
ことは難しい。そのためフリップチップを半田リフｏ
−した後、半田量のバラツキにより半田オープンや半田
ブリッジなとのボンディング不良が生じ易い。
第１図及び＄２図は従来の混成集積回路基板上の７リツ
プチツプを塔載するパターンを示す部分平面図及びその
上に７リツプチツプをボンディングされたところを示す
部分断面図である。
プチツプを塔載するパターンを示す部分平面図及びその
上に７リツプチツプをボンディングされたところを示す
部分断面図である。
混成集積回路基板（１）上には、銀、パラジウムなどの
ような金網などで導体パターン（２）が形成されている
。又ガラスダム（３）が上記導体パターン（２）のうち
バンプパターン（４）となる部分のみ穴をあけて形成さ
れており、これは上記バンプパターン（４）の部分に半
田をのせてフリップチップ（５）を半田づけする際に、
ハンダのつかないガラスによって半田が流れるのを防止
するためのものである。
ような金網などで導体パターン（２）が形成されている
。又ガラスダム（３）が上記導体パターン（２）のうち
バンプパターン（４）となる部分のみ穴をあけて形成さ
れており、これは上記バンプパターン（４）の部分に半
田をのせてフリップチップ（５）を半田づけする際に、
ハンダのつかないガラスによって半田が流れるのを防止
するためのものである。
このように７リツプチツプ（５）のバンプパターンに合
せて、基板（１）上にもバンプパターン（４）か形成さ
れており、この箇所に７リツプチツプ（５）が半田１６
）にてボンディングされる訳であるが、このバングパタ
ーン（４）が微小になればなる程、均一な半田（６）の
量にてフリップチップ（６）をポンディングすることが
錐かしくなり、半田ブリッジ（７）すどの不良が発生し
易くなる。
せて、基板（１）上にもバンプパターン（４）か形成さ
れており、この箇所に７リツプチツプ（５）が半田１６
）にてボンディングされる訳であるが、このバングパタ
ーン（４）が微小になればなる程、均一な半田（６）の
量にてフリップチップ（６）をポンディングすることが
錐かしくなり、半田ブリッジ（７）すどの不良が発生し
易くなる。
本発明はこれらの従来のものの欠点に鑑みてなされたも
ので、混成集積回路基板上で、７リツプチツプのバンプ
パターンの一部に余分な半田が流れ込めるための特殊な
微細導体パターンからなる半田流れ部を加えてバンプパ
ターンを形成して８き、この上に７リツプチツプをポン
ダイングすることにより、各バンプパターンにおける半
田量にバラツキが生じていても、半田量の多いものは上
記半田流れ部に伝って半田が流れて半田量が多いための
半田ブリッジ不良などが激減し、高品質のポンディング
か得られる混成集積回路を提供することを目的としてい
る。
ので、混成集積回路基板上で、７リツプチツプのバンプ
パターンの一部に余分な半田が流れ込めるための特殊な
微細導体パターンからなる半田流れ部を加えてバンプパ
ターンを形成して８き、この上に７リツプチツプをポン
ダイングすることにより、各バンプパターンにおける半
田量にバラツキが生じていても、半田量の多いものは上
記半田流れ部に伝って半田が流れて半田量が多いための
半田ブリッジ不良などが激減し、高品質のポンディング
か得られる混成集積回路を提供することを目的としてい
る。
以下、本発明の実施例を図に従い詳細に説明する。
第３図、第４図は本発明の一実施例を示す一部平面図及
び断面図である。
び断面図である。
％３図に８いて、（９）はバンプパターン、＋８１ ｉ
ｌｉこのバンプパターン（９）に連続して形成された余
分な半田を流れ込ませるための微細導体パターンからラ
スダム（３′）は上記パンダパターン（９）がこのよう
な半田流れ部（８）を有するように形成されている。
ｌｉこのバンプパターン（９）に連続して形成された余
分な半田を流れ込ませるための微細導体パターンからラ
スダム（３′）は上記パンダパターン（９）がこのよう
な半田流れ部（８）を有するように形成されている。
本実施例装置に８いてポンディングを行なう場合、基板
（１）側に予備半田を行なう場合でも、バンプパターン
（９）のうちのバンプ形状のところのみ予備半田を行な
い、半田流れ部（８）はそのまま導体パターン（２）を
露出させておく。こうしてフリップチップ（５）を基板
（１）にボンディングすると、他のバンプ部より極端に
半田（６）の量が多いバンプ部は、半田（６）を押しつ
ぶす方向に力が加わるため、半田流れ部（８）に余分な
半田が押しやられ名。そしてすべてのバンプの半田（６
）量のバランスのとれたところで半田（６）の移動はな
くなる。かくて均一な半田高さてもって高品質の７リツ
プチツプのポンディングが完ｒするわけである。
（１）側に予備半田を行なう場合でも、バンプパターン
（９）のうちのバンプ形状のところのみ予備半田を行な
い、半田流れ部（８）はそのまま導体パターン（２）を
露出させておく。こうしてフリップチップ（５）を基板
（１）にボンディングすると、他のバンプ部より極端に
半田（６）の量が多いバンプ部は、半田（６）を押しつ
ぶす方向に力が加わるため、半田流れ部（８）に余分な
半田が押しやられ名。そしてすべてのバンプの半田（６
）量のバランスのとれたところで半田（６）の移動はな
くなる。かくて均一な半田高さてもって高品質の７リツ
プチツプのポンディングが完ｒするわけである。
以上のようにこの発明によれば、基板上に７リツプチツ
プが塔載される混成集積回路において、ツ゛リップチッ
プのバンプパターンの一部に余分な半田を流れ込ませる
ための補助用の微細導体パターンを加工たバンプパター
ンを形成して半田付けを行なうようにしたので、各バン
プ半田のバランス力！とれるように半田の移動が行なわ
れ、半田ブリッジ不良などが激減し、高品質のボンディ
ングが得られる効果がある。
プが塔載される混成集積回路において、ツ゛リップチッ
プのバンプパターンの一部に余分な半田を流れ込ませる
ための補助用の微細導体パターンを加工たバンプパター
ンを形成して半田付けを行なうようにしたので、各バン
プ半田のバランス力！とれるように半田の移動が行なわ
れ、半田ブリッジ不良などが激減し、高品質のボンディ
ングが得られる効果がある。
施例を説明するための一部平面部及び−線断面図である
。 （１）・・・混成集積回路基板、ｔ２） ＋２１・・・
導体パターン、１３１１３１・・・ガラスダム、 ＋４
１・・・バンプパターン、＋Ｓ＋・・・フリップチップ
、（６）・・・半田、（７）・・・半田ブリッジ、（８
）・・・半田流れ部１．ｄ＋・・・バンプパターン。 なお図中同一符号は同−又は相当部分を示す。
。 （１）・・・混成集積回路基板、ｔ２） ＋２１・・・
導体パターン、１３１１３１・・・ガラスダム、 ＋４
１・・・バンプパターン、＋Ｓ＋・・・フリップチップ
、（６）・・・半田、（７）・・・半田ブリッジ、（８
）・・・半田流れ部１．ｄ＋・・・バンプパターン。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１） 混成集積回路基板と、この混成集積回路基板
上に形成された導体パターンと、この導体パターンの一
部に形成され余分な半田を流れ込ませるための半田流れ
部を備えたバンプパターンと、上記混成集積回路上に配
置されたフリップチップと、上記混成集積回路のバンプ
パターン上に設けられ上記フリップチップを支持すると
ともに上記混成集積回路に罐気的に結合する半田バンプ
とを備えたことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115050A JPS595639A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115050A JPS595639A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595639A true JPS595639A (ja) | 1984-01-12 |
Family
ID=14652936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115050A Pending JPS595639A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595639A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| FR2854760A1 (fr) * | 2003-05-06 | 2004-11-12 | Wavecom | Systeme electronique a zones d'echappatoire d'eventuels surplus de matiere fusible, et procede d'assemblage correspondant |
-
1982
- 1982-06-30 JP JP57115050A patent/JPS595639A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
| FR2854760A1 (fr) * | 2003-05-06 | 2004-11-12 | Wavecom | Systeme electronique a zones d'echappatoire d'eventuels surplus de matiere fusible, et procede d'assemblage correspondant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311404A (en) | Electrical interconnection substrate with both wire bond and solder contacts | |
| US6740980B2 (en) | Semiconductor device | |
| US8810029B2 (en) | Solder joint flip chip interconnection | |
| US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
| JP3080607B2 (ja) | 半田バンプ形状及びスタンドオフ高さを制御する方法 | |
| US9773685B2 (en) | Solder joint flip chip interconnection having relief structure | |
| USRE44562E1 (en) | Solder joint flip chip interconnection having relief structure | |
| JP2000077471A (ja) | フリップチップ実装基板及びフリップチップ実装構造 | |
| USRE44608E1 (en) | Solder joint flip chip interconnection | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPS595639A (ja) | 混成集積回路 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| JP3872995B2 (ja) | ベアチップ実装方法 | |
| JP2000332042A (ja) | 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造 | |
| JPH0410635A (ja) | フリップチップ実装方法 | |
| JPS58225652A (ja) | 電子部品の構造 | |
| JPH05206379A (ja) | マルチチップモジュールおよびその製造方法 | |
| GB2273257A (en) | Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method | |
| JP3270233B2 (ja) | 半導体装置 | |
| JPH11243156A (ja) | 半導体装置 | |
| JP3163707B2 (ja) | 配線基板 | |
| TWI295822B (en) | Method for forming a passivation layer | |
| KR19990069950A (ko) | 플립칩본딩구조 및 이를 이용한 솔더범프의 제조방법 | |
| JP2002076599A (ja) | 電子機器 |