JPH0528077U - Mounting structure for inner layer pattern of multilayer printed wiring board - Google Patents
Mounting structure for inner layer pattern of multilayer printed wiring boardInfo
- Publication number
- JPH0528077U JPH0528077U JP7544891U JP7544891U JPH0528077U JP H0528077 U JPH0528077 U JP H0528077U JP 7544891 U JP7544891 U JP 7544891U JP 7544891 U JP7544891 U JP 7544891U JP H0528077 U JPH0528077 U JP H0528077U
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- pattern
- layer pattern
- component
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 32
- 238000007789 sealing Methods 0.000 claims abstract description 26
- 239000004020 conductor Substances 0.000 claims abstract 3
- 238000003672 processing method Methods 0.000 claims description 18
- 238000005476 soldering Methods 0.000 abstract description 43
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000006071 cream Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】本考案の目的は、多層プリント配線板への部品
実装において、内層パターンに部品を半田付け又は、接
触、ＩＣボンディング、ＩＣ樹脂封止を施すことによ
り、薄型化実装又は高密度実装化を実現することにあ
る。
【構成】多層プリント配線板の内層露出パターンに対
し、電子チップ部品の電極又は端子、導体で形成される
構造部品の端子、ＩＣのボンディングパット又はバンプ
を接続又は接触させ、特にＩＣの樹脂封止は、内層パタ
ーンを露出させる際に出来る穴の平面方向と基板表面か
ら飛び出さないように封止樹脂剤を塗布する構成を採用
している。(57) [Abstract] [Purpose] The purpose of the present invention is to reduce the thickness of a multilayer printed wiring board by mounting the component on the inner layer pattern by soldering, contacting, IC bonding, or IC resin sealing. It is to realize mounting or high-density mounting. [Structure] An electrode or terminal of an electronic chip component, a terminal of a structural component formed of a conductor, a bonding pad or bump of an IC is connected to or in contact with an exposed inner layer pattern of a multilayer printed wiring board, and in particular, resin sealing of the IC Employs a configuration in which a sealing resin agent is applied so as not to jump out from the surface of the substrate and the plane direction of the holes formed when exposing the inner layer pattern.
Description
【０００１】[0001]
【０００１】[0001]
【０００２】[0002]
本考案は、回路基板実装方式に係り、特に薄型化実装、高密度実装化の向上に 好適な実装構造に関する。 The present invention relates to a circuit board mounting method, and more particularly to a mounting structure suitable for improving thin mounting and high density mounting.
【０００３】[0003]
【０００２】[0002]
【０００４】[0004]
従来の多層プリント配線板は、基板の表面又は裏面に、部品半田付けパターン 又は、部品接触導通用パターンが形成され、該パターンに対し部品の半田付け又 は、接触が施されている。 In a conventional multilayer printed wiring board, a component soldering pattern or a component contact conducting pattern is formed on the front surface or the back surface of a substrate, and the component is soldered or contacted with the pattern.
【０００５】[0005]
【０００３】 しかし、多層プリント配線板の内層パターンに部品を接続することで、薄型実 装化又は、高密度実装化を向上させることについては考慮されていない。However, no consideration is given to improving thinning mounting or high-density mounting by connecting components to the inner layer pattern of the multilayer printed wiring board.
【０００６】[0006]
【０００４】 図２は、従来の部品半田付け構造の断面を示し、図２において、１は半田付け 部品、３は多層プリント配線板表面、５は半田付け用パターンである。FIG. 2 shows a cross section of a conventional component soldering structure. In FIG. 2, 1 is a soldering component, 3 is a surface of a multilayer printed wiring board, and 5 is a soldering pattern.
【０００７】[0007]
【０００５】 図３は、従来のＩＣボンディング構造と、ＩＣ樹脂封止構造、その周辺の部品 半田付け構造の断面図を示し、図３において、６はベアチップＩＣ、７はワイヤ ボンディング線８はベアチップＩＣの封止用樹脂である。ここで、５はＩＣボン ディング用のパターンである。FIG. 3 shows a cross-sectional view of a conventional IC bonding structure, an IC resin sealing structure, and a peripheral component soldering structure. In FIG. 3, 6 is a bare chip IC, 7 is a wire bonding line 8 is a bare chip. A resin for sealing ICs. Here, 5 is a pattern for IC bonding.
【０００８】[0008]
【０００６】[0006]
【０００９】[0009]
上記従来技術では、基板の表面又は裏面のパターンのみに部品の接続を行なっ ているため基板厚みを含めた部品実装高さが低減されず薄型実装化の向上に寄与 していない。又、ＩＣの封止用樹脂剤が基板表面より高さ方向で飛び出している と、樹脂剤の周囲の部品半田付けパターンに半田クリームを印刷マスクにより印 刷する際、前記樹脂剤の飛び出し部分を印刷マスクが平面方向と高さ方向ともに 大きく逃げなければならないため、その結果前記樹脂剤の周辺に部品半田付けパ ターンを設置することが不可能となり高密度実装化に寄与しない。 In the above-mentioned conventional technique, since the components are connected only to the pattern on the front surface or the back surface of the substrate, the component mounting height including the substrate thickness is not reduced and it does not contribute to the improvement of the thin mounting. Further, if the IC sealing resin agent is projected from the surface of the substrate in the height direction, when the solder cream is printed on the component soldering pattern around the resin agent with a printing mask, the protruding portion of the resin agent is removed. Since the print mask must largely escape in both the plane direction and the height direction, as a result, it becomes impossible to install the component soldering pattern around the resin material, which does not contribute to high density mounting.
【００１０】[0010]
【０００７】 本考案の目的は、多層プリント配線板の基材を機械的加工法により内層パター ンを露出させ、部品接続用パターンとし、各部品を接続することで薄型実装化を 向上させ、ＩＣの封止用樹脂剤を前記内層パターンを露出させる際に出来る穴の 平面方向又は、基板厚みより飛び出さないよう塗布することで前記樹脂剤を半田 クリーム印刷マスクが逃げる必要性を無くし、前記樹脂剤の周辺に部品半田付け パターンが設置できるようになり、高密度実装化を向上させることにある。An object of the present invention is to improve the thin mounting by exposing the inner layer pattern of the base material of the multilayer printed wiring board by a mechanical processing method to form a component connection pattern and connecting each component to improve thin mounting. By applying the sealing resin agent in such a manner that it does not protrude in the plane direction of the holes formed when exposing the inner layer pattern or from the thickness of the substrate, it is possible to eliminate the need for the resin agent to escape from the solder cream printing mask. The component soldering pattern can now be placed around the solder to improve high-density mounting.
【００１１】[0011]
【０００８】[0008]
【００１２】[0012]
本考案は、上記問題を解決するために、基板表面から機械的加工法により内層 パターンを露出させ、部品接続パターンとすることにより、基板表面から低い位 置で部品を接続させる構造をとっている。 In order to solve the above problems, the present invention adopts a structure in which the inner layer pattern is exposed from the substrate surface by a mechanical processing method to form a component connection pattern, so that components are connected at a low position from the substrate surface. ..
【００１３】[0013]
【０００９】 又、前記機械的加工法により出来る穴をＩＣを固定する為の穴として用い、前 記機械的加工法によって露出させた内層パターンをＩＣのボンディングパターン とし、ＩＣのボンディングワイヤー線又は、ボンディングパッド 又はボンディ ングバンプ部を基板表面から高さ方向で飛び出さないようボンディングを施し、 封止用樹脂剤を前記機械的加工法による穴の平面方向又は、基板表面より飛び出 さないよう塗布する構造をとっている。In addition, the hole formed by the mechanical processing method is used as a hole for fixing the IC, and the inner layer pattern exposed by the mechanical processing method is used as the IC bonding pattern, and the IC bonding wire line or Bonding pads or bonding bumps are bonded so that they do not protrude from the substrate surface in the height direction, and a sealing resin agent is applied so as not to protrude from the plane direction of the holes by the mechanical processing method or the substrate surface. Is taking.
【００１４】[0014]
【００１０】[0010]
【００１５】[0015]
図１に、本考案の基本的な構造を示すとともに、電子部品のチップ部品を示し 、その構造を説明する。 FIG. 1 shows a basic structure of the present invention, a chip part of an electronic part, and the structure thereof.
【００１６】[0016]
【００１１】 図１において、１はチップ部品、２は部品半田付け用内層パターン、３は基板 表面、４は機械的加工法による穴である。１のチップ部品の電極又は端子は、機 械的加工法によって露出した内層パターンにセットされ、半田付けが施されるこ とによって導通を得ている。In FIG. 1, 1 is a chip component, 2 is an inner layer pattern for component soldering, 3 is a substrate surface, and 4 is a hole formed by a mechanical processing method. The electrodes or terminals of the first chip part are set to the exposed inner layer pattern by a mechanical processing method, and are electrically connected by being soldered.
【００１７】[0017]
【００１２】 図４は、内層露出パターンにバネ部品９を接触又は半田付けし、バネ部品と内 層パターンとの導通を得ている。In FIG. 4, the spring component 9 is brought into contact with or soldered to the inner layer exposed pattern to obtain conduction between the spring component and the inner layer pattern.
【００１８】[0018]
【００１３】 図５は、板部品１０を内層露出パターンに接触又は、半田付けし、板部品と内 層パターンとの導通を得ている。In FIG. 5, the plate component 10 is brought into contact with or soldered to the inner layer exposed pattern to obtain conduction between the plate component and the inner layer pattern.
【００１９】 図６は、ネジ部品１１を内層露出パターンに接触させ、更にネジ部品を構造部 品１２にネジ締めすることによって導通と固定力を得ている。In FIG. 6, the screw component 11 is brought into contact with the inner layer exposed pattern, and further the screw component is screwed to the structural component 12 to obtain conduction and a fixing force.
【００２０】[0020]
【００１４】 図７は、リード部品１３を内層露出パターンに半田付けすることにより、リー ド部品と内層パターンとの導通を得ている。In FIG. 7, the lead component 13 is soldered to the inner layer exposed pattern to obtain conduction between the lead component and the inner layer pattern.
【００２１】[0021]
【００１５】 図８は、微細ピッチのコネクタ１４を内層露出パターンに接触させ、導通を得 ている。In FIG. 8, the fine pitch connector 14 is brought into contact with the inner layer exposed pattern to obtain conduction.
【００２２】[0022]
【００１６】 図９は、ベアチップＩＣ６を前記機械的加工法によって内層パターンを露出さ せる際に出来る穴の底面に固定し、内層露出パターンにワイヤーボンディング７ を施し、封止用樹脂剤８を前記穴の平面方向又は、基板表面から飛び出さないよ うに塗布している。In FIG. 9, the bare chip IC 6 is fixed to the bottom surface of the hole formed when the inner layer pattern is exposed by the mechanical processing method, the inner layer exposed pattern is wire-bonded 7, and the sealing resin agent 8 is applied. It is applied so that it does not stick out from the plane direction of the holes or the substrate surface.
【００２３】[0023]
【００１７】 図１０は、ベアチップＩＣ６を、フェイスダウン方式で内層露出パターンにボ ンディングし、前記穴の平面方向又は、基板表面から飛び出さないように、封止 用樹脂剤を塗布している。ここで１５はＩＣのバンプである。In FIG. 10, the bare chip IC 6 is bonded to the inner layer exposed pattern by a face-down method, and a sealing resin agent is applied so as not to stick out from the plane direction of the hole or the substrate surface. Here, 15 is a bump of the IC.
【００２４】[0024]
【００１８】[0018]
【００２５】[0025]
上記実施例に述べたように、従来の部品半田付け又は、接触方式では、部品実 装高さ寸法が基板表面から測定して大きい値になるのに対し、本考案による内層 露出パターンへの半田付け又は、接触を施すことにより、内層露出パターンが基 板表面より低い処に位置している為、基板表面からの部品実装高さが低減され薄 型化実装を向上させる。 As described in the above embodiments, in the conventional component soldering or contact method, the component mounting height dimension becomes a large value measured from the substrate surface, whereas the soldering to the inner layer exposed pattern according to the present invention is performed. By attaching or contacting, the inner layer exposed pattern is located at a position lower than the surface of the substrate, so that the component mounting height from the substrate surface is reduced and the thin mounting is improved.
【００２６】[0026]
【００１９】 又、機械的加工により内層パターンを露出させる際に出来る穴の中で部品を接 続又は接触させるので、穴の側面が部品の位置ズレ又は倒れを防止する。Further, since the parts are connected or contacted in the holes formed when the inner layer pattern is exposed by mechanical processing, the side surfaces of the holes prevent the parts from being displaced or falling.
【００２７】[0027]
【００２０】 ＩＣの封止用樹脂剤を前記穴部の平面方向と基板表面から飛び出ないよう塗布 することにより、部品半田付けパターンに半田クリームを印刷する際、前記樹脂 剤を半田クリーム印刷マスクが逃げる必要性がなくなり、前記樹脂剤の際まで部 品半田付けパターンを設置することが可能となる、又、半田クリーム印刷マスク の逃げ部を作る必要がなくなり、前記マスクの製造が容易となる。By applying the resin agent for sealing the IC so as not to protrude from the plane direction of the hole and the substrate surface, when the solder cream is printed on the component soldering pattern, the resin agent is applied to the solder cream printing mask. There is no need to escape, it becomes possible to install a component soldering pattern even at the time of the resin agent, and there is no need to make an escape portion for the solder cream printing mask, which facilitates the manufacture of the mask.
【００２８】[0028]
【００２１】 又、前記マスクに高さ方向の逃げを作らないで良いので、部半田付けパターン に印刷すべき半田クリームの量が一定に印刷される。Further, since it is not necessary to form a relief in the height direction in the mask, the amount of solder cream to be printed on the partial soldering pattern is printed in a constant amount.
【提出日】平成３年１１月１５日[Submission date] November 15, 1991
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Name of item to be corrected] Full text
【補正方法】変更[Correction method] Change
【０００１】 本考案は、回路基板実装方式に係り、特に薄型化実装、高密度実装化の向上に 好適な実装構造に関する。The present invention relates to a circuit board mounting method, and particularly to a mounting structure suitable for improving thin mounting and high density mounting.
【０００２】[0002]
従来の多層プリント配線板は、基板の表面又は裏面に、部品半田付けパターン 又は、部品接触導通用パターンが形成され、該パターンに対し部品の半田付け又 は、接触が施されている。 In a conventional multilayer printed wiring board, a component soldering pattern or a component contact conducting pattern is formed on the front surface or the back surface of a substrate, and the component is soldered or contacted with the pattern.
【０００３】 しかし、多層プリント配線板の内層パターンに部品を接続することで、薄型実 装化又は、高密度実装化を向上させることについては考慮されていない。However, no consideration is given to improving thinning mounting or high-density mounting by connecting components to the inner layer pattern of the multilayer printed wiring board.
【０００４】 図２は、従来の部品半田付け構造の断面を示し、図２において、１は半田付け 部品、３は多層プリント配線板表面、５は半田付け用パターンである。FIG. 2 shows a cross section of a conventional component soldering structure. In FIG. 2, 1 is a soldering component, 3 is a surface of a multilayer printed wiring board, and 5 is a soldering pattern.
【０００５】 図３は、従来のＩＣボンディング構造と、ＩＣ樹脂封止構造、その周辺の部品 半田付け構造の断面図を示し、図３において、６はベアチップＩＣ、７はワイヤ ボンディング線８はベアチップＩＣの封止用樹脂である。ここで、５はＩＣボン ディング用のパターンである。FIG. 3 shows a cross-sectional view of a conventional IC bonding structure, an IC resin sealing structure, and a peripheral component soldering structure. In FIG. 3, 6 is a bare chip IC, 7 is a wire bonding line 8 is a bare chip. A resin for sealing ICs. Here, 5 is a pattern for IC bonding.
【０００６】[0006]
上記従来技術では、基板の表面又は裏面のパターンのみに部品の接続を行なっ ているため基板厚みを含めた部品実装高さが低減されず薄型実装化の向上に寄与 していない。又、ＩＣの封止用樹脂剤が基板表面より高さ方向で飛び出している と、樹脂剤の周囲の部品半田付けパターンに半田クリームを印刷マスクにより印 刷する際、前記樹脂剤の飛び出し部分を印刷マスクが平面方向と高さ方向ともに 大きく逃げなければならないため、その結果前記樹脂剤の周辺に部品半田付けパ ターンを設置することが不可能となり高密度実装化に寄与しない。 In the above-mentioned conventional technique, since the components are connected only to the pattern on the front surface or the back surface of the substrate, the component mounting height including the substrate thickness is not reduced and it does not contribute to the improvement of the thin mounting. Further, if the IC sealing resin agent is projected from the surface of the substrate in the height direction, when the solder cream is printed on the component soldering pattern around the resin agent with a printing mask, the protruding portion of the resin agent is removed. Since the print mask must largely escape in both the plane direction and the height direction, as a result, it becomes impossible to install the component soldering pattern around the resin material, which does not contribute to high density mounting.
【０００７】 本考案の目的は、多層プリント配線板の基材を機械的加工法により内層パター ンを露出させ、部品接続用パターンとし、各部品を接続することで薄型実装化を 向上させ、ＩＣの封止用樹脂剤を前記内層パターンを露出させる際に出来る穴の 平面方向又は、基板厚みより飛び出さないよう塗布することで前記樹脂剤を半田 クリーム印刷マスクが逃げる必要性を無くし、前記樹脂剤の周辺に部品半田付け パターンが設置できるようになり、高密度実装化を向上させることにある。An object of the present invention is to improve the thin mounting by exposing the inner layer pattern of the base material of the multilayer printed wiring board by a mechanical processing method to form a component connection pattern and connecting each component to improve thin mounting. By applying the sealing resin agent in such a manner that it does not protrude in the plane direction of the holes formed when exposing the inner layer pattern or from the thickness of the substrate, it is possible to eliminate the need for the resin agent to escape from the solder cream printing mask. The component soldering pattern can now be placed around the solder to improve high-density mounting.
【０００８】[0008]
本考案は、上記問題を解決するために、基板表面から機械的加工法により内層 パターンを露出させ、部品接続パターンとすることにより、基板表面から低い位 置で部品を接続させる構造をとっている。 In order to solve the above problems, the present invention adopts a structure in which the inner layer pattern is exposed from the substrate surface by a mechanical processing method to form a component connection pattern, so that components are connected at a low position from the substrate surface. .
【０００９】 又、前記機械的加工法により出来る穴をＩＣを固定する為の穴として用い、前 記機械的加工法によって露出させた内層パターンをＩＣのボンディングパターン とし、ＩＣのボンディングワイヤー線又は、ボンディングパッド 又はボンディ ングバンプ部を基板表面から高さ方向で飛び出さないようボンディングを施し、 封止用樹脂剤を前記機械的加工法による穴の平面方向又は、基板表面より飛び出 さないよう塗布する構造をとっている。In addition, the hole formed by the mechanical processing method is used as a hole for fixing the IC, and the inner layer pattern exposed by the mechanical processing method is used as the IC bonding pattern, and the IC bonding wire line or Bonding pads or bonding bumps are bonded so that they do not protrude from the substrate surface in the height direction, and a sealing resin agent is applied so as not to protrude from the plane direction of the holes by the mechanical processing method or the substrate surface. Is taking.
【００１０】[0010]
図１に、本考案の基本的な構造を示すとともに、電子部品のチップ部品を示し 、その構造を説明する。 FIG. 1 shows a basic structure of the present invention, a chip part of an electronic part, and the structure thereof.
【００１１】 図１において、１はチップ部品、２は部品半田付け用内層パターン、３は基板 表面、４は機械的加工法による穴である。１のチップ部品の電極又は端子は、機 械的加工法によって露出した内層パターンにセットされ、半田付けが施されるこ とによって導通を得ている。In FIG. 1, 1 is a chip component, 2 is an internal layer pattern for component soldering, 3 is a substrate surface, and 4 is a hole formed by a mechanical processing method. The electrodes or terminals of the first chip component are set to the exposed inner layer pattern by a mechanical processing method, and are electrically connected by being soldered.
【００１２】 図４は、内層露出パターンにバネ部品９を接触又は半田付けし、バネ部品と内 層パターンとの導通を得ている。In FIG. 4, the spring component 9 is contacted or soldered to the inner layer exposed pattern to obtain conduction between the spring component and the inner layer pattern.
【００１３】 図５は、板部品１０を内層露出パターンに接触又は、半田付けし、板部品と内 層パターンとの導通を得ている。 図６は、ネジ部品１１を内層露出パターンに接触させ、更にネジ部品を構造部 品１２にネジ締めすることによって導通と固定力を得ている。In FIG. 5, the plate component 10 is brought into contact with or soldered to the inner layer exposed pattern to obtain conduction between the plate component and the inner layer pattern. In FIG. 6, the threaded component 11 is brought into contact with the inner layer exposed pattern, and further, the threaded component is screwed to the structural component 12 to obtain conduction and a fixing force.
【００１４】 図７は、リード部品１３を内層露出パターンに半田付けすることにより、リー ド部品と内層パターンとの導通を得ている。In FIG. 7, the lead component 13 is soldered to the inner layer exposed pattern to obtain conduction between the lead component and the inner layer pattern.
【００１５】 図８は、微細ピッチのコネクタ１４を内層露出パターンに接触させ、導通を得 ている。In FIG. 8, the fine pitch connector 14 is brought into contact with the inner layer exposed pattern to obtain conduction.
【００１６】 図９は、ベアチップＩＣ６を前記機械的加工法によって内層パターンを露出さ せる際に出来る穴の底面に固定し、内層露出パターンにワイヤーボンディング７ を施し、封止用樹脂剤８を前記穴の平面方向又は、基板表面から飛び出さないよ うに塗布している。In FIG. 9, the bare chip IC 6 is fixed to the bottom surface of the hole formed when the inner layer pattern is exposed by the mechanical processing method, the inner layer exposed pattern is wire-bonded 7, and the sealing resin agent 8 is applied. It is applied so that it does not stick out from the plane direction of the holes or the substrate surface.
【００１７】 図１０は、ベアチップＩＣ６を、フェイスダウン方式で内層露出パターンにボ ンディングし、前記穴の平面方向又は、基板表面から飛び出さないように、封止 用樹脂剤を塗布している。ここで１５はＩＣのバンプである。In FIG. 10, the bare chip IC 6 is bonded to the inner layer exposed pattern by a face-down method, and a sealing resin agent is applied so as not to jump out from the plane direction of the hole or the substrate surface. Here, 15 is a bump of the IC.
【００１８】[0018]
上記実施例に述べたように、従来の部品半田付け又は、接触方式では、部品実 装高さ寸法が基板表面から測定して大きい値になるのに対し、本考案による内層 露出パターンへの半田付け又は、接触を施すことにより、内層露出パターンが基 板表面より低い処に位置している為、基板表面からの部品実装高さが低減され薄 型化実装を向上させる。 As described in the above embodiments, in the conventional component soldering or contact method, the component mounting height dimension becomes a large value measured from the substrate surface, whereas the soldering to the inner layer exposed pattern according to the present invention is performed. By attaching or contacting, the inner layer exposed pattern is located at a position lower than the surface of the substrate, so that the component mounting height from the substrate surface is reduced and the thin mounting is improved.
【００１９】 又、機械的加工により内層パターンを露出させる際に出来る穴の中で部品を接 続又は接触させるので、穴の側面が部品の位置ズレ又は倒れを防止する。Further, since the parts are connected or contacted in the holes formed when the inner layer pattern is exposed by mechanical processing, the side surfaces of the holes prevent the parts from being displaced or falling.
【００２０】 ＩＣの封止用樹脂剤を前記穴部の平面方向と基板表面から飛び出ないよう塗布 することにより、部品半田付けパターンに半田クリームを印刷する際、前記樹脂 剤を半田クリーム印刷マスクが逃げる必要性がなくなり、前記樹脂剤の際まで部 品半田付けパターンを設置することが可能となる、又、半田クリーム印刷マスク の逃げ部を作る必要がなくなり、前記マスクの製造が容易となる。By applying the resin agent for sealing the IC so as not to protrude from the plane direction of the hole and the substrate surface, when the solder cream is printed on the component soldering pattern, the resin agent is applied to the solder cream printing mask. There is no need to escape, it becomes possible to install a component soldering pattern even at the time of the resin agent, and there is no need to make an escape portion for the solder cream printing mask, which facilitates the manufacture of the mask.
【００２１】 又、前記マスクに高さ方向の逃げを作らないで良いので、部半田付けパターン に印刷すべき半田クリームの量が一定に印刷される。Further, since it is not necessary to form a relief in the height direction in the mask, the amount of solder cream to be printed on the partial soldering pattern is printed in a constant amount.
【図１】多層プリント配線板の内層半田付けパターンに
対し、チップ部品をセットし、半田付けした図。FIG. 1 is a diagram in which a chip component is set and soldered to an inner layer soldering pattern of a multilayer printed wiring board.
【図２】基板表面の半田付けパターンに、チップ部品を
半田付けした図。FIG. 2 is a diagram in which a chip component is soldered to a soldering pattern on a substrate surface.
【図３】基板表面にＩＣを固定し、基板表面のボンディ
ングパターンにＩＣの端子をワイヤーボンディングし、
ＩＣを封止用樹脂剤により封止した図。[FIG. 3] The IC is fixed to the surface of the substrate, and the terminals of the IC are wire-bonded to the bonding pattern on the surface of the substrate.
The figure which sealed IC with the resin agent for sealing.
【図４】内層半田付けパターンに、バネ部品９を半田付
けした図。FIG. 4 is a diagram in which a spring component 9 is soldered to an inner layer soldering pattern.
【図５】内層半田付けパターンに、板部品１０を半田付
けした図。FIG. 5 is a diagram in which the plate component 10 is soldered to the inner layer soldering pattern.
【図６】ネジ部品１１を内層パターンに接触させ、それ
を構造部品１２にネジ締めした図。FIG. 6 is a view in which the screw part 11 is brought into contact with the inner layer pattern and is screwed to the structural part 12.
【図７】内層半田付けパターンに、リード線部品１３を
半田付けした図。FIG. 7 is a diagram in which the lead wire component 13 is soldered to the inner layer soldering pattern.
【図８】内層パターンに、微細ピッチコネクタを接触さ
せた図。FIG. 8 is a diagram in which a fine pitch connector is brought into contact with the inner layer pattern.
【図９】基板の切削穴にＩＣを固定し、内層ボンディン
グパターンにＩＣの端子をワイヤーボンディングし、Ｉ
Ｃをモールド剤で封止した図。FIG. 9: The IC is fixed to the cutting hole of the substrate, and the terminals of the IC are wire-bonded to the inner layer bonding pattern.
The figure which sealed C with the molding agent.
【図１０】基板の切削穴にＩＣをセットし、ＩＣのバン
プと内層ボンディングパターンとをボンディングし、Ｉ
Ｃを封止用樹脂剤により封止した図。FIG. 10: The IC is set in the cutting hole of the substrate, the bumps of the IC are bonded to the inner layer bonding pattern, and I
The figure which sealed C with the resin agent for sealing.
１ チップ部品を示す。 ２ 内層半田付けパターン又は、接触パターン又は内層
ボンディングパターンを示す。 ３ 多層プリント配線板の基板表面を示す。 ４ 基板の切削穴を示す。 ５ 基板表面の部品半田付けパターン又は、基板表面の
ＩＣボンディングパターンを示す。 ６ ベアチップＩＣを示す。 ７ ワイヤーボンディング線を示す。 ８ ＩＣの封止用樹脂剤を示す。 ９ バネ部品を示す。 １０ 板部品を示す。 １１ ネジ部品を示す。 １２ 構造部品、例えば外装ケースを示す。 １３ リード線部品を示す。 １４ 微細ピッチコネクタを示す。 １５ ベアチップＩＣのバンプを示す。1 Shows chip components. 2 shows an inner layer soldering pattern, a contact pattern, or an inner layer bonding pattern. 3 shows the substrate surface of a multilayer printed wiring board. 4 shows the cut holes in the substrate. 5 Indicates a component soldering pattern on the board surface or an IC bonding pattern on the board surface. 6 shows a bare chip IC. 7 Indicates a wire bonding wire. 8 shows a resin agent for sealing IC. 9 shows spring parts. 10 shows a plate component. 11 Shows screw parts. 12 shows a structural part, for example, an outer case. 13 shows lead wire parts. 14 shows a fine pitch connector. 15 shows a bump of a bare chip IC.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成３年１１月１５日[Submission date] November 15, 1991
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Name of item to be corrected] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【書類名】 明細書[Document name] Statement
【考案の名称】 多層プリント配線板の内層パターンへ
の実装構造[Title of device] Mounting structure for inner layer pattern of multilayer printed wiring board
【実用新案登録請求の範囲】[Scope of utility model registration request]
【図面の簡単な説明】[Brief description of drawings]
【図１】多層プリント配線板の内層半田付けパターンに
対し、チップ部品をセットし、半田付けした図。FIG. 1 is a diagram in which a chip component is set and soldered to an inner layer soldering pattern of a multilayer printed wiring board.
【図２】基板表面の半田付けパターンに、チップ部品を
半田付けした図。FIG. 2 is a diagram in which a chip component is soldered to a soldering pattern on a substrate surface.
【図３】基板表面にＩＣを固定し、基板表面のボンディ
ングパターンにＩＣの端子をワイヤーボンディングし、
ＩＣを封止用樹脂剤により封止した図。[FIG. 3] The IC is fixed to the surface of the substrate, and the terminals of the IC are wire-bonded to the bonding pattern on the surface of the substrate.
The figure which sealed IC with the resin agent for sealing.
【図４】内層半田付けパターンに、バネ部品９を半田付
けした図。FIG. 4 is a diagram in which a spring component 9 is soldered to an inner layer soldering pattern.
【図５】内層半田付けパターンに、板部品１０を半田付
けした図。FIG. 5 is a diagram in which the plate component 10 is soldered to the inner layer soldering pattern.
【図６】ネジ部品１１を内層パターンに接触させ、それ
を構造部品１２にネジ締めした図。FIG. 6 is a view in which the screw part 11 is brought into contact with the inner layer pattern and is screwed to the structural part 12.
【図７】内層半田付けパターンに、リード線部品１３を
半田付けした図。FIG. 7 is a diagram in which the lead wire component 13 is soldered to the inner layer soldering pattern.
【図８】内層パターンに、微細ピッチコネクタを接触さ
せた図。FIG. 8 is a diagram in which a fine pitch connector is brought into contact with the inner layer pattern.
【図９】基板の切削穴にＩＣを固定し、内層ボンディン
グパターンにＩＣの端子をワイヤーボンディングし、Ｉ
Ｃをモールド剤で封止した図。FIG. 9: The IC is fixed to the cutting hole of the substrate, and the terminals of the IC are wire-bonded to the inner layer bonding pattern.
The figure which sealed C with the molding agent.
【図１０】基板の切削穴にＩＣをセットし、ＩＣのバン
プと内層ボンディングパターンとをボンディングし、Ｉ
Ｃを封止用樹脂剤により封止した図。FIG. 10: The IC is set in the cutting hole of the substrate, the bumps of the IC are bonded to the inner layer bonding pattern, and I
The figure which sealed C with the resin agent for sealing.
【符号の説明】 １ チップ部品を示す。 ２ 内層半田付けパターン又は、接触パターン又は内層
ボンディングパターン を示す。 ３ 多層プリント配線板の基板表面を示す。 ４ 基板の切削穴を示す。 ５ 基板表面の部品半田付けパターン又は、基板表面の
ＩＣボンディングパタ ーンを示す。 ６ ベアチップＩＣを示す。 ７ ワイヤーボンディング線を示す。 ８ ＩＣの封止用樹脂剤を示す。 ９ バネ部品を示す。 １０ 板部品を示す。 １１ ネジ部品を示す。 １２ 構造部品、例えば外装ケースを示す。 １３ リード線部品を示す。 １４ 微細ピッチコネクタを示す。 １５ ベアチップＩＣのバンプを示す。[Explanation of Codes] 1 Indicates a chip part. 2 Indicates an inner layer soldering pattern, a contact pattern, or an inner layer bonding pattern. 3 shows the substrate surface of a multilayer printed wiring board. 4 shows the cut holes in the substrate. 5 Indicates the component soldering pattern on the board surface or the IC bonding pattern on the board surface. 6 shows a bare chip IC. 7 Indicates a wire bonding wire. 8 shows a resin agent for sealing IC. 9 shows spring parts. 10 shows a plate component. 11 Shows screw parts. 12 shows a structural part, for example, an outer case. 13 shows lead wire parts. 14 shows a fine pitch connector. 15 shows a bump of a bare chip IC.
Claims (4)
上有する多層プリント配線板の、表面又は裏面から少な
くとも機械的加工法で前記内層パターンを露出させた多
層プリント配線板において、導体で形成される電極又は
端子を有する電子部品の該電極または該端子を、前記内
層パターンに接続又は接触することを特徴とする多層プ
リント配線板の内層パターンへの実装構造。1. A multilayer printed wiring board having at least one layer formed of a conductor, wherein the inner layer pattern is exposed from at least the front surface or the back surface by a mechanical processing method. A mounting structure for an inner layer pattern of a multilayer printed wiring board, characterized in that the electrode or the terminal of an electronic component having the electrode or the terminal to be connected is connected to or in contact with the inner layer pattern.
端子を有する構造部品の該端子又は、該部品本体を、前
記内層パターンに接続又は、接触することを特徴とする
多層プリント配線板の内層パターンへの実装構造。2. The multilayer printed wiring board according to claim 1, wherein the terminal of the structural component having a terminal formed of a conductor or the component body is connected to or in contact with the inner layer pattern. Mounting structure to the inner layer pattern of.
を有するＩＣの該端子を前記内層パターンに接続し、か
つ、該多層プリント配線板の表面から高さ方向で前記接
続部が飛び出さないよう接続することを特徴とする多層
プリント配線板の内層パターンへの実装構造。3. The IC according to claim 1, wherein the terminal of an IC having a bonding terminal is connected to the inner layer pattern, and the connecting portion does not protrude in the height direction from the surface of the multilayer printed wiring board. A mounting structure for an inner layer pattern of a multilayer printed wiring board characterized by connecting.
グ端子と、内層パターンとの接続部又は、ＩＣ本体を、
平面方向においては前記内層パターンを露出させる際の
機械的加工法によって作られた穴からはみ出さない、か
つ、断面方向は、多層プリント配線板の基板厚みを越え
ないよう封止用樹脂剤により封止することを特徴とする
多層プリント配線板の内層パターンへの実装構造。4. The connection portion between an IC bonding terminal and an inner layer pattern or the IC body according to claim 3,
In the plane direction, it does not stick out from the hole created by the mechanical processing method for exposing the inner layer pattern, and in the cross-sectional direction, it is sealed with a sealing resin agent so as not to exceed the substrate thickness of the multilayer printed wiring board. A mounting structure for an inner layer pattern of a multilayer printed wiring board, which is characterized by stopping.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7544891U JPH0528077U (en) | 1991-09-19 | 1991-09-19 | Mounting structure for inner layer pattern of multilayer printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7544891U JPH0528077U (en) | 1991-09-19 | 1991-09-19 | Mounting structure for inner layer pattern of multilayer printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528077U true JPH0528077U (en) | 1993-04-09 |
Family
ID=13576558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7544891U Pending JPH0528077U (en) | 1991-09-19 | 1991-09-19 | Mounting structure for inner layer pattern of multilayer printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528077U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270320A (en) * | 2001-03-12 | 2002-09-20 | Advanex Inc | Socket for semiconductor package |
| WO2008120280A1 (en) * | 2007-03-29 | 2008-10-09 | Fujitsu Limited | Distortion reduction fixing structure |
-
1991
- 1991-09-19 JP JP7544891U patent/JPH0528077U/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270320A (en) * | 2001-03-12 | 2002-09-20 | Advanex Inc | Socket for semiconductor package |
| WO2008120280A1 (en) * | 2007-03-29 | 2008-10-09 | Fujitsu Limited | Distortion reduction fixing structure |
| JP5363308B2 (en) * | 2007-03-29 | 2013-12-11 | 富士通株式会社 | Semiconductor mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US5453017A (en) | Solderable connector for high density electronic assemblies | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH063819B2 (en) | Semiconductor device mounting structure and mounting method | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| KR19990062611A (en) | Method of mounting electronic parts and electronic circuit device manufactured by the method | |
| JP2924844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS63275127A (en) | Electrical connection contact | |
| KR960035997A (en) | Semiconductor package and manufacturing method | |
| JP2866465B2 (en) | Electronic components | |
| JP3862120B2 (en) | Surface mount electronic component and mounting method thereof | |
| JP2000307025A (en) | Electronic component, manufacturing method thereof, and electronic component mounted body | |
| JP2000332394A (en) | Substrate for mounting electronic parts and method of producing the same | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JPH11176849A (en) | Method for manufacturing semiconductor device | |
| JPH0458189B2 (en) | ||
| CN101621889A (en) | Printed circuit board and electronic device | |
| JPH0125491Y2 (en) | ||
| KR20000007242A (en) | Method for flip chip packaging and printing circuit board | |
| JP3727759B2 (en) | Bump structure of BGA type semiconductor device | |
| JP2599290Y2 (en) | Hybrid IC | |
| JP3739921B2 (en) | IC connection parts | |
| JP2925376B2 (en) | Circuit board | |
| JPH02121360A (en) | Electronic component mounting substrate | |
| JPS6398678U (en) |