JPH05281155A

JPH05281155A - パターン欠陥検査装置

Info

Publication number: JPH05281155A
Application number: JP10580292A
Authority: JP
Inventors: Hideo Tsuchiya; 英雄土屋; Toru Arai; 徹荒井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-03-31
Filing date: 1992-03-31
Publication date: 1993-10-29

Abstract

(57)【要約】【目的】測定光学系を通したことによって「ぼやけ」の
生じた測定信号を、「ぼやけ」の含まない信号に戻し、
この信号を使ってパターン欠陥を検出できるパターン欠
陥検査装置を提供する。【構成】ラインセンサ３６から読出されたパターン測定
データをＡ／Ｄ変換器３７、バッファ回路３８を介して
等化回路３９に導入する。この等化回路３９は、入力信
号を２次元的に処理して「ぼやけ」を除去するディジタ
ルフィルタを備えている。等化回路３９で処理された測
定データは設計データとともに比較判定回路４３に導入
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば半導体集積
回路の製造に使用されるレチクルパタ―ンの欠陥を検査
する検査装置に関する。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）の製造におけ
る歩留り低下の大きな原因の１つとして、フォトリソグ
ラフィ技術で製造する際に使用されるマスクの欠陥を挙
げることができる。マスクの欠陥は多大な被害をもたら
すので、事前に高精度な検査を行うことが必要である。

【０００３】検査に対する要求が厳しくなるにつれて、
検査の精度は光学装置の物理的限界の可能性に左右され
るようになっている。つまり、検査装置によって非常に
小さい欠陥を確実に検出できるようにするには、使用さ
れている光源・レンズ・撮像素子からなる光学系が十分
に広い空間周波数帯を持っている必要がある。

【０００４】図１２には従来の検査装置の原理が示され
ている。

【０００５】光源１から照射された観測光は、レンズ
２、３でレチクルマスク４上の被検査パタ―ン５上およ
びＣＣＤで構成されたラインセンサ６上に結像する。
今、被検査パタ―ン５が、たとえば図示の如くアルファ
ベットの「Ａ」であるとし、そのすぐ右側に欠陥７があ
るものとする。

【０００６】レチクルマスク４は、図示しないＸ−Ｙテ
―ブルによって破線矢印方向とは直角の方向に進むこと
によりスキャンされ、このスキャンでパタ―ン全面に亘
る検査が行われる。ラインセンサ６は数百から千個程度
のフォトアレイを配列して構成されており、その出力信
号はＡ／Ｄ変換器８を通り、多値化された測定データと
して比較判定回路９に与えられる。

【０００７】一方、本来の設計デ―タはデ―タ管理計算
機のディスク１０や磁気テ―プに蓄積されている。その
形態はたとえば台形を基本とする要素図形としてパタ―
ン「Ａ」が出来上がっている。このパタ―ンがデ―タ展
開回路１１によって読出され、ここで白黒の２値デ―タ
からセンサ出力の期待値に相当する多値化の設計データ
に変換される。

【０００８】比較判定回路９は、測定データと設計デ―
タとを比較し、その結果を出力する。上記の場合には被
検査パタ―ン５に欠陥７があるので、その情報をメモリ
など（図示せず）に記録するとともにモニタ１２に表示
する。

【０００９】このように構成された装置では、光源１、
レンズ２，３、ラインセンサ６からなる撮像光学系にお
いて、レンズ自体の開口数の制約、ＣＣＤラインセンサ
の特性などの影響で画像劣化、つまり「ぼやけ」現象が
発生する。

【００１０】このうち、ＣＣＤラインセンサのＭＴＦ
（Modulation Transfer Function）特性は、(1) チャ―
ジの転送効率、(2) 基板内部で発生した光信号キャリア
の横方向への拡散の程度、(3) 光電変換単位素子（画
素）の配置や開口幅、等によって決定される。

【００１１】ＣＣＤラインセンサは、たとえば図１３
(a) に示すように、蓄積電極２０と転送電極２１とを備
えているが、光励起キャリアが蓄積電極２０の直上位置
以外からも流入する。したがって、その感度分布は図１
３(b) に示すようになる。たとえば、図１３(c) に示す
ように寸法を定義すると、センサの開口特性は次式で与
えられる。

【００１２】Ｆ（ω）＝Ａ（ｄ₁＋ｄ₂）・ [｛sin ω（ｄ₁＋ｄ₂）／2 ｝／｛ω（ｄ₁＋ｄ₂）／2}] ・ [｛sin ω（ｄ₁−ｄ₂）／2 ｝／｛ω（ｄ₁−ｄ₂）／2}] 図１３(c) に台形開口の伝達特性を示す。

【００１３】ラインセンサに入射する光量が豊富であれ
ばセンサのＳ／Ｎ比が向上し、蓄積露光時間を短縮でき
るので、検査速度を上げることができる。一方、レンズ
２，３の倍率が高いほど解像力が向上し、欠陥を発見す
ることが容易になる。しかし反面、ラインセンサの１画
素当りの光量が減少し、Ｓ／Ｎ比が悪くなる。したがっ
て、ある程度の解像力を確保しながら、センサのＳ／Ｎ
比を考慮して光量を決定するといったトレ―ドオフの関
係になる。

【００１４】レンズ開口数（ＮＡ）を大きくすると光学
的帯域が広くなるが、ある程度の焦点深度の特性を確保
しながら高ＮＡ化するには限界がある。また、光の波長
を短くしても光学的帯域を広くできるが、センサ感度は
短波長域で減衰してしまうため、使用可能な波長が限ら
れる。

【００１５】以上のような理由により、従来の検査装置
では、測定光学系から取得した測定デ―タには「ぼや
け」が含まれているものとして取扱っている。すなわ
ち、レンズＭＴＦによる「ぼやけ」によって生じる劣化
を模擬して２次元ぼけ関数を導出し、「ぼやけ」などで
劣化していない設計デ―タと上記２次元ぼけ関数とを畳
み込み演算することで、測定デ―タの劣化分を見越して
センサ出力の期待値を算出している。

【００１６】このような従来の検査装置では、測定デ―
タそのものがぼやけているため、本来欠陥と指摘すべき
微細な欠陥を見逃すことがあり、この見逃しを回避する
ために比較判定回路９で装備する欠陥判定アルゴリズム
の負担が大きくなり、装置を複雑にする問題があった。

【００１７】また、測定光学系についても、高倍率化と
高ＮＡ化を同時に実現するための設計が複雑になり、改
善すべき課題があった。

【００１８】さらに、ＣＣＤで構成されたラインセンサ
６では、隣接画素間に干渉がある。このため、現実には
被検査パタ―ンのｘ方向とｙ方向とのぼやけ特性が同等
にはならない。つまり、センサアレイの隣接画素方向
（ｘ方向）には相互干渉が働くが、センサ移動方向（ｙ
方向）では異なるセンサスキャンサイクルで観測したデ
―タになるため、干渉成分は前回スキャンしたときの残
留キャパシタ程度の僅かな量になる。

【００１９】また、測定時の観測倍率を変更したり、テ
―ブル走行速度を変更したりして検査することが行われ
るが、この場合も開口特性、隣接画素間の干渉などが
ｘ，ｙ方向別々に影響を与える。従来の検査装置では、
この非対称性を考慮しておらず、設計デ―タからセンサ
出力の期待値を算出するに当り、ぼやけの計算を回路構
成上好適な点対称デ―タとして取り扱う構成を採用して
いるため、被検査パタ―ンのｘエッジとｙエッジとでは
検出できる欠陥のレベルが異なるという現象があった。

【００２０】

【発明が解決しようとする課題】そこで本発明は、測定
手段における画像の劣化に対応させて、ほとんど劣化し
ていない形の画像データに戻すことができ、もって測定
時点の分解能を向上させて検査精度の向上を図れるパタ
ーン欠陥検査装置を提供することを目的としている。

【００２１】

【課題を解決するための手段】本発明に係るパターン検
査装置では、微細な欠陥データを含む可能性があるとと
もに測定光学系で劣化した被検査パタ―ンの測定デ―タ
を、２次元ディジタルフィルタを用いてｘ，ｙ方向の非
対称性も補正し、ほとんど劣化していない形に戻してか
ら比較判定に使うようにしている。

【００２２】

【作用】本発明の係るパターン欠陥検査装置では、測定
光学系を経た「ぼやけ」を含む信号を補正して比較する
ので、測定光学系の伝達特性を等価的に広帯域にするこ
とができる。その結果、被検査パタ―ン中に存在する微
細な欠陥を検出することができる。

【００２３】

【実施例】図１には本発明の一実施例に係るパターン欠
陥検査装置の概略図が示されている。

【００２４】この検査装置では、まず光源３１から照射
された観測光が、レンズ３２、３３でレチクルマスク３
４の被検査パタ―ン３５上およびラインセンサ３６上に
結像する。レチクルマスク３４は、図示しないＸ−Ｙテ
―ブルで２次元方向にスキャンされ、被検査パタ―ン３
５の全面に亘る検査が実行される。

【００２５】ラインセンサ３６は数百から千個程度のフ
ォトセンサをライン状に配列したＣＣＤラインセンサに
よって構成となっている。以降はアレイ数をｓとして説
明する。ラインセンサ３６からの信号取出しを高速化す
るために、数十組のセンサアレイグル―プ毎に信号取出
し口が用意され、１ライン分のデ―タが並列にＡ／Ｄ変
換器３７に取出される。Ａ／Ｄ変換器３７も上記並列数
に対応した数のコンバータを備えている。

【００２６】Ａ／Ｄ変換器３７の出力は、バッファ回路
３８に与えられる。バッファ回路３８は、上述した並列
数で入力し、ラインセンサ３６の１ライン分のデ―タに
並べ直す。

【００２７】このバッファ回路３８で１ライン分ｓのデ
―タに並べ直されたデ―タは、等化回路３９に入力され
る。この等化回路３９は入力に重み付け積和演算を行
い、所定の処理遅延時間後にパイプライン状に演算結果
を出力する。

【００２８】一方、被検査パタ―ン３５の形成時に用い
た設計デ―タがデ―タ管理計算機４０内の磁気ディスク
装置あるいは磁気テ―プなどに記録されており、この設
計データが被検査パターン３５の検査に合せて読出さ
れ、デ―タ展開回路４１で２値化パタ―ンデータに展開
された後、点広がり関数器４２によってぼやけ修正が施
され、センサ出力値の期待値を示すデータとして出力さ
れる。

【００２９】この点広がり関数器４２を通って修正され
た設計データと等化回路３９から出力された測定データ
とは比較判定回路４３に導入される。この比較判定回路
４３は両データを比較照合し、被検査パタ―ン３５上の
欠陥の有無を判定する。

【００３０】等化回路３９は、２次元ＦＩＲ（Finite I
mpulse Response ）フィルタを内蔵したもので、具体的
には図２に示すように構成されている。

【００３１】図２には係数分布が３×３の２次元ＦＩＲ
が示されている。図中、Ｚ^-1 _xは１クロック分の遅延ラ
ッチ、Ｚ^-1 _yはラインセンサ３６の１ライン分のデ―タ
遅延を施す行遅延レジスタである。

【００３２】バッファ回路３８でラインセンサ３６の１
ラインの状態に整列されたデ―タ１０１は、第１の列処
理ユニット１１２と行遅延レジスタ１１０に入力され
る。列処理ユニット１１２内では、まず、デ―タ１０１
が積算回路１４０〜１４２にそれぞれ同時に入力され、
画素位置毎にプリセットされている重み付け係数が掛け
られる。次に、それぞれの積算出力が加算回路１３０〜
１３２と遅延ラッチ１２０〜１２２とで構成された累積
加算回路で総和演算される。累積加算の初期値“０”を
与えるために加算回路１３０の一方は“０”に保持され
ている。

【００３３】第２の列処理ユニット１１３には、行遅延
レジスタ１１０によって遅延されたデータ、つまり第１
の列処理ユニット１１２への入力データより丁度、１ラ
イン分過去のデ―タ１０２が入力される。入力されたデ
―タは、第１の列処理ユニット１１２内と同様に積和演
算されるが、この第２の列処理ユニット１１３の先頭の
加算器１３３の一方にはカスケ―ド入力として第１の列
処理ユニット１１２の出力１０４が入力される。

【００３４】第３の列処理ユニット１１４には第２の行
遅延レジスタ１１１の機能によって、第２の列処理ユニ
ット１１３への入力データより、さらに１ライン分過去
のデ―タが入力される。つまり、第１のラインからは２
ライン分過去のデ―タが入力される。入力されたデ―タ
は第２の列処理ユニット１１３内と同様に画素位置毎に
重み付け係数が掛けられる。

【００３５】そして、第３の列処理ユニット１１４から
第２の列処理ユニット１１３の出力結果１０５に累積加
算した結果１０７が出力される。この累積加算の最終出
力１０７が等化回路３９の処理結果として比較判定回路
４３に出力される。

【００３６】このように、この実施例ではラインセンサ
３６で測定された測定デ―タに３×３の２次元ＦＩＲフ
ィルタの処理を施し、この施されたデータを比較判定回
路４３に導入している。したがって、ラインセンサ３６
で測定された測定デ―タの「ある位置の画素デ―タ」が
バッファ回路３８を経て等化回路３９の入力端に入力さ
れた時点から、その画素のフィルタによる変換結果が等
化回路３９の出力端に到達するまでの遅延時間は、（２
ライン＋２クロック）分の期間となる。

【００３７】図２に示す構成のフィルタは、図３に示す
ように測定デ―タの２次元広がりの中で、重み付け係数
を畳み込み計算するウィンドウ５０が移動する概念と考
えることができる。図３でも図２に対応させて係数分布
が３×３の場合を示している。

【００３８】ラインセンサ３６は図中下方に向かって進
行する。ラインセンサ３６の位置とウィンドウ５０の位
置とは、バッファ回路３８が介在するので一致はしな
い。現在、ウィンドウ５０が実線で示す位置にあり、次
のクロックで矢印方向に１アドレス分移動する。以後、
同様にクロック毎にウィンドウ５０は横方向に１アドレ
ス分ずつ移動する。このとき、ウィンドウ５０の１行目
の最初にさしかかるデ―タ１０１は図２と対応してい
る。ウィンドウ５０の２行目に供給されるデ―タ５１は
図２の遅延ラッチ１１０の出力に対応し、ウィンドウ５
０の３行目に供給されるデ―タ５２は図２の遅延ラッチ
１１１の出力に対応している。

【００３９】図３において、デ―タ処理のウィンドウ５
０は、あるクロック時間後には点線で示す位置に進む。
このときデ―タ処理のウィンドウ５０に取込まれるデ―
タは、新しいラインの最初の画素のデ―タとなる。つま
り、ウィンドウ５０′の位置となる。

【００４０】図３に示すウィンドウ５０の横方向の要素
数はラインセンサ３６のアレイ数に一致する。アレイ数
が２０であるときには、図２の遅延ラッチ１１０，１１
１の内部遅延量も２０段となる。

【００４１】図３に示すウィンドウ５０の横方向は、ラ
インセンサ３６のアレイの寸法を要素単位とする長さの
次元を持つと共に、一定のセンサクロック周波数でサン
プリングされるために時間の単位でも取り扱うことがで
きる。ウィンドウ５０の縦方向は、レチクル３４を載置
したテ―ブルを一定速度でラインセンサ３６と相対移動
させて１ライン分のデータを取込むときの取込みサイク
ルの長さの次元および時間の次元のどちらでも取扱うこ
とができる。

【００４２】測定手段で生じる「ぼやけ」とは、空間周
波数で高周波領域の信号が失われることであり、その１
次元での規格化伝達特性は図４中にａで示すようなロ―
パスフィルタの特性を持っている。このａの特性の逆特
性として等化回路３９で図４中にｂで示す特性を掛合せ
ることにより、破線ｃで示す特性が得られる。

【００４３】この図４中にｂで示す空間周波数特性を逆
フ―リエ変換することで、図５に示すような時間軸での
特性が得られる。ここでは１次元で示しているが、この
設計を基に２次元処理のための変換を行い、等化回路３
９の積算回路１４０〜１４３に重み付けを設定する。こ
の２次元の要求特性を１次元に分解して設計する手法
は、“電子情報通信学会論文誌、A ，Vol,J72-A,No.9,p
p.1392-1399,1989年9 月”などに記載されているので、
ここでは詳しく言及しないことにする。ここでは便宜
上、図４から図５に示す特性について、ｘ方向、ｙ方向
の限定を行わずに説明したが、前述の如く実際の検査装
置ではラインセンサ３６のスキャン方向と移動方向とで
は「ぼやけ」の特性が異なるので、重み付け係数もｘｙ
２次元方向に亘って画素位置毎に定義する必要がある。

【００４４】この実施例においては、等化回路３９の積
算回路１４０〜１４３にプリセットされる係数デ―タ
が、図６に示すように係数テ―ブルメモリ５９にストア
されており、マイクロプロセッサ６０によって係数テー
ブルメモリ５９から積和演算回路１１２，１１３，１１
４内に転送される構成を採っている。係数テ―ブルメモ
リ５９には複数セットの重み付け係数が用意してあり、
被検査レチクルの状態（レジストの種類や露光量、検査
スピ―ドなど）で適宜、重み付け係数セットを選択して
積和演算回路内の係数テ―ブルにセットするようにして
いる。

【００４５】たとえば、係数テ―ブルメモリ５９には、
図７中のａ〜ｃの特性を実現する係数が用意されてい
る。通常は、図７中のｂで示す特性を使うが、被検査レ
チクルの仕上り具合いが悪いときには、これを補正する
ために図７中のａで示す補正特性を使い処理するなどし
ている。係数セットを変更する指令は、この検査装置全
体を司る上位制御計算機からのコマンドをインタ―フェ
―ス６１を介して受信することによって行われる。この
上位制御計算機は係数テ―ブルメモリ５９の内容を書換
えることもできる。この場合には、所定のコマンドとデ
―タとをインタ―フェ―ス６１を介して伝送する。図６
のＲＯＭ／ＲＡＭ６２にはマイクロプロセッサ６０の処
理プログラムが格納されている。なお、図６中６３，６
４はデータバスを示している。

【００４６】ラインセンサ３６から読出されるデ―タに
は、センサの暗電流に相当するオフセットおよび回路で
発生する電気的ノイズが重畳している。これらのノイズ
は、等化回路３９のフィルタ特性を吟味することによっ
て検査のしきい値に影響しないある程度のレベルまで減
衰させることが可能である。しかし、図８に示すよう
に、あるしきい値Ｋ以下の入力デ―タのときは出力をゼ
ロとするように，図９に示す如くクランプ回路６５を設
け、信号のノイズを予めカットしてから所定の等化演算
を行うことで、より有効に観測光学系の補償を施すこと
ができる。なお、しきい値Ｋ自体も上述した重み付け係
数と同様に上位制御計算機からの指示で修正できるよう
にしてもよい。

【００４７】一般に、画素数の多いＣＣＤラインセンサ
では、信号取出しの高速化を図るために、たとえば偶数
・奇数画素などに分類して並列取出しすることが行われ
ている。この場合、図１に示されるバッファ回路３８
は、図１０に示すバッファ回路３８ａに置換えられ、ラ
インセンサ３６の並列出力を受け、センサライン毎の並
列デ―タとして編集し直す。

【００４８】図１０では説明の便宜上、Ａ／Ｄ変換器３
７を省略してある。センサ出力を偶数・奇数の並列取出
しとすると、入力バッファ６６には偶数番目の画素デー
タが入力され、入力バッファ６７には奇数番目の画素デ
―タが入力される。ラインセンサ３６から入力バッファ
６６，６７に入力するのに必要なクロック数は、センサ
画素数をｓとすると、ｓ／２クロックである。入力バッ
ファ６６，６７に格納されたデ―タは、デ―タセレクタ
６８を経て出力バッファ６９に入力される。このとき、
デ―タセレクタ６８は、偶数・奇数毎に入力バッファ６
６，６７を交互に選択し、センサ画素の並びを再現す
る。出力バッファ６９にデ―タをセットするのに必要な
クロック数は、ｓクロックである。

【００４９】ラインセンサ３６が移動（実際にはレチク
ルマスク３４が移動）し、次のラインのデ―タを入力バ
ッファ７０，７１に入力し、データセレクタ７２を介し
て第２の出力バッファ７３にデ―タがセットされるのを
待って、出力バッファ６９，７３から同時並列に出力す
る。この手続きによれば、ラインセンサ３６から入力バ
ッファ６６，６７，７０，７１にデータを取込むために
必要なクロック数は、（ｓ／２）×２ライン分＝ｓ［クロック］となり、出力バッファ６９，７３から出力するのに必要
なクロック数はｓクロックで、入出力の速度は均衡す
る。ただし、バッファは同時に入出力不可能な構成なの
で、具体的には上記のようにバッファを２系統持ち、交
互に入出力が行なわれる。

【００５０】図１１には図１０に示されるバッファ回路
３８ａに対応させた２次元フィルタ手段、つまり等化回
路３９ａが示されている。２次元デジタルフィルタ手段
は、並列ライン化したバッファ回路３８ａの出力を受
け、所定の演算の後、再び並列出力するように構成され
ている。行遅延手段７４と積和演算手段７５とがそれぞ
れ並列構成数分用意されている。

【００５１】図１０および図１１に示す例では、２並列
構成を採用しているが、より多くの並列数で構成するこ
とによって等価的により高速処理を実現できる。

【００５２】これらの各種補正項目を満足する重み付け
係数の設計法は、窓関数法など一般的なあらゆる手法を
採用できるが、いずれで求めた結果でも、本発明の検査
装置に有効である。実施例では、重み付け係数の構成が
３×３または５×５の場合を説明したが、構成数が３以
上であれば本発明を適用できる。この場合、２次元のｘ
方向とｙ方向の構成要素数が異なっていてもよい。

【００５３】

【発明の効果】以上のように、本発明によれば、測定光
学系を経たことによって「ぼやけ」が含まれた信号を補
正して比較するので、測定光学系の伝達特性を等価的に
広帯域化することができる。その結果、微細な被検査パ
タ―ン中に存在する微細な欠陥を検出することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るパタ−ン欠陥検査装置
の概略構成図、

【図２】同装置に組込まれた等化回路における積和演算
回路のブロック構成図、

【図３】２次元のデ―タ処理を説明する概念図、

【図４】等化回路で補正する特性を説明するための周波
数特性図、

【図５】等化回路にプリセットするフィルタ特性の例を
示す図、

【図６】等化回路のハ―ドウェア構成を示すブロック
図、

【図７】メモリに用意するフィルタ特性を説明する周波
数特性図、

【図８】クランプ回路の入出力特性図、

【図９】本発明の別の実施例に係るパターン欠陥検査装
置における等化回路のブロック構成図、

【図１０】バッファ回路の変形例を説明するためのブロ
ック図、

【図１１】図１０に示されるバッファ回路と組合せるの
に適した等化回路のブロック構成図、

【図１２】従来のパターン欠陥検査検査を説明するため
の図、

【図１３】ＣＣＤラインセンサの開口特性を説明するた
めの図。

【符号の説明】

３１…光源３２，３３…レン
ズ３４…レチクルマスク３５…被検査パタ
ーン３６…ラインセンサ３７…Ａ／Ｄ変換
器３８，３８ａ…バッファ回路３９，３９ａ…等
化回路４０…デ―タ管理計算機４１…デ―タ展開
回路４２…点広がり関数器４３…比較判定回
路５９…係数テ―ブルメモリ６０…マイクロプ
ロセッサ１０１…等化回路入力１０７…等化回路出
力１１０，１１１…ライン遅延レジスタ１２０〜１２７…遅延ラッチ１３０〜１３８…加算回路１４０〜１４８…重
み付け積算回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 15/68 ４００Ａ 9191−5ＬＨ０１Ｌ 21/027

Claims

【特許請求の範囲】

【請求項１】パターンの形成されている試料に光を照射
し、上記パターンの光学像を受光して光電変換するライ
ンセンサを含む測定パターンデータ取得手段と、前記試
料にパターンを形成するときに用いられたパターン設計
データを格納してなる記憶手段と、この記憶手段から読
出されたパターン設計データをビットデータに展開する
ビット展開手段と、この手段で展開されたビットデータ
にフィルタ処理を施して得たデータと前記測定パターン
データとを比較して前記試料に形成されているパターン
の欠陥有無を判定する判定手段とを備えたパターン欠陥
検査装置において、前記測定パタ−ンデータを得る系で
生じた画像劣化を補正する２次元ディジタルフィルタ手
段を備え、この２次元ディジタルフィルタ手段は、列方
向にｍ段、行方向にｎ段（ｍ，ｎはそれぞれ３以上の奇
数）の有限インパルス応答形をなし、前記ラインセンサ
の１ライン分のデ―タ遅延を施す（ｎ−１）個の行遅延
手段と、各行毎に設けられて入力データと画素位置毎に
特徴付けられた重み付け係数とをそれぞれ積算するｍ個
の積算手段および各積算手段の出力をクロック遅延させ
て累積加算するｍ個の加算手段からなるｎ個の列処理ユ
ニットと、前段に位置する列処理ユニットの最終段加算
器の出力を次段に位置する列処理ユニットの初段加算器
にカスケ―ド入力する手段とで構成されていることを特
徴とするパターン欠陥検査装置。
【請求項２】前記２次元ディジタルフィルタ手段は、前
記列方向にはｍ段、前記行方向にはｎ段の前記構成要素
を持ち、積和演算を同時並列に行う複数系統分備えてい
ることを特徴とするパターン欠陥検査装置。