JPH063541B2

JPH063541B2 - パターン検査装置

Info

Publication number: JPH063541B2
Application number: JP30888990A
Authority: JP
Inventors: 啓一岡本; 光蔵仲畑; 幸雄松山; 秀明土井; 進相内; 峰生野本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-11-16
Filing date: 1990-11-16
Publication date: 1994-01-12
Anticipated expiration: 2009-01-12
Also published as: JPH03170930A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、パターン検査装置、特に、プリント基板およ
び同製造用マスク、または集積回路ウエハーおよび集積
回路製造用マスク等のパターンを高速で検査するパター
ン検査装置に関するものである。

〔従来の技術〕

第１図は、従来のパターン検査装置の一例パターン検出
部の構成図を示したものである。

この装置は、集積回路製造用のマスクがチップパターン
と称する同一形状回路パターンの繰り返しからなること
と、パターン欠陥の性質から、同一形状の欠陥がチップ
内で同一箇所に存在する確率を無視しうるという事実と
に基づき、マスク１上の異なるチップパターン１Ａ，１
Ｂを相互に比較して欠陥検出を行う。

すなわち、フライングスポット走査器２の輝点スポット
を対物レンズ３，４によってマスク１上のチップパター
ン１Ａ，１Ｂの対応パターンに照射し、光電検出器５，
６で電気信号に変換してこの電気信号を互いに比較する
ものである。

第２図に、その欠陥検出の原理図を示す。

チップパターン１Ａ，１Ｂの対応パターンを実線破線で
表わした各部分７Ａ，７Ｂは、光学系、機械系の誤差の
ために、完全に重ね合わせることは不可能で、例えばΔ
ｘ，Δｙだけ重ね合わせ誤差をもって比較される。

このようにチップパターン１Ａ，１Ｂを重ね合わせたと
き、一致しない部分があれば、これを欠陥として検出す
るが、前述の避けられない誤差のために欠陥でないとこ
ろを欠陥と誤判定する可能性がある。

この従来技術では、正常パターン同士での避けられない
重ね合わせ誤差Δｘ，Δｙの許容最大値δ_x，δ_yの不一
致は許容するようにして、疑似欠陥の除去を行い、これ
を超える不一致、例えばチップパターン７Ａの部分８を
検出できるように工夫している。

ここでの問題点として、本方式では、原理的に重ね合わ
せ誤差以下の欠陥は検出できないことがあげられる。最
近のＬＳＩ用マスクでは、製作パターンの最小寸法が２
〜１μｍと微細になっているので、検出しなければなら
ない欠陥寸法が１μｍ以下と微細になっている。そこ
で、重ね合わせ精度を１μｍ以下に保つ必要があるが、
この精度を機械系、光学系に要求することは非常に困難
である。

他の従来技術では、この点を改良し、比較、照合するパ
ターンの特徴を描き出した上で、この特徴パターン同士
を比較するようにしている。

その原理を第２図によって説明する。例えば、パターン
の特徴として微小パターン要素を持つものに注目したと
き、チップパターン１Ａの部分パターン７Ａからは微小
パターン要素８Ａ，９Ａで示される部分が検出される。
一方、チップパターン１Ｂの部分パターン７Ｂからは微
小パターン要素９Ｂのみが検出される。そこで、これら
検出された特徴パターン要素を比較する。部分パターン
７Ａから検出される特徴９Ａに対しては、部分パターン
７Ｂから検出される特徴９Ｂが重ね合わせ誤差の距離範
囲に存在する。一方、部分パターン７Ａから検出される
特徴８Ａに対しては、部分パターン７Ｂには対応するも
のが存在しない。このように、特徴パターン同士を重ね
合せ誤差以上の距離範囲内で比較することにより、重ね
合わせ誤差以下の欠陥を検出可能にしている。

この方式は、さきに述べたような原パターン同士の比較
に比べて、重ね合わせ誤差以下の欠陥を検出できるが、
特徴パターン要素としてどのようなものを選択するかに
よって欠陥検出が左右される。すなわち、欠陥の形状依
存性がきわめて高い。

〔発明が解決しようとする課題〕

ところで欠陥の形状は千差万別であり、あらゆる形状の
欠陥を検出しようとする場合は、特徴抽出器が各形状対
応に必要となり、ハードウエアで実現するときには、そ
の規模が膨大なものとなってコストが必然的に増大す
る。ソフトウエアでは検査時間が膨大なものになって実
用にならない。従来技術では、この課題については大規
模ハードウエアで対応し、出現確率の低い欠陥形状に対
しては、止ず得ず検出不可能なものとして妥協してい
た。

本発明の目的は、上記従来技術の課題を解決すべく欠陥
の検出感度を大幅に向上するとともに、誤判定を防止し
て確実で高速なパターン検査を行うことができる経済的
なパターン検査装置を提供することにある。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、検査対象パター
ンを撮像して順次画像信号を得る撮像手段と、基準パタ
ーンデータを順次発生する基準パターンデータ発生手段
と、上記撮像手段から順次得られる画像信号と上記基準
パターンデータ発生手段から順次発生する基準パターン
データとを位置ずれ補正して比較して相違によって順次
欠陥候補として検出する比較手段と、該比較手段から順
次検出された欠陥候補部分の位置ずれ補正された検査対
象パターンの画像信号を欠陥候補画像信号として画像メ
モリに一時記憶する第１の記憶手段と、上記基準パター
ンデータ発生手段から順次発生する基準パターンデータ
の内、上記比較手段で順次検出された欠陥候補部分につ
いての位置ずれ補正された基準パターンデータを画像メ
モリに一時記憶する第２の記憶手段と、上記第１の記憶
手段の画像メモリに一時記憶された欠陥候補画像信号と
上記第２の記憶手段の画像メモリに一時記憶された欠陥
候補部分に対応する部分基準パターンデータを読出して
両者を異なる複数の基準で比較することによって特徴パ
ターン要素について詳細解析して実用上害にならない疑
似欠陥を除外し、残った欠陥候補を真の欠陥として判定
する解析手段とを備えたことを特徴とするパターン検査
装置である。

〔作用〕

本発明において、第１段階の欠陥候補検出としては撮像
手段から順次得られる画像信号と基準パターンデータ発
生手段から順次発生する基準パターンデータとを位置ず
れ補正して、欠陥が存在すれば必ず検出しうる敏感な比
較検出により「第１ふるい」を行って欠陥候補の検出を
行い、該欠陥候補部分の検査対象パターンの画像信号と
欠陥候補部分に対応する部分基準パターンデータとを各
々画像メモリに一時記憶させる。

次に、各々画像メモリに一時記憶された欠陥候補の周辺
を含む検査対象パターンの欠陥候補部分の画像信号と欠
陥候補部分に対応する部分基準パターンデータとについ
て制御・処理部（例えば電子計算機によるもの）で読出
して両者を比較して微小パターン等の特徴パターン要素
について詳細解析をすることにより、実用的な意味で欠
陥とはならないものを欠陥候補から除外する「第２次ふ
るい」を行い、真の欠陥を検出するものである。

この場合、疑似欠陥として検出されるものの大部分は、
位置合せ誤差が原因と考えられるので、これを「第１次
ふるい」の欠陥候補に含めると、膨大な欠陥候補処理を
行わねばならず、電子計算機等の処理能力が追いつかな
い。そこで、位置補正を積極的に行い、このようなもの
が欠陥候補に含まれるのを極めて少なくなるようにして
いる。

また、電子計算機等で詳細解析を行っている間のパター
ンデータは、バッファメモリに記憶しておくことにお
り、この間のパターンデータの消失を防いで、未検査の
発生とならないようにしている。

以上のようにして、実時間的（パターン撮像・走査と同
時）に欠陥検査を可能にしたものである。

〔実施例〕

以下、本発明の実施例を図に基づいて説明する。

第３図は、本発明に係るパターン検査装置の一実施例の
ブロック図であって、例えば半導体集積回路製造用のホ
トマスクの外観検査を実施する場合に対するもの、第４
図は、その２次元パターン走査の説明図、第５図は、同
欠陥候補検出部の一実施例のブロック図、第６図は、そ
の欠陥検出回路の一実施例のブロック図、第７図は、そ
のタイムチャートである。

ここで、１１は、被検査のマスク、１２Ａは、走査・撮
像部に係るＸＹステージ、１２Ｂは、同機構制御装置、
１２Ｃは、同座標測定器、１３Ａは、同照明光源、１３
Ｂは、同コンデンサレンズ、１３Ｃは、同顕微鏡、１４
Ａは、同撮像器、１４Ｂは、同Ａ／Ｄ変換器、１４Ｃ
は、同タイミング回路、１５は、欠陥候補検出部、１６
は、基準パターンデータ発生部に係るビットパターン発
生器、１７は、同メモリインターフェース、１８は、同
基準データメモリ、１９は、制御・処理部である。

まず、ＸＹステージ１２Ａに搭載した被検査のマスク１
１を照明光源１３Ａ、コンデンサレンズ１３Ｂによって
透過照明し、この時に得られるマスク１１上のパターン
像を顕微鏡１３Ｃで拡大し、このパターン像（光学像）
を撮像器１４Ａで検出し、電気的な映像信号に変換す
る。

一方、基準となるパターンは、基準データメモリ（例え
ば磁気テープ装置）１８に記録された基準データがメモ
リインターフェース１７を介してビットパターン発生器
１６によってパターン発生をされる。これと上記撮像器
１４Ａからの映像信号とが欠陥候補判定部１５において
実時間で比較され、欠陥判定処理が行われる。

ビットパターン発生の方法については、公知のものが利
用できるので、その説明を省略する。

続いて、全体の理解を容易にするために、被検査のマス
ク１１の全面２次元パターン走査について説明する。

被検査のマスク１１は、一般に、第４図(a)に示すよう
に、ガラス１１０（チップ（ダイとも称される集積回路
１個）の機能パターン１１１が多数繰り返してＸ，Ｙ方
向に整列配置されている。

この被検査のマスク１１を搭載したＸＹステージ１２Ａ
は、あらかじめ設定入力されたデータにもとづき機構制
御装置１２Ｂによって駆動され、マスク１１の全面を走
査するように制御される。

この時の状況を第４図(b)に示す。ＩＣ（集積回路）チ
ップのパターン１１１Ａ，１１１Ｂは、同一形状パター
ンがくり返されたもので、これを撮像器１４Ａが１回の
検査幅（センサ幅）でＸ方向に走査し、マスクパター
ンの有効部分１１２の終端に達するとＹ方向へ１走査線
分だけ移動し、次に再びＸステージをそれまでと逆方向
に移動走査する動作をくり返すことによってマスク全面
の２次元パターン走査を行う。ここで第４図(b)のＡ，
Ｂで示されるのはチップとしての有効部分、同Ｃで示さ
れるのはダイシングエリヤである。

次に、欠陥候補判定部１５の具体的構成について述べ
る。ここで、本パターン検査装置においては、次の条件
を設けておくものとする。

(I) 被検査のマスクを搭載するＸＹステージの精度お
よびマスク焼付け時の製作精度は、マスク全領域で数ミ
クロン以下である。すなわち、１つのチップ内を撮像器
が走査中に生じるパターン検出誤差は、０．１〜０．２
μｍ以内である。

(II) 真に欠陥が検出されたとき、その周辺の一定範囲
は検査する必要がない。

(III) チップ相互間の境界領域、すなわち、ダイシン
グエリヤでは、検査を行う必要ない。

第５図に基づいて欠陥候補判定部１５の構成動作を説明
する。

撮像器１４Ａで検出したマスタ１１のパターンのアナロ
グ撮像信号をＡ／Ｄ変換器１４Ｂによってディジタル量
に変換した検出パターン映像信号は、２次元的に出力位
置を制御・処理部１９からの指令によって可変した位置
補正回路２０を通ってマルチプレクサ２４の入力となる
と同時に、バッファメモリ２２（＃１〜＃ｍ）にも順次
に入力される。

バッファメモリ２２は、一定時間内の画像データを一時
的にプールするためのシフトレジスタから構成されたメ
モリで、画像データ取出部には位置ずれ補正機能を有す
るものである。

この位置ずれ補正機能付の各バッファメモリ２２から各
出力は、マルチプレクサ２４の入力となり、位置補正回
路２０からの出力または上記バッファメモリ２２からの
出力のいずれかが選択されて欠陥検出回路２８への入力
Ｖ_Dとなるとともに、解析メモリ２６にも入力され、欠
陥候補画像データが記憶され、後に制御・処理部１９で
内容解析が可能なようになっている。

一方、ビットパターン発生器１６からの基準パターン信
号は、位置補正回路２１を通ってマルチプレクサ２５に
入力されるとともに、順次、各バッファメモリ２３（＃
１〜＃ｍ）にも入力される。

各バッファメモリ２３は、バッファメモリ２０と同様な
目的のためのもので、その位置ずれ補正機能を有する出
力部からの出力は、マルチプレクサ２５の入力となると
ともに、次段のバッファメモリ２３の入力となってい
る。マルチプレクサ２５の出力Ｖ_Rは、欠陥検出回路２
８および解析メモリ２７への入力となり、このメモリ内
容は、後に制御・処理部１９で読みとられ、その内容解
析が可能なようになっている。

まず、初期状態としては、位置補正回路２０，２１およ
びバッファメモリ２２，２３の位置ずれ補正機能部は、
すべて補正可能範囲の中央にセットする。これは、制御
・処理部１９からの指令によって行われる。

マルチプレクサ２４，２５は、初期状態では、それぞれ
位置補正回路２０，２１側を選択し、欠陥検出回路２８
には、検出パターン映像信号および基準パターン信号そ
のものが入力される。

欠陥検出回路２８は、実時間で（すなわち、画像データ
が撮像器１４Ａで検出される速度で）欠陥判定が可能な
ものである。

その検出機能を第６図に基づいて説明する。検出画像信
号側ののマルチプレクサ２４の出力信号Ｖ_Dは多値情報
をもった画像データであり、Ａ／Ｄ変換器１４Ｂによっ
てディジタル量で表わされている。

これに対し、各比較器２８１，２８２，２８３は、それ
ぞれ制御・処理部１９から与える低・中・高の３個の閥
値Ｔｈ_L，Ｔｈ_H，Ｔｈ_Hによって２値画像データＶ_L，Ｖ
_M，Ｖ_Hを得るようにしている。

これら３個の閥値と検出画像データとの関係を第７図に
示す。実際には、処理を容易に行うためにディジタル多
値データであるが理解し易いようにアナログ波形で示し
ている。

この図で示しているように、微小パターンになると光学
系の解像度不足により、ホトマスクのように検出画像信
号が本来から白黒２値パターンでできているものに対し
ても、１００％コントラストが得られなくなる。そこ
で、微小なパターンも検出可能なように閥値を複数個設
けている。

ここで得られる２値化出力Ｖ_L，Ｖ_M，Ｖ_Hと標準画像デ
ータＶ_Rとを各不一致検出器２８４，２８５，２８６で
比較する。この場合不一致出力としてＤ₁，Ｄ₂，Ｄ₃の
ような出力が得られる。この不一致出力には、標準画像
データＶ_Rと検出画像データＶ_Dとの位置合せ不良が原因
のものと、真の欠陥によるものとが混在する。これらの
論理和が欠陥検出回路２８からの欠陥候補検出信号Ｄで
ある。もちろん、位置合せ補正を行っても避けられない
誤差、たとえば１ビットの量子化誤差は、標準画像デー
タＶ_Rと検出画像データＶ_Dとの不一致部分がそれ以内の
ときは、位置合せ不良にはしないように比較器２８１〜
２８３は設定されている。すなわち、欠陥候補検出信号
Ｄとして、以上の避けられない位置合せ誤差を含んだも
のを除く真の欠陥信号のみが候補となっている。ここで
の位置合せ不良による疑似欠陥を検出しないようにする
比較器２８１〜２８３の不感帯の幅は、前述の従来例に
比べ、後述する位置合せ回路の働きによって極めて小さ
なものとすることができる。

更に、上記の欠陥検出について具体的に説明する。

まず、第８図の局所画像切出し回路の一実施例のブロッ
ク図に従って局所画像の切出しについて説明する。

第８図(a)に示すように、例えば３×３画素からなる局
所画像を検査側から切り出す。本回路は、撮像器の一走
査線分の画像データを記憶しておくための直列入力直列
出力のシフトレジスタ２８０Ａ，２８０Ｂと並列に画像
データを読み出すための直列入力、並列出力のシフトレ
ジスタ２８０Ｃによって構成している。

一方、手本側は、検査側の３×３局所画像の中央部分の
画素に対応する局所画像を得るために、直列入力直列出
力のシフトレジスタ２８０Ｄと直列入力並列出力シフト
レジスタ２８０Ｅで切出回路が構成される。

第８図(b)により、±１ビットの位置合せ余裕を持たせ
た欠陥判定方法について説明する。

手本側の切出画素ｂ₂₂は、検査側の３×３切出画素のａ
₂₂に位相（位置）が対応している。

ｂ₂₂が“１”の場合、ａ₂₁，ａ₂₂，ａ₂₃のすべてが
“０”のとき、水平方向の不一致が発見されたとして欠
陥とする。また、ｂ₂₂が“０”の場合、ａ₂₁，ａ₂₂，ａ
₂₃のすべてが“１”のとき、水平方向の不一致が発見さ
れたとして欠陥とする。

第９図は、不一致検出器の一実施例のブロック図で、論
理回路で構成したものである。

これは、水平方向の不一致を±１ビットの位置合せ誤差
を許容して検出する回路の例で、これを、垂直、斜め方
向にも同様に適用することによって各方向での±１ビッ
トの位置ずれを許容し、２ビット以上の差のあるとき
は、不一致として欠陥を検出するものである。

なお、欠陥候補信号Ｄは、制御・処理部１９に対して割
込コントローラ２９を介して割込をかけ、これに対応し
て制御・処理部１９は、解析メモリ２６，２７への画像
信号入力を停止させる。続いて、解析メモリ２６に保存
されている欠陥候補画像を含む画像データと解析メモリ
２７保存されている標準画像データとを比較し、詳細解
析を行う。位置合わせ、２値化レベルの不適当による疑
似欠陥は、この詳細解析によって除去され、真の欠陥の
みが制御・処理部１９のメモリ内に当該位置座標ととも
に登録記録される。

詳細解析の具体的方法について以下に説明する。

第１０図は、位置ずれによる典型的な疑似欠陥の説明図
で、第８図、第９図に示した不一致検出器によって欠陥
候補が検出されるものとする。

この欠陥候補検出器は、３×３の微小領域だけの情報に
よって判定を行うために、第１０図の場合も欠陥として
制御・処理部１９に割込をかける。

制御・処理部１９は、解析メモリ２６，２７の内容を読
み出す。解析メモリ２６は検査側パターンのメモリで多
値メモリであり、ソフトウエアにて各種２値化が可能で
ある。各解析メモリ２６，２７は、３×３以上の領域を
記憶しているので、解析に必要な検出欠陥候補周辺のパ
ターンの状況を調べることができる。

第１０図では、欠陥候補の周辺５×５画素を調べる例を
示している。同図(a)の手本側のパターン（斜線線分）
をＸ，Ｙ方向に移動させて、その時の不一致量を調べ
る。移動させた時に、５×５からはみ出る部分は無視
し、新たに５×５の局所画像領域にはいってくるところ
は、周辺のパターン情報が保存されるとする。第１０図
(a)に対し同図(b)をＸ方向へ移動させた時の重ね合せ不
一致画素数と移動量の関係を調べると次表のようにな
る。

ここで、正の方向を(b)を(a)に対し、第１０図で右方向
に移動させる方向としている。

この表から明らかに、(b)は(a)に対して２画素分だけＸ
の正方向にずれていることがわかる。したがって、欠陥
候補判定器で検出された欠陥候補は、実際には、位置ず
れが２ビット生じたことによって検出されたもので、本
来欠陥とすべきではない疑似欠陥であったことが結論さ
れる。そこで欠陥として記憶領域に登録せずに、位置ず
れが＋２ビット生じているので、これを補正するように
位置補正付のバッファメモリ２２（例えば＃１）に指示
し、マルチプレクサ２４をこのバッファメモリ２２（例
えば＃２）の後に切り替えるようにする。

以上は、Ｘ方向の位置ずれに対するものであるがＹ方向
の位置ずれおよびＸ，Ｙ方向の位置ずれに対しても同様
な解析手法をとることができる。また、より詳細な解析
方法としては、調べる領域を５×５以上にするとか、多
値情報を２値にするときの閥値の与え方を変えるとか、
種々の方式をソフトウエアできめ細かく処理できる。以
上をまとめて、その詳細解析フローを第１１図に示す。

もし、解析の結果、位置合せ不良が原因で欠陥候補とな
った場合には、制御・処理部１９は、その時の位置ずれ
量をバッファメモリ２２，２３それぞれに設けられた位
置ずれ補正部で補正する。

この位置ずれ補正部の一実施例のブロック図を第１２図
に示す。撮像器１４Ａで検出される２次元画像が、例え
ば、１２８×１２８の画素から構成されるものとする。
シフトレジスタ３０は、横方向の画素と同じ長さの１２
８ビットのものを所要数だけ直列に接続したもので、こ
れをマルチプレクサ３１で選択切替することにより、縦
方向の画像を遅らせることができる。例えば、この位置
ずれ補正器を手本側の位置補正回路２１のものとすると
き、マルチプレクサ３１が出力ｙ₃を選択すれば、手本
側の基準（標準）映像信号は、検出映像信号に対して３
画素分だけｙ方向に遅れることになる。逆に、位置補正
回路２０が第１２図に示すようになっているとき、検出
映像信号が手本側の基準映像信号に対して３画素分だけ
遅れることになる。

マルチプレクサ３１の切替によって、検出映像信号、基
準映像信号間の縦方向、すなわちＹ方向の画像の位置合
せが可能になる。第１２図では、シフトレジスタ７０に
１ビット×１２８のもので示してあるが、位置補正回路
２０等においては、多階調映像信号のビット数×１２８
のものを用いることは無論である。同様に直列入力、並
列出力のシフトレジスタ３２のどの並列出力をマルチプ
レクサ３３で選択するかによって、Ｘ方向の位置ずれ補
正が可能になる。

マルチプレクサ３１，３３の選択は、制御・処理部１９
で演算した位置ずれ補正量に合せて行う。

制御・処理部１９での解析は、通常の計算機におけるよ
うなものでは、画像データの走査に比べて非常に時間が
かかる。

バッファメモリ２２，２３は、この解析中の画像データ
が消失しないように保存するためのもので、少なくとも
解析に必要な時間以上の画像データを保存可能なる容量
のシフトレジスタで構成したものである。

解析の結果、位置ずれによる疑似欠陥とわかったとき、
制御・処理部１９の指令に基づき、位置補正回路２０ま
たは２１によって位置合せを行った後、マルチプレクサ
２４，２５を切換えて、欠陥検出回路２８への入力をバ
ッファメモリ２２（位置ずれ補正部を含む）を通り、位
置合せ完了後の解析期間中の保存検出画像データと、同
様にして保存された解析期間中の標準画像データとを入
力データとする。解析期間中の欠陥検出回路２８は、そ
の機能を制御・処理部１９によって停止されており、こ
のマルチプレクサ２４，２５の切替完了後、再び機能を
開始する。

以上述べたような画像バッファメモリを用いることによ
って、詳細解析を行っている間のデータ消失を防ぎ、未
検査をなくす欠陥判定回路を実現することができる。こ
の画像バッファメモリをｍ段用いることによって、ｍ回
までの疑似欠陥を、未検査領域を生じることなく詳細解
析によって除去しうることになる。

ホトマスクの検査においては、最初に示した条件(I)に
より、１つのチップ内の検査時の位置ずれは、たかだか
数段の画像バッファで済ますことが可能である。

条件(II)，(III)により、欠陥が検出された時、または
ダイシングエリヤでは欠陥検出回路２８への画像入力を
最初の状態に戻すことができる。このため画像バッファ
メモリは、１つのチップ内での検査に必要な最大の段数
だけあれば、全チップの検査を行うことができる。ま
た、走査機械系等の誤差等によって累積する位置合せ誤
差は、位置補正回路２０，２１によって補正を保つこと
ができる。

以上、電子的に位置合せをする方法で説明したが、位置
合せにおいては、上記に代えて撮像器１４ＡをＸ，Ｙ方
向に動かすことによって、さらに良好な結果を得ること
ができる。

制御・処理部１９での詳細解析は、例えば解析メモリ２
６におけるように、濃淡画像データで行うので、位置ず
れ補正量は、撮像器１４Ａで得た画像データをＡ／Ｄ変
換器１４Ｂで多階調量子化のディジタル画像とする時の
サンプリングによる画素間のデータを補間演算により、
１ビット以下の値を得ることができる。

第１３図は、この補間演算の概要を説明したもので、検
出器の閥素を横軸に検出出力データを縦軸に示してい
る。検出器は、たとえば、リニヤイメージセンサであ
り、ｎ，ｎ＋１，……のように多数のセンサが並んだも
ので、その検出出力も、第１３図に示すような量子化さ
れたものとなる。そこで、このｎ，ｎ＋１，……の値の
線形補間または、高次補間をすることによって、検出出
力と画素の位置関係を更に細かく求めることができる。

そこで、撮像器１４Ａを当該値だけ移動させて補正する
ことによって、より正確な位置合せが実現できる。撮像
器１４Ａにおいては、実際のマスク１１のパターンが顕
微鏡１３Ｃによって拡大されているので例えば倍率を５
０倍にすると、マスク１１の上での０．１μｍは、撮像
部１４Ａの上では５μｍとなり、機械的に容易に合わせ
られる値となる。

以上の実施例においては、標準パターンデータとして設
計データから発生させたものを用いるものとして説明し
たが、これを、ひとつのマスク中の異なる２チップ間の
比較によって欠陥検出を行う装置においても同様な欠陥
判定器が利用できることは明らかである。

更に、実施例では、位置ずれ補正器を検出側、手本側の
両者に設けているが、一方は単に遅延用シフトレジスタ
だけを設け、正負の位置合せ取出し位置は、他方のみか
ら決定するようにしてもよい。

〔発明の効果〕

以上、詳細に説明したように、本発明によれば、位置合
わせを検査中に行いながら欠陥候補判定を行うので、欠
陥候補判定器の構造をきわめて簡単なものにでき、大巾
なコストダウンがはかられ、更に欠陥候補検出後、欠陥
候補として検出された部分についてのみ画像メモリに一
時記憶された欠陥候補画像信号と該欠陥候補に対応する
部分基準パターンデータとを読出して両者を異なる複数
の基準で比較することによって特徴パターン要素につい
て詳細解析することによって真の欠陥か、実害上害にな
らない欠陥から判定でき、誤判定が増えるのを恐れて従
来あまり実用していなかった鋭敏な欠陥候補検出器を使
うことが可能になり、その結果検出感度を大巾に向上さ
せ、且つ誤判定を防止して高速化をはかったパターン検
査装置を得ることができ、例えば半導体製造用のマスク
等のパターン検査の信頼性向上、高速化および経済化に
顕著な効果を奏する。

【図面の簡単な説明】

第１図は、従来のパターン検査装置の一例のパターン検
出部の構成図、第２図は、その欠陥検出の原理図、第３
図は、本発明に係るパターン検査装置の一実施例のブロ
ック図、第４図は、その２次元パターン走査の説明図、
第５図は、同欠陥候補検出部の一実施例のブロック図、
第６図は、その欠陥検出回路の一実施例のブロック図、
第７図は、そのタイムチャート、第８図は、同局所画像
切出し回路の一実施例のブロック図、第９図は、同不一
致検出器の一実施例のブロック図、第１０図は、同位置
ずれによる典型的な疑似欠陥の説明図、第１１図は、制
御・処理部の欠陥解析のフローチャート、第１２図は、
欠陥候補検出部の画像バッファメモリの位置ずれ補正部
の一実施例のブロック図、第１３図は、サンプリング補
間演算の説明図である。１１…マスク、１２Ａ…ＸＹステージ、１２Ｂ…機構制
御装置、１２Ｃ…座標測定器、１３Ａ…照明光源、１３
Ｂ…コンデンサレンズ、１３Ｃ…顕微鏡、１４Ａ…撮像
器、１４Ｂ…Ａ／Ｄ変換器、１４Ｃ…タイミング発生回
路、１５…欠陥候補検出部、１６…ビットパターン発生
器、１７…メモリインターフェース、１８…基準データ
メモリ、１９…制御・処理部、２０，２１…位置補正回
路、２２，２３…バッファメモリ、２４，２５…マルチ
プレクサ、２６，２７…解析メモリ、２８…欠陥検出回
路、２９…割込コントローラ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者土井秀明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者相内進神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者野本峰生神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】検査対象パターンを撮像して順次画像信号
を得る撮像手段と、基準パターンデータを順次発生する
基準パターンデータ発生手段と、上記撮像手段から順次
得られる画像信号と上記基準パターンデータ発生手段か
ら順次発生する基準パターンデータとを位置ずれ補正し
て比較して相違によって順次欠陥候補として検出する比
較手段と、該比較手段から順次検出された欠陥候補部分
の位置ずれ補正された検査対象パターンの画像信号を欠
陥候補画像信号として画像メモリに一時記憶する第１の
記憶手段と、上記基準パターンデータ発生手段から順次
発生する基準パターンデータの内、上記比較手段で順次
検出された欠陥候補部分についての位置ずれ補正された
基準パターンデータを画像メモリに一時記憶する第２の
記憶手段と、上記第１の記憶手段の画像メモリに一時記
憶された欠陥候補画像信号と上記第２の記憶手段の画像
メモリに一時記憶された欠陥候補部分に対応する部分基
準パターンデータを読出して両者を異なる複数の基準で
比較することによって特徴パターン要素について詳細解
析して実用上害にならない擬似欠陥を除外し、残った欠
陥候補を真の欠陥として判定する解析手段とを備えたこ
とを特徴とするパターン検査装置。