JPH0528212A - シミユレータ - Google Patents

Abstract

(57)【要約】 【構成】イベントメモリ５はメモリ制御装置１からのセ
レクト信号によってメモリに試験信号を蓄積してメモリ
内の試験信号を出力するか、メモリに蓄積せずに試験信
号を出力する。イベントメモリ５からの試験信号はチッ
プ実装基板６に実装されている実チップに入力され、シ
ミュレーション部７に実チップからの出力信号が入力さ
れる。シミュレーション部７では試験信号発生回路４か
らの試験信号と実チップからの出力信号によって実チッ
プ部分以外のソフトウェアモデルで構成されている回路
部分をシミュレーションする。 【効果】スタティックな動作をするチップの場合にはイ
ベントメモリに試験信号を蓄積して、何度も同じ試験信
号を読み出さないようにセレクト信号を出すようにした
のでシミュレーション速度が速くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシミュレータに関し、特
に実物のチップ（ＩＣ）をライブラリとして用いて装置
レベルのシミュレーションを行う実チップシミュレータ
に関する。

【０００２】

【従来の技術】一般の装置レベルのシミュレーションで
は、装置に使用する全チップをソフトウェアによって表
現（モデリング）してシミュレーションを行っている。
しかし、チップの機能が複雑化するにしたがってソフト
ウェアによる機能のモデリングは難しくなっている。そ
こで、シミュレーションを行うに当り部分的に実際のチ
ップをそのまま使うことによってソフトウェアによる機
能のモデリングを最小限に減らしたものが実チップシミ
ュレータである。この実チップシミュレータでは、実チ
ップ部分以外はソフトウェアモデルであるためシミュレ
ーション時の入力信号周期は本来実チップが正常に動作
する周波数以下である。最低動作周波数の規格がないス
タティックな動作をするチップは入力信号が変化するま
で実チップの内部に正常値を保持しているが、最低動作
周波数の規格があるダイナミックな動作をするチップは
実チップの内部に正常値を保持しない。そこで、ダイナ
ミックな動作をするチップに対してイベントメモリが必
要となる。

【０００３】図５は従来のシミュレータのイベントメモ
リの動作フロー図で、イベントメモリは図５に示すよう
に試験信号（１つのデータ）が入力される度にその試験
信号をメモリ番地ｎに格納する。メモリには試験信号が
入力された順に全試験信号が格納され、１試験データが
格納される度にそれまでに格納された全試験信号を入力
された順に出力するよう動作する。

【０００４】図３は従来の実チップシミュレータの一例
のブロック図である。試験信号発生回路４からの試験信
号はイベントメモリ８をへてチップ実装基板６に実装さ
れている実チップに入力され、実チップからの出力信号
及び試験信号発生回路４からの試験信号によって実チッ
プ部分以外の、ソフトウェアモデルで構成されている回
路部分をシミュレーションする。

【０００５】図４はシミュレーション時間とチップの状
態値を表したタイミング図であり、図３におけるイベン
トメモリ８の必要性について図４を参照して説明する。
時刻Ｔａで試験信号ａが入力され、実チップの内部状態
値Ａが確定される。時刻Ｔｂで試験信号ｂが入力された
時には、ダイナミックな動作をするチップは時刻Ｔａで
の内部状態値を保持できずに破壊されてしまう。そのた
め、時刻Ｔａの試験信号ａをもう一度イベントメモリ８
から与えて実チップを内部状態値Ａにしてから試験信号
ｂを入力して内部状態値Ｂを確定する。時刻Ｔｎの試験
信号ｎを入力する場合は、イベントメモリ８に格納され
ている試験信号ａから試験信号ｎ−１までをチップに与
えて実チップを内部状態値Ｎ−１の状態にしてから試験
信号ｎを入力して内部状態値Ｎを確定する。このように
して、ダイナミックな動作をするチップはイベントメモ
リ８を使用することによって試験信号発生回路４から入
力される試験信号を正常に動作する周波数で受け取るこ
とができる。従来、この一連の動作はダイナミックな動
作をするチップ，スタティックな動作をするチップに関
係なく行われていた。

【０００６】

【発明が解決しようとする課題】この従来のイベントメ
モリは、ダイナミックな動作をするチップ，スタティッ
クな動作をするチップに関係なくイベントメモリに入力
信号を蓄えていたので、スタティックな動作をするチッ
プをシミュレーションする時には実チップが前の状態値
を保持しているにもかかわらず、試験信号をイベントメ
モリに蓄積し、次の試験信号が入力される度にイベント
メモリ内のすべての試験信号を再度チップに入力し直す
という無駄な動作をしてしまうので、シミュレーション
速度が遅くなるという欠点がある。

【０００７】

【課題を解決するための手段】本発明のシミュレータ
は、試験信号を発生する試験信号発生回路と、蓄えた前
記試験信号を出力するイベントメモリと、実物のチップ
を実装するチップ実装基板と、前記チップからの出力信
号及び前記試験信号発生回路からの試験信号を入力とし
てソフトウェアモデルで構成されている回路部分をシミ
ュレーションするシミュレーション部とを有するシミュ
レータにおいて、前記チップがダイナミックな動作をす
るチップかスタティックな動作をするチップかを記述す
る判別ファイルと、この判別ファイルを読み出して前記
試験信号を蓄えるか蓄えないかのセレクト信号を前記イ
ベントメモリに与えるセレクト指示手段とを含むメモリ
制御装置とを備えている。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。図１，図２はそれぞれ本発明のシミュレータの一実
施例のブロック図，図１におけるイベントメモリの動作
フロー図である。

【０００９】図１に示すように本実施例では、メモリ制
御装置１はチップ実装基板６に実装されている実チップ
がダイナミックな動作をするチップかスタティックな動
作をするチップかを記述している判別ファイル２と、判
別ファイル２を読み出してイベントメモリ５にセレクト
信号を出力するセレクト指示手段３とを備えている。イ
ベントメモリ５は図２に示すようにメモリ制御装置１か
らのセレクト信号によってメモリに試験信号を蓄積して
メモリ内の試験信号を出力するか、メモリに蓄積せずに
試験信号を出力する。ダイナミックな動作をするチップ
の時はセレクト信号９（Ｓｅｌ）＝０でスタティックな
動作をするチップの時はセレクト信号９（Ｓｅｌ）＝１
である。イベントメモリ５からの試験信号はチップ実装
基板６に実装されている実チップに入力され、シミュレ
ーション部７に実チップからの出力信号が入力される。
シミュレーション部７では試験信号発生回路４からの試
験信号と実チップからの出力信号によって実チップ部分
以外のソフトウェアモデルで構成されている回路部分を
シミュレーションする。

【００１０】次に、本実施例の動作について図２を併用
して説明する。ダイナミックな動作をするチップの場合
は、メモリ制御装置１からのセレクト信号９（Ｓｅｌ）
＝０によって従来技術同様に試験信号（１つのデータ）
が入力される（ステップ１）度にその試験信号をメモリ
に格納し（ステップ２）、メモリ内の全試験信号を入力
された順にチップ実装基板６に実装されている実チップ
に入力する（ステップ５，ステップ１〜ステップ５の繰
返し）。そしてシミュレーション部７で実チップからの
出力信号及び試験信号発生回路４からの試験信号によっ
て実チップ部分以外のソフトウェアモデルで構成されて
いる回路部分をシミュレーションする。スタティックな
動作をするチップの場合は、メモリ制御装置１からのセ
レクト信号９（Ｓｅｌ）＝１によって試験信号はメモリ
番地１に格納し（ステップ３）、試験信号は常にメモリ
番地１からチップ実装基板６に実装されている実チップ
に入力され（ステップ４）、実チップからの出力信号及
び試験信号発生回路４からの試験信号によって実チップ
部分以外のソフトウェアモデルで構成されている回路部
分をシミュレーションする。このように本実施例によれ
ば、スタティックな動作をするチップの場合は、イベン
トメモリ５から何度も同じ試験信号を読み出すという無
駄な動作をしないでシミュレーションをすることができ
る。

【００１１】なお、本実施例ではイベントメモリ５，チ
ップ実装基板６はそれぞれ２個であるが何個でも可能で
ある。また、イベントメモリ５はスタティックな動作を
するチップに対してメモリ・スルー・モードまたは試験
信号のバイパスを設けることにより、試験信号を一度も
メモリに蓄積しないよう構成することも可能である。

【００１２】

【発明の効果】以上説明したように本発明は、メモリ制
御装置によってダイナミックな動作をするチップかスタ
ティックな動作をするチップかを判断し、スタティック
な動作をするチップの場合にはイベントメモリに試験信
号を蓄積して、何度も同じ試験信号を読み出さないよう
にセレクト信号を出すようにしたのでシミュレーション
速度が速くなるという効果を有する。

【図面の簡単な説明】

【図１】本発明のシミュレータの一実施例のブロック図
である。

【図２】図１におけるイベントメモリの動作フロー図で
ある。

【図３】従来の実チップシミュレータのブロック図であ
る。

【図４】シミュレーション時間とチップの状態値を表し
たタイミング図である。

【図５】図３におけるイベントメモリの動作フローであ
る。

【符号の説明】

１ メモリ制御装置 ２ 判別ファイル ３ セレクト指示手段 ４ 試験信号発生回路 ５，８ イベントメモリ ６ チップ実装基板 ７ シミュレーション部 ９ セレクト信号

Claims (1)

1. 【特許請求の範囲】 【請求項１】 試験信号を発生する試験信号発生回路
   と、蓄えた前記試験信号を出力するイベントメモリと、
   実物のチップを実装するチップ実装基板と、前記チップ
   からの出力信号及び前記試験信号発生回路からの試験信
   号を入力としてソフトウェアモデルで構成されている回
   路部分をシミュレーションするシミュレーション部とを
   有するシミュレータにおいて、前記チップがダイナミッ
   クな動作をするチップかスタティックな動作をするチッ
   プかを記述する判別ファイルと、この判別ファイルを読
   み出して前記試験信号を蓄えるか蓄えないかのセレクト
   信号を前記イベントメモリに与えるセレクト指示手段と
   を含むメモリ制御装置とを備えることを特徴とするシミ
   ュレータ。