JPH05282146A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数の命令列のフェッチにおけるアクセス違
反情報を一つの制御レジスタに選択的に格納する情報処
理装置を提供する。 【構成】 複数の流れの命令列を命令の流れの決定に先
行して実行する命令実行部４と、命令実行部４の要求す
る複数の命令30の流れを先行的にフェッチする命令フェ
ッチ部２を備えた情報処理システムであって、前記命令
フェッチ部４は命令フェッチで発生するアクセス違反情
報22を、ダミー命令31に付加して命令実行部４に供給
し、命令実行部４は命令の流れが決定した後のステージ
において、命令に付加されているアクセス違反情報22を
用いて命令フェッチ例外を発生し、前記アクセス違反情
報23を制御レジスタ１に格納する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の命令の流れを先
行的に処理する命令実行部と命令フェッチ部を備えた情
報処理装置に係わり、命令フェッチに関するアクセス違
反情報を制御レジスタに格納する制御に関するものであ
る。

【０００２】

【従来の技術】近年、情報処理装置では、仮想記憶を実
現するために、メモリ管理部などが命令フェッチに対し
てアクセス違反を検出する方法が多く採用されている。
以下図面を参照しながら、上記した従来の情報処理部の
一例について説明する。図４は従来の情報処理部の概略
構成図を示すものである。図４において、1は制御レジ
スタで、メモリ管理部3に於いて命令フェッチに関する
アクセス違反が検出された時、そのアクセス違反情報20
が書き込まれ、命令実行部4で例外処理ハンドラが実行
された時に読みだし命令によって、アクセス違反情報21
を通して読み出される。2は命令フェッチ部で、命令実
行部4が実行している命令に後続する命令でまだフェッ
チされていないものに対してフェッチを行ない命令30を
受けとり、命令31を介して命令実行部4に供給する。ま
た、命令フェッチ例外40を受けとると、ダミーの命令を
命令31に出力するとともに命令フェッチ例外41をアサー
トする。3はメモリ管理部で、命令論理アドレス10を命
令物理アドレス11に変換すると同時に、そのアクセスの
メモリ空間の属性を調べ、アクセス違反があれば命令フ
ェッチ例外40をアサートし、アクセス違反の種類をアク
セス違反情報20に出力する。4は命令実行部で、命令フ
ェッチ部2から命令31を受けとり実行し、命令フェッチ
例外41を受けとると、命令フェッチ例外を起こし、命令
フェッチ例外の処理ハンドラに制御を移す。ここで、50
は飛び先アドレスを示す。

【０００３】以上のように構成された情報処理装置につ
いて、以下その動作について説明する。最初に例外を発
生しない場合の命令のフェッチについて説明する。ま
ず、命令フェッチ部2は、命令実行部4が実行している命
令の後続の命令をフェッチするために、その命令論理ア
ドレス10を出力する。命令論理アドレス10はメモリ管理
部3によってアドレス変換が行なわれ命令物理アドレス1
1が出力される。命令物理アドレス11に対応する命令が
命令30に出力され、命令フェッチ部2は命令30を受けと
り、命令実行部4に命令31を介して供給する。

【０００４】次に命令フェッチ例外が発生する場合につ
いて説明する。例外を発生しない場合と同様に、命令フ
ェッチ部2は命令フェッチを開始する。次に、メモリ管
理部3は命令論理アドレス10を用いてアドレス変換とア
クセス違反の検出を行ない、アクセス違反が発生する。
したがって命令フェッチ例外40がアサートされ、アクセ
ス違反情報20が制御レジスタ1に取り込まれる。命令フ
ェッチ部は命令フェッチ例外40を受けとると、命令フェ
ッチ例外41をアサートし、命令31にダミー命令を供給す
る。命令実行部4は命令フェッチ例外が発生したことを
示すフラグを持ったダミー命令を実行する時に、命令フ
ェッチ例外を発生し、制御を命令フェッチ例外処理ハン
ドラに移す。命令フェッチ例外処理ハンドラは制御レジ
スタ1を読み出す命令を用いてアクセス違反情報21を介
して制御レジスタ21の内容、つまり命令フェッチで発生
したアクセス違反の情報を得て、その情報を元に例外処
理を行なう。

【０００５】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、複数の命令列をフェッチし、命令の流れ
が決定する前に命令実行部４が先行的に命令を実行し、
命令の流れが決定した後に先行的に実行していた命令の
結果のうち選ばれた命令の流れに属している命令の実行
結果のみを有効にする情報処理装置において、複数の命
令列のフェッチにおいてアクセス違反が発生する場合、
複数のアクセス違反のうち1つを選択することが出来る
のは命令実行部４において命令の流れが決定した時であ
り、アクセス違反検出時には制御レジスタ１にアクセス
違反情報20を選択的に書き込む制御を行なうことが出来
ないので、例外処理ハンドラにアクセス違反情報を渡す
ことが出来ないという問題点を有していた。

【０００６】本発明は上記問題点に鑑み、複数の命令列
のフェッチにおけるアクセス違反情報を一つの制御レジ
スタに選択的に格納する情報処理装置を提供することを
目的とする。

【０００７】

【課題を解決するための手段】上記問題点を解決するた
めに本発明は、複数の命令列を命令の流れが決定する前
に先行的に実行する命令実行部と、複数の命令列を先行
的にフェッチし、命令実行部に供給する命令フェッチ部
と、例外情報を格納する制御レジスタを備えた情報処理
装置であって、命令フェッチでアクセス違反が起きた場
合は、命令フェッチ部がその情報を命令実行部に供給
し、命令実行部は命令フェッチアクセス違反が起きたこ
とを命令の流れが決定した後に有効な命令列中の命令フ
ェッチアクセス違反を起こした情報を制御レジスタに書
き込むという構成を備えたものである。

【０００８】

【作用】本発明は上記した構成によって、命令フェッチ
においてアクセス違反が発生した時、アクセス違反の情
報が命令フェッチ部に知らされ、命令フェッチ部はあた
かもアクセス違反によってフェッチされなかった命令が
フェッチされたかのように、ダミー命令とともにアクセ
ス違反の情報を命令実行部に供給する。命令実行部は命
令の流れが決定した後に、選択された命令の流れ中の命
令の完了を処理する時にアクセス違反の情報を持つ命令
を処理すると、そのアクセス違反情報を制御レジスタに
格納し、命令フェッチ例外を発生し、制御を例外処理ハ
ンドラに移す。例外処理ハンドラは制御レジスタを読み
出して、アクセス違反情報を得ることが出来る。

【０００９】

【実施例】以下本発明の一実施例の情報処理装置につい
て、図面を参照しながら説明する。図１は本発明の実施
例における情報処理装置の構成図を示すものである。図
１において、1はアクセス違反情報を格納する制御レジ
スタ、2は複数の命令の流れをフェッチし命令実行部に
命令とアクセス違反情報を供給する命令フェッチ部、3
はアドレス変換およびアクセス違反の検出を行なうメモ
リ管理部、4は複数の命令列を命令の流れの決定に先行
して実行し、命令の流れが決定した後アクセス違反情報
を持った命令を処理する際にアクセス違反情報をレジス
タ1に格納し、例外を発生する命令実行部である。

【００１０】また、図２に命令フェッチ部の一例の構成
図を示す。図２において、図１と同一物には同一符号を
付してある。110と120は命令部とアクセス違反情報部の
対から成る4個のバッファ111〜114および121〜124で構
成されたFIFO(ファーストインファーストアウト)メモリ
である。101はFIFOメモリ110と120、セレクタ104と105
から構成される命令キューである。100は命令キュー101
を制御する制御回路である。制御回路100は、飛び先ア
ドレス50によって示される分岐先アドレスまたは、プロ
グラム順のアドレスを命令論理アドレス10に出力し命令
フェッチを行ない、信号103で命令キュー101を制御す
る。なお、飛び先アドレス50は、命令フェッチ部2の外
部から入力されているが、これは、分岐先アドレスの計
算が命令フェッチ部2の外部で行なわれる場合という一
例を示したものであって、命令フェッチ部2で命令をデ
コードし分岐先アドレスを計算する場合も本発明は有効
であり、特に命令フェッチ部2の構成を限定したわけで
はない。命令キュー101は信号103によって、以下の
１）,２）について制御される。１）フェッチされた命
令30とアクセス違反情報20を分岐の成立側と不成立側の
2つの命令の流れのどちらかに属するかによって2つのFI
FOメモリ110と120に分けて格納し、２）2つのFIFOメモ
リ110と120の出力する命令とアクセス違反情報を選択し
て命令31とアクセス違反情報22に出力する。このとき、
アクセス違反情報が何らかの違反が検出されたことを示
していると、命令31にNOP命令を出力する。また、命令
の流れが確定した場合は、有効となった命令列を保持し
ない方のFIFOメモリの内容を無効化する。なお、命令キ
ュー101が2つのFIFOメモリ110と120で構成されている
が、これは、２つの命令の流れが決定した場合にどちら
かのFIFOメモリを無効化することにより先行的にフェッ
チした命令の無効化が行なえるからであり、命令キュー
101の構成を限定したものではない。また、FIFOメモリ
の数および、FIFOメモリの持つバッファ数も限定したわ
けではない。

【００１１】図３に命令実行部4の一例の構成図を示
す。図３において、図１と同一物には同一符号を付して
ある。21〜23はアクセス違反情報、31は命令、201はデ
コーダ、202はデコーダ201でデコードされた命令で実行
待ちの命令を格納する実行待ちバッファ、203は演算ユ
ニット、204は演算ユニット203で演算を終えた命令で完
了を待つ命令を格納する完了待ちバッファである。ま
た、アクセス違反情報22は命令31と対を成して移動し、
実行待ちバッファ202および完了待ちバッファ204に格納
される。フェッチされた命令31をデコーダ201でデコー
ドし、アクセス違反情報22とともに実行待ちバッファ20
2に格納する。そして、実行待ちバッファ202に格納され
ている命令のうちデータ依存やリソース競合がない命令
をプログラム順とは関係なく演算ユニット203で実行
し、完了待ちバッファ204に格納する。完了待ちバッフ
ァ204に格納された命令は命令順に完了される。つま
り、完了待ちバッファには複数の命令の流れに属する命
令が混在する場合があるが、完了されるのは命令の流れ
が確定した後であり、命令の流れが確定した時に、実行
待ちバッファ202と完了待ちバッファ204に格納されてい
る有効でない方の命令の流れに属する命令は無効化され
る。

【００１２】このようにして、命令実行部4は、複数の
命令の流れに属する命令を先行的に実行することが出来
る。なお、実行待ちバッファ202および完了待ちバッフ
ァ204を持たない命令パイプラインを用いても、複数の
命令の流れに属する命令を命令パイプラインの途中まで
先行的に実行することが可能であり、命令実行部4の構
成を限定したわけではない。また、分岐アドレスは演算
ユニット203で計算され飛び先アドレス50に出力され
る。

【００１３】さらに、もし完了待ちバッファ204から完
了しようとしている命令がアクセス違反を示すアクセス
違反情報を持つ場合は、その内容がアクセス違反情報23
に出力され、例外を発生し、制御が例外処理ハンドラに
移る。このとき、完了待ちバッファ204および実行待ち
バッファ202に格納されていた命令は無効化される。

【００１４】以上のように構成された情報処理装置につ
いて、以下図１、図２及び図３を用いてその動作を説明
する。まず、分岐命令を含まない命令列のフェッチと実
行の動作について説明する。つまり、命令の流れが一つ
である場合である。このとき、新しくフェッチされる命
令30およびアクセス違反情報20はFIFOメモリ110かまた
はFIFOメモリ120のうち選択された方に格納され、選択
されたFIFOメモリの出力が命令31およびアクセス違反情
報22に出力されるように制御される。そして、命令の供
給により選択されたFIFO命令に空きが出来た場合には、
そのFIFOメモリの最後に格納されている命令の後続の命
令のアドレスを命令論理アドレス10に出力し命令フェッ
チを開始する。

【００１５】また、命令フェッチ部2が出力する命令論
理アドレス10に対して、メモリ管理部3によってアドレ
ス変換およびアクセス違反の検出が行なわれる。ここ
で、アクセス違反がなければ命令物理アドレス11が記憶
装置に供給され、そのアドレスに対応する命令が命令30
にフェッチされ、上で説明したように命令フェッチ部２
を通って命令実行部４に供給される。

【００１６】次に、供給された命令31は、確定した命令
の流れに属するので、完了待ちバッファ204で命令の流
れの未決定のために留まることなく完了する。もし、命
令フェッチでアクセス違反があった場合は、アクセス違
反情報20が命令フェッチ部2に送られる。したがって、
選択されている方のFIFOメモリの最後のアクセス違反情
報部にアクセス違反情報20が格納され、それ以前の命令
が命令31を通して供給された後に、アクセス違反情報22
に出力される。このとき、命令31にはダミー命令として
NOP命令が出力される。また、アクセス違反を起こした
フェッチに後続する命令フェッチは行なわれない。なぜ
なら、アクセス違反を起こしたフェッチで得られるはず
の命令の実行が終らなければ、後続する命令の実行を行
なうことが出来ないからである。アクセス違反を起こし
たフェッチに対応するダミー命令とアクセス違反情報は
それぞれ、命令31とアクセス違反情報22を介して命令実
行部４に供給される。ダミー命令に先行する命令が完了
して、完了待ちバッファ204から追い出された後、ダミ
ー命令の完了の際に、ダミー命令の持つアクセス違反情
報がアクセス違反があったことを示しているので、ダミ
ー命令の完了は行なわれず、そのアクセス違反情報がア
クセス違反情報23を通して制御レジスタ1に格納され、
例外が発生し、例外処理ハンドラに制御が移される。

【００１７】例外処理ハンドラは、通常の命令列と同様
にフェッチされ命令実行部で処理を行なう。このとき、
制御レジスタ1を読み出す命令を実行することによりア
クセス違反情報21を通してアクセス違反情報を読みだ
し、その情報にしたがって処理を行なうことが出来る。

【００１８】次に、分岐命令を含む命令列のフェッチと
実行の動作について説明する。このとき、命令の流れ
は、分岐命令に先行する命令列と、分岐命令に後続する
命令列と、分岐命令の飛び先の命令列に分かれる。ま
た、分岐命令に先行する命令列は完了することが確定し
ているが、分岐命令に後続する命令列と分岐命令の飛び
先の命令列については完了することが決まるのは分岐命
令の実行が完了する時である。ただし、分岐命令の飛び
先のアドレスの計算は分岐の条件の決定の前に行なうこ
とが出来る場合がある。

【００１９】まず、現在の命令実行部4で実行中の命令
は分岐命令を含んでなく、その命令の流れに属する命令
列は命令フェッチ部2のFIFOメモリ110に格納されてい
る。そして、その命令列に分岐命令が現れ、命令実行部
4の演算ユニット203で実行され、その分岐先のアドレス
が飛び先アドレス50に出力される。命令フェッチ部2は
飛び先アドレス50の示すアドレスを命令論理アドレス10
に出力し、命令フェッチを開始する。メモリ管理部3は
アドレス変換とアクセス違反の検出を行なう。アクセス
違反がなければ、命令の流れが異なるので命令30をFIFO
メモリ120に格納する。したがって、分岐の不成立側の
命令はFIFOメモリ110に、成立側の命令はFIFOメモリ120
に格納されることになる。

【００２０】命令の供給については、分岐の成立側の命
令がフェッチされるまでは分岐の不成立側の命令、つま
りFIFOメモリ110に格納されている命令を供給し、分岐
の成立側の命令がフェッチされたら、FIFOメモリ120の
出力を命令31を通して命令実行部4に供給する。命令実
行部4は分岐成立側または分岐不成立側の命令をデコー
ドし実行待ちバッファ202に格納し、演算ユニット203で
実行し、完了待ちバッファ204に格納し命令の完了を待
つ。その一連の実行動作中に分岐条件が確定し、分岐が
成立した時点で、命令実行部4が持つ分岐の不成立側の
命令を無効化し、同時にFIFOメモリ110に格納されてい
る命令を無効化する。また分岐が成立しない時は命令実
行部4および命令フェッチ部2の分岐成立側の命令を無効
化する。分岐の確定で無効化されなかった命令は順に完
了され、完了待ちバッファ204から追い出される。分岐
が確定した後、命令フェッチ部2は、無効化されなかっ
た側の後続の命令のフェッチを続ける。逆に分岐の飛び
先の命令フェッチでアクセス違反がある場合は、分岐成
立側のFIFOメモリ120にアクセス違反情報20が書き込ま
れる。ここで、分岐成立側の後続命令のフェッチは行な
われなくなり、分岐不成立側の後続命令のフェッチが行
なわれる。さらに、分岐不成立側の後続の命令のフェッ
チにおいてアクセス違反が発生した場合は、分岐不成立
側のFIFOメモリ110にアクセス違反情報20が書き込まれ
る。分岐成立側のアクセス違反が起こった時の命令供給
は、分岐成立側のアクセス違反情報とダミー命令をそれ
ぞれアクセス違反情報22と命令31に出力することにより
行なわれる。そのあとは、分岐不成立側の命令が供給さ
れ、最後に分岐不成立側のアクセス違反情報とダミー命
令が供給される。

【００２１】命令実行部4は命令アクセス違反の起こっ
たことを示すアクセス違反情報を持ったダミー命令を実
行する。この時ダミー命令はNOP命令であり、実行待ち
バッファ202、演算ユニット203を通って完了待ちバッフ
ァ204に進み処理される。ただし、2つのダミー命令は分
岐の条件が確定するまでは完了し、完了待ちバッファ20
4から追い出されることはない。その一連の処理の間に
分岐条件が確定し、分岐が成立しない場合は、分岐成立
側の命令の流れに属する命令が無効化される。また逆
に、分岐が成立する場合は、分岐不成立側の命令の流れ
に属する命令が無効化される。当然、2つのアクセス違
反情報を持つダミー命令のうちの一つは無効化される。
したがって、分岐の確定後は、分岐の成立か不成立かに
よって決まる命令の流れに属する命令のみが完了待ちバ
ッファ204で完了される。このとき、完了される命令の
流れに属するダミー命令の持つアクセス違反情報のみが
アクセス違反情報23を通して制御レジスタ1に書き込ま
れる。同時に例外が発生し、例外処理ハンドラに制御が
移る。よって、例外処理ハンドラは、制御レジスタ1を
読み出すことによってアクセス違反情報を得て、その処
理をすることが出来る。

【００２２】なお、本実施例では、メモリ管理部3を命
令フェッチに関するアクセス違反を検出する装置として
用いたが、これを命令フェッチに関する例外を検出する
他のどんな装置で置き換えても良いことは明らかであ
り、例えばバス制御部としても良い。

【００２３】

【発明の効果】以上のように本発明は、分岐命令の飛び
先などを先行的にフェッチし実行する情報処理装置にお
いて、命令フェッチに対するアクセス違反が発生した時
に、そのアクセス違反情報をダミー命令に付加して命令
実行部に供給し、命令実行部で分岐が確定したときに、
命令の流れを選択決定し、選択決定された命令の流れに
属する命令でアクセス違反を示すアクセス違反情報を持
つ命令の完了処理を行なう時に、そのアクセス違反情報
を制御レジスタに格納し、例外を発生し、制御を例外処
理ハンドラに移すことにより、例外処理ハンドラが制御
レジスタを読み出すことでアクセス違反情報を得ること
が出来る。したがって、分岐の成立側でのアクセス違反
情報と分岐の不成立側でのアクセス違反情報を選択的に
制御レジスタに格納し、例外処理ハンドラに渡すことが
出来る。

【図面の簡単な説明】

【図１】本発明の一実施例における情報処理装置の構成
図

【図２】同実施例における命令フェッチ部の構成図

【図３】同実施例における命令実行部の構成図

【図４】従来の情報処理装置の構成図

【符号の説明】

1 制御レジスタ 2 命令フェッチ部 3 メモリ管理部 4 命令実行部 10 命令論理アドレス 11 命令物理アドレス 20、21、22、23 アクセス違反情報 30、31 命令 40 命令フェッチ例外 50 飛び先アドレス 100 命令フェッチ部の制御回路 101 命令キュー 103 制御信号 104、105 セレクタ 110、120 FIFOメモリ 111、112、113、114、121、122、123、124 バッファ 201 デコーダ 202 実行待ちバッファ 203 演算ユニット 204 完了待ちバッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の流れの命令列を命令の流れの決定に
   先行して実行する命令実行部と、前記命令実行部の要求
   する複数の命令の流れを先行的にフェッチする命令フェ
   ッチ部を備えた情報処理システムであって、前記命令フ
   ェッチ部は命令フェッチで発生するアクセス違反情報
   を、ダミー命令に付加して前記命令実行部に供給し、前
   記命令実行部は命令の流れが決定した後のステージにお
   いて、命令に付加されている前記アクセス違反情報を用
   いて命令フェッチ例外を発生し、前記アクセス違反情報
   を制御レジスタに格納することを特徴とする情報処理装
   置。