JPH05284351A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH05284351A JPH05284351A JP4076514A JP7651492A JPH05284351A JP H05284351 A JPH05284351 A JP H05284351A JP 4076514 A JP4076514 A JP 4076514A JP 7651492 A JP7651492 A JP 7651492A JP H05284351 A JPH05284351 A JP H05284351A
- Authority
- JP
- Japan
- Prior art keywords
- input
- image processing
- image
- unit
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00838—Preventing unauthorised reproduction
- H04N1/0084—Determining the necessity for prevention
- H04N1/00843—Determining the necessity for prevention based on recognising a copy prohibited original, e.g. a banknote
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00838—Preventing unauthorised reproduction
- H04N1/0084—Determining the necessity for prevention
- H04N1/00843—Determining the necessity for prevention based on recognising a copy prohibited original, e.g. a banknote
- H04N1/00848—Determining the necessity for prevention based on recognising a copy prohibited original, e.g. a banknote by detecting a particular original
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Security & Cryptography (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
- Record Information Processing For Printing (AREA)
- Cleaning In Electrography (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】入力された原稿画像の方向や向きに左右されず
に、特定原稿か否かの判定結果を正しく得ることができ
る。 【構成】判定回路４０９によって入力されたＲＧＢ信号
に従って入力原稿と予め用意された特定原稿との類似度
を判定する場合に、カードリーダ２２８で読み取られた
ＩＣカードの情報に従って判定基準を切り換えて類似度
の判定を行い、類似度を２次元のＩＩＲ(Infinite Impu
lse Response) フイルタによって積分する。
に、特定原稿か否かの判定結果を正しく得ることができ
る。 【構成】判定回路４０９によって入力されたＲＧＢ信号
に従って入力原稿と予め用意された特定原稿との類似度
を判定する場合に、カードリーダ２２８で読み取られた
ＩＣカードの情報に従って判定基準を切り換えて類似度
の判定を行い、類似度を２次元のＩＩＲ(Infinite Impu
lse Response) フイルタによって積分する。
Description
【０００１】
【産業上の利用分野】本発明は画像処理装置に関し、特
に紙幣や有価証券等の特定原稿の検出機能を有する画像
処理装置に関するものである。
に紙幣や有価証券等の特定原稿の検出機能を有する画像
処理装置に関するものである。
【０００２】
【従来技術】従来、複写機の高画質化、カラー化にとも
ない、本来複写されるべきでない特定原稿についての偽
造の危惧が生じている。
ない、本来複写されるべきでない特定原稿についての偽
造の危惧が生じている。
【０００３】複写機等の画像処理装置において、特定原
稿の認識として、予め特定原稿の特徴データを装置内部
に保持し、入力された画像信号の特徴と比較し、特定原
稿の有無を判定する方式を用いた装置が提案されてい
る。
稿の認識として、予め特定原稿の特徴データを装置内部
に保持し、入力された画像信号の特徴と比較し、特定原
稿の有無を判定する方式を用いた装置が提案されてい
る。
【０００４】
【発明が解決しようとする課題】ところが、入力された
画像と前記特定原稿との類似度判定結果に一方向の積分
器を作用させて、雑音（ノイズ）の除去を行なう様にす
ると、積分の方向が固定のため、入力原稿の方向／向き
によって判定結果が一定しないという欠点があった。
画像と前記特定原稿との類似度判定結果に一方向の積分
器を作用させて、雑音（ノイズ）の除去を行なう様にす
ると、積分の方向が固定のため、入力原稿の方向／向き
によって判定結果が一定しないという欠点があった。
【０００５】本発明は、上述した従来例の欠点に鑑みて
なされたものであり、その目的とするところは、入力さ
れた画像の方向や向きによって特定原稿の判定結果が左
右されない判定処理を可能とする画像処理装置を提供す
る点にある。
なされたものであり、その目的とするところは、入力さ
れた画像の方向や向きによって特定原稿の判定結果が左
右されない判定処理を可能とする画像処理装置を提供す
る点にある。
【０００６】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、本発明に係る画像処理装置は、入
力された画像データと予め用意した特定画像との類似度
を判定する判定手段と、前記判定手段によって判定され
た類似度を２次元に積分する積分手段と、前記積分手段
によって得た結果に応じた画像処理を前記入力された画
像データに施す画像処理手段とを備える。
目的を達成するため、本発明に係る画像処理装置は、入
力された画像データと予め用意した特定画像との類似度
を判定する判定手段と、前記判定手段によって判定され
た類似度を２次元に積分する積分手段と、前記積分手段
によって得た結果に応じた画像処理を前記入力された画
像データに施す画像処理手段とを備える。
【０００７】
【作用】かかる構成によれば、判定手段は入力された画
像データと予め用意した特定画像との類似度を判定し、
積分手段は判定手段によって判定された類似度を２次元
に積分し、画像処理手段は積分手段によって得た結果に
応じた画像処理を前記入力された画像データに施す。
像データと予め用意した特定画像との類似度を判定し、
積分手段は判定手段によって判定された類似度を２次元
に積分し、画像処理手段は積分手段によって得た結果に
応じた画像処理を前記入力された画像データに施す。
【０００８】
【実施例】以下に添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。以下の実施例では、本発
明の適用例として、複写機の例が示されているが、これ
に限るものではなく、他の種々の装置に適用できること
は勿論である。 ＜第１の実施例＞［装置概観］図２は本発明の第１の実
施例による複写機の構成を示す側断面図である。図２に
おいて、２０１はイメージスキャナ部であり、原稿を読
み取り、ディジタル信号処理を行う部分である。また、
２０２は、プリンタ部であり、イメージスキャナ２０１
によって読み取られた原稿画像に対応した画像を用紙に
フルカラーでプリント出力する部分である。
適な実施例を詳細に説明する。以下の実施例では、本発
明の適用例として、複写機の例が示されているが、これ
に限るものではなく、他の種々の装置に適用できること
は勿論である。 ＜第１の実施例＞［装置概観］図２は本発明の第１の実
施例による複写機の構成を示す側断面図である。図２に
おいて、２０１はイメージスキャナ部であり、原稿を読
み取り、ディジタル信号処理を行う部分である。また、
２０２は、プリンタ部であり、イメージスキャナ２０１
によって読み取られた原稿画像に対応した画像を用紙に
フルカラーでプリント出力する部分である。
【０００９】イメージスキャナ部２０１において、２０
０は鏡面圧板であり、原稿台ガラス（以下プラテン）２
０３上の原稿２０４は、ランプ２０５で照射され、ミラ
ー２０６，２０７，２０８に導かれ、レンズ２０９によ
つて、３ラインセンサ（以下「ＣＣＤ」という）２１０
上に像を結び、フルカラー情報レッド（Ｒ），グリーン
（Ｇ），ブルー（Ｂ）成分として信号処理部２１１に送
られる。なお、ランプ２０５，ミラー２０６は速度ｖ
で、ミラー２０７，２０８は速度１／２ｖでラインセン
サの電気的走査（主走査）方向に対して垂直方向に機械
的に動くことによって、原稿全面を走査（副走査）す
る。
０は鏡面圧板であり、原稿台ガラス（以下プラテン）２
０３上の原稿２０４は、ランプ２０５で照射され、ミラ
ー２０６，２０７，２０８に導かれ、レンズ２０９によ
つて、３ラインセンサ（以下「ＣＣＤ」という）２１０
上に像を結び、フルカラー情報レッド（Ｒ），グリーン
（Ｇ），ブルー（Ｂ）成分として信号処理部２１１に送
られる。なお、ランプ２０５，ミラー２０６は速度ｖ
で、ミラー２０７，２０８は速度１／２ｖでラインセン
サの電気的走査（主走査）方向に対して垂直方向に機械
的に動くことによって、原稿全面を走査（副走査）す
る。
【００１０】信号処理部２１１においては、読み取られ
た画像信号を電気的に処理し、マゼンタ（Ｍ），シアン
（Ｃ），イエロー（Ｙ），ブラック（Ｂｋ）の各成分に
分解し、プリンタ部２０２に送る。また、イメージスキ
ャナ２０１における一回の原稿走査につき、Ｍ，Ｃ，
Ｙ，Ｂｋのうちひとつの成分がプリンタ部２０２に送ら
れ、計４回の原稿走査によって、一回のプリントアウト
が完成する。
た画像信号を電気的に処理し、マゼンタ（Ｍ），シアン
（Ｃ），イエロー（Ｙ），ブラック（Ｂｋ）の各成分に
分解し、プリンタ部２０２に送る。また、イメージスキ
ャナ２０１における一回の原稿走査につき、Ｍ，Ｃ，
Ｙ，Ｂｋのうちひとつの成分がプリンタ部２０２に送ら
れ、計４回の原稿走査によって、一回のプリントアウト
が完成する。
【００１１】イメージスキャナ部２０１より送られてく
るＭ，Ｃ，Ｙ，Ｂｋの各画像信号は、レーザドライバ２
１２に送られる。レーザドライバ２１２は、送られてき
た画像信号に応じ、半導体レーザ２１３を変調駆動す
る。レーザ光はポリゴンミラー２１４，ｆ−θレンズ２
１５，ミラー２１６を介し、感光ドラム２１７上を走査
する。
るＭ，Ｃ，Ｙ，Ｂｋの各画像信号は、レーザドライバ２
１２に送られる。レーザドライバ２１２は、送られてき
た画像信号に応じ、半導体レーザ２１３を変調駆動す
る。レーザ光はポリゴンミラー２１４，ｆ−θレンズ２
１５，ミラー２１６を介し、感光ドラム２１７上を走査
する。
【００１２】２１８は回転現像器であり、マゼンタ現像
部２１９，シアン現像部２２０，イエロー現像部２２
１，ブラック現像部２２２より構成され、４つの現像部
が交互に感光ドラム２１７に接し、感光ドラム上に形成
された静電現像をトナーで現像する。
部２１９，シアン現像部２２０，イエロー現像部２２
１，ブラック現像部２２２より構成され、４つの現像部
が交互に感光ドラム２１７に接し、感光ドラム上に形成
された静電現像をトナーで現像する。
【００１３】２２３は転写ドラムであり、用紙カセット
２２４または２２５より供給される用紙をこの転写ドラ
ム２２３に巻き付け、感光ドラム上に現像された増を用
紙に転写する。
２２４または２２５より供給される用紙をこの転写ドラ
ム２２３に巻き付け、感光ドラム上に現像された増を用
紙に転写する。
【００１４】この様にして、Ｍ，Ｃ，Ｙ，Ｂｋの４色が
順次転写された後に、用紙は定着ユニット２２６を通過
して、トナーが用紙に定着された後に排紙される。
順次転写された後に、用紙は定着ユニット２２６を通過
して、トナーが用紙に定着された後に排紙される。
【００１５】また、２２７はＩＣカードである。イメー
ジスキャナ２０１に組み込まれているカードリーダ２２
８に挿入することにより、ＩＣカード２２７に保持され
ている情報を装置に転送することができる。
ジスキャナ２０１に組み込まれているカードリーダ２２
８に挿入することにより、ＩＣカード２２７に保持され
ている情報を装置に転送することができる。
【００１６】［イメージスキャナ］図６は第１の実施例
によるイメージスキャナ部２０１の構成を示すブロツク
図である。
によるイメージスキャナ部２０１の構成を示すブロツク
図である。
【００１７】同図において、２１０−１，２１０−２，
２１０−３はそれぞれレッド（Ｒ），グリーン（Ｇ），
ブルー（Ｂ）の分光感度特性をもつＣＣＤ（個体撮像素
子）センサであり、Ａ／Ｄ変換された後にそれぞれ８ビ
ット出力０〜２５５の信号が出力される。
２１０−３はそれぞれレッド（Ｒ），グリーン（Ｇ），
ブルー（Ｂ）の分光感度特性をもつＣＣＤ（個体撮像素
子）センサであり、Ａ／Ｄ変換された後にそれぞれ８ビ
ット出力０〜２５５の信号が出力される。
【００１８】本実施例において用いられるＣＣＤセンサ
２１０−１，２１０−２，２１０−３は、一定の距離を
隔てて配置されている為、ディレイ素子４０１および４
０２においてその空間的ずれが補正される。
２１０−１，２１０−２，２１０−３は、一定の距離を
隔てて配置されている為、ディレイ素子４０１および４
０２においてその空間的ずれが補正される。
【００１９】４０３，４０４，４０５はｌｏｇ変換器で
あり、ルックアップテーブルＲＯＭまたはＲＡＭにより
構成され、輝度信号が濃度信号に変換される。４０６は
公知のマスキング及びＵＣＲ（下色除去）回路であり、
詳しい説明は省略するが、入力された３信号により、出
力のためのマゼンタ（Ｍ），シアン（Ｃ），イエロー
（Ｙ），ブラック（Ｂｋ）の各信号各読み取り動作の度
に、面順次に所定のビット長、たとえば８ビットで出力
される。
あり、ルックアップテーブルＲＯＭまたはＲＡＭにより
構成され、輝度信号が濃度信号に変換される。４０６は
公知のマスキング及びＵＣＲ（下色除去）回路であり、
詳しい説明は省略するが、入力された３信号により、出
力のためのマゼンタ（Ｍ），シアン（Ｃ），イエロー
（Ｙ），ブラック（Ｂｋ）の各信号各読み取り動作の度
に、面順次に所定のビット長、たとえば８ビットで出力
される。
【００２０】４０７は公知の空間フィルタ回路であり、
出力信号の空間周波数の補正を行う。４０８は濃度変換
回路であり、プリンタ部２０２のもつ濃度特性を補正す
るものであり、４０３〜４０５のｌｏｇ変換器と同様な
ＲＯＭまたはＲＡＭで構成される。
出力信号の空間周波数の補正を行う。４０８は濃度変換
回路であり、プリンタ部２０２のもつ濃度特性を補正す
るものであり、４０３〜４０５のｌｏｇ変換器と同様な
ＲＯＭまたはＲＡＭで構成される。
【００２１】４１４は本装置全体の制御を行うマイクロ
コンピュータ（以下「ＣＰＵ」という）であり、４１５
はＣＰＵ４１４を動作させるプログラムを格納したＲＯ
Ｍ、４１６は各種プログラムを実行させるためのワーク
エリアとして用いるＲＡＭである。
コンピュータ（以下「ＣＰＵ」という）であり、４１５
はＣＰＵ４１４を動作させるプログラムを格納したＲＯ
Ｍ、４１６は各種プログラムを実行させるためのワーク
エリアとして用いるＲＡＭである。
【００２２】ここで、ＣＮＯ信号は２ビットの面順次信
号であり、出力色のマゼンタ（Ｍ）、シアン（Ｃ）、イ
エロー（Ｙ）、ブラック（ＢＫ）に応じた４回の読み取
り動作の順番を制御する制御信号である。図１４はＣＮ
Ｏ信号とプリント出力との関係を示す図である。ＣＮＯ
信号は、ＣＰＵ４１４によって、マスキング・ＵＣＲ回
路４０６の動作条件を切り替えるために使用される。
号であり、出力色のマゼンタ（Ｍ）、シアン（Ｃ）、イ
エロー（Ｙ）、ブラック（ＢＫ）に応じた４回の読み取
り動作の順番を制御する制御信号である。図１４はＣＮ
Ｏ信号とプリント出力との関係を示す図である。ＣＮＯ
信号は、ＣＰＵ４１４によって、マスキング・ＵＣＲ回
路４０６の動作条件を切り替えるために使用される。
【００２３】４０９は特定原稿の判定回路である。この
判定回路４０９は、所定の複数の特定原稿のうち少なく
ともひとつの原稿を読み込み中であるか否かの判定を行
い、その判定結果を１ビツトの判定信号Ｈを用いて
“０”または“１”で出力される。即ち、所定の複数の
特定原稿のうち少なくともひとつの原稿を読み込み中で
ある場合には、Ｈ＝１を出力し、そうでない場合には、
Ｈ＝０を出力する。また判定回路４０９は、後述する
が、図３に示す間引き回路３０１及び分周回路３１０に
よって、入力したＲ，Ｇ，Ｂ信号の間引き処理を行う。
判定回路４０９にも前述の面順次信号であるＣＮＯ信号
が入力され、４回の読み取り動作のそれぞれについて、
判定基準を切り替えて異なる特定原稿についての判定を
行うことができる。
判定回路４０９は、所定の複数の特定原稿のうち少なく
ともひとつの原稿を読み込み中であるか否かの判定を行
い、その判定結果を１ビツトの判定信号Ｈを用いて
“０”または“１”で出力される。即ち、所定の複数の
特定原稿のうち少なくともひとつの原稿を読み込み中で
ある場合には、Ｈ＝１を出力し、そうでない場合には、
Ｈ＝０を出力する。また判定回路４０９は、後述する
が、図３に示す間引き回路３０１及び分周回路３１０に
よって、入力したＲ，Ｇ，Ｂ信号の間引き処理を行う。
判定回路４０９にも前述の面順次信号であるＣＮＯ信号
が入力され、４回の読み取り動作のそれぞれについて、
判定基準を切り替えて異なる特定原稿についての判定を
行うことができる。
【００２４】４１０はＯＲゲートであり、濃度変換回路
４０８の８ビット出力Ｖに対し、それぞれ判定回路４０
９の出力である判定信号Ｈと論理ＯＲがとられ、Ｖ’を
出力する。
４０８の８ビット出力Ｖに対し、それぞれ判定回路４０
９の出力である判定信号Ｈと論理ＯＲがとられ、Ｖ’を
出力する。
【００２５】結果として、判定信号がＨ＝１のとき、す
なわち、特定原稿を読み取っているという判定が行われ
た場合には、入力信号Ｖの値にかかわらずに出力は、１
６進で、Ｖ’＝ＦＦ（１０進で、２５５）となる。また
判定信号がＨ＝０のとき、すなわち、特定原稿を読み取
っていないという判定が行われた場合には、入力信号Ｖ
の値がそのまま出力信号Ｖ’として出力される。
なわち、特定原稿を読み取っているという判定が行われ
た場合には、入力信号Ｖの値にかかわらずに出力は、１
６進で、Ｖ’＝ＦＦ（１０進で、２５５）となる。また
判定信号がＨ＝０のとき、すなわち、特定原稿を読み取
っていないという判定が行われた場合には、入力信号Ｖ
の値がそのまま出力信号Ｖ’として出力される。
【００２６】ここで、カードリーダ２２８からの情報に
よって、判定回路４０９の判定条件を変更することがで
きる。
よって、判定回路４０９の判定条件を変更することがで
きる。
【００２７】４２０は操作部で、複写動作にかかるキー
や液晶表示部を有する。
や液晶表示部を有する。
【００２８】［判定回路］図３は第１の実施例による判
定回路４０９の構成を示すブロック図である。同図にお
いて、３０１は図４に示す間引き回路であり、判定回路
の処理回路の付加を軽減する為に、データを間引く。３
１０は色味マッチング回路であり、色味マッチング・ル
ックアップテーブルＲＡＭ（以下「色味マッチングＬＵ
Ｔ」という）３０２、トライステートゲート３１１，３
１２，３１３、インバータ３１４、制御回路３１５、Ｒ
ＡＭ３０２の記憶内容を装置本体の電源のオン・オフの
状態にかかわらず保持するためのバッテリー３１６より
構成される。
定回路４０９の構成を示すブロック図である。同図にお
いて、３０１は図４に示す間引き回路であり、判定回路
の処理回路の付加を軽減する為に、データを間引く。３
１０は色味マッチング回路であり、色味マッチング・ル
ックアップテーブルＲＡＭ（以下「色味マッチングＬＵ
Ｔ」という）３０２、トライステートゲート３１１，３
１２，３１３、インバータ３１４、制御回路３１５、Ｒ
ＡＭ３０２の記憶内容を装置本体の電源のオン・オフの
状態にかかわらず保持するためのバッテリー３１６より
構成される。
【００２９】色味マッチングＬＵＴ３０２には、複数種
類の特定原稿との色味のマッチングを行うべく、予め３
２種類の特定原稿について、その色味分布を調べ、入力
された画像の画素の色味が、それら特定原稿の色味と一
致するか否かの判定結果が保持され、かつ、バッテリー
３１６により装置本体の電源が切られた場合でもその内
容は保持されている。
類の特定原稿との色味のマッチングを行うべく、予め３
２種類の特定原稿について、その色味分布を調べ、入力
された画像の画素の色味が、それら特定原稿の色味と一
致するか否かの判定結果が保持され、かつ、バッテリー
３１６により装置本体の電源が切られた場合でもその内
容は保持されている。
【００３０】制御回路３１５は、制御信号としてモード
セレクト（以下「ＭＳＥＬ」という）信号およびライト
イネーブル（以下「ＷＥ」という）信号を出力し、色味
マッチングＬＵＴ３０２の読み書き制御およびトライス
テートゲート３１１，３１２，３１３の制御を行う。制
御回路３１５の制御には、ＲＡＭ３０２がルックアッ
プテーブルとして動作する通常制御モード、ＲＡＭ３
０２を書き換えるＲＡＭ書換制御モード、の２つの制御
モードがある。
セレクト（以下「ＭＳＥＬ」という）信号およびライト
イネーブル（以下「ＷＥ」という）信号を出力し、色味
マッチングＬＵＴ３０２の読み書き制御およびトライス
テートゲート３１１，３１２，３１３の制御を行う。制
御回路３１５の制御には、ＲＡＭ３０２がルックアッ
プテーブルとして動作する通常制御モード、ＲＡＭ３
０２を書き換えるＲＡＭ書換制御モード、の２つの制御
モードがある。
【００３１】前者の通常制御モードにおいては、制御回
路３１５は、ＭＳＥＬ信号を“１”に固定することで、
トライステートゲート３１１をイネーブル状態にし、ト
ライステートゲート３１２および３１３をディセーブル
状態にし、ＲＡＭ３０２のアウトプットイネーブル（以
下「ＯＥ」という）端子を“０”にする。さらに、ＷＥ
信号を“０”に固定することにより、色味マッチングＬ
ＵＴ３０２のデータ出力をイネーブル状態にすること
で、色味マッチングＬＵＴ３０２はルックアップテーブ
ルとして作用する。
路３１５は、ＭＳＥＬ信号を“１”に固定することで、
トライステートゲート３１１をイネーブル状態にし、ト
ライステートゲート３１２および３１３をディセーブル
状態にし、ＲＡＭ３０２のアウトプットイネーブル（以
下「ＯＥ」という）端子を“０”にする。さらに、ＷＥ
信号を“０”に固定することにより、色味マッチングＬ
ＵＴ３０２のデータ出力をイネーブル状態にすること
で、色味マッチングＬＵＴ３０２はルックアップテーブ
ルとして作用する。
【００３２】即ち、色味マッチングＬＵＴ３０２には、
アドレスの上位２ビットに面順次信号であるＣＮＯ信号
が、下位１５ビットに間引かれたＲＧＢ各色の画像信号
の上位５ビットずつがそれぞれ入力される。各ＣＮＯ信
号の値０〜３においてそれぞれ、当該画素の色味が８種
類の特定原稿における色味と一致するか否かを８ビット
のデータに対応させて同時に出力し、４回の読み取り走
査において合計３２種類の特定原稿についての判定が行
われる。
アドレスの上位２ビットに面順次信号であるＣＮＯ信号
が、下位１５ビットに間引かれたＲＧＢ各色の画像信号
の上位５ビットずつがそれぞれ入力される。各ＣＮＯ信
号の値０〜３においてそれぞれ、当該画素の色味が８種
類の特定原稿における色味と一致するか否かを８ビット
のデータに対応させて同時に出力し、４回の読み取り走
査において合計３２種類の特定原稿についての判定が行
われる。
【００３３】３０３−１，３０３−２，…，３０３−８
はそれぞれ同じハードウェアで構成される色味判定回路
であり、積分器３０６，レジスタ３０７，比較器３０８
より構成され、それぞれ特定原稿が原稿中に存在するか
否かの判定をする。
はそれぞれ同じハードウェアで構成される色味判定回路
であり、積分器３０６，レジスタ３０７，比較器３０８
より構成され、それぞれ特定原稿が原稿中に存在するか
否かの判定をする。
【００３４】３０９は、論理ＯＲ回路であり、色味判定
回路３０３−１，３０３−２〜３０３−８の出力のうち
ひとつ以上で、対象とする特定原稿が存在すると判定さ
れた場合、出力“１”を、存在しないと判定された場
合、出力“０”を判定信号Ｈとして出力する。
回路３０３−１，３０３−２〜３０３−８の出力のうち
ひとつ以上で、対象とする特定原稿が存在すると判定さ
れた場合、出力“１”を、存在しないと判定された場
合、出力“０”を判定信号Ｈとして出力する。
【００３５】これに対し、前述の２つのモードの内の後
者のＲＡＭ書換制御モードにおいては、制御回路３１５
は、カードリーダ２２８より転送されたデータに基づ
き、色味マッチングＬＵＴ３０２を書き換える。即ち、
ＭＳＥＬ信号を“０”に固定することで、トライステー
トゲート３１１をディセーブル状態にし、トライステー
トゲート３１２および３１３をイネーブル状態にする。
更に、色味マッチングＬＵＴ３０２のアドレスとしてＡ
１信号、データとしてＤ１信号、色味マッチングＬＵＴ
３０２のＷＥ端子にＷＥ信号を、図８に示されるタイミ
ングで生成し、ＲＡＭ３０２の保持内容を書き換えるこ
とができる。図８は第１の実施例によるＲＡＭ書換制御
モードにおけるタイミングチャートを示す。
者のＲＡＭ書換制御モードにおいては、制御回路３１５
は、カードリーダ２２８より転送されたデータに基づ
き、色味マッチングＬＵＴ３０２を書き換える。即ち、
ＭＳＥＬ信号を“０”に固定することで、トライステー
トゲート３１１をディセーブル状態にし、トライステー
トゲート３１２および３１３をイネーブル状態にする。
更に、色味マッチングＬＵＴ３０２のアドレスとしてＡ
１信号、データとしてＤ１信号、色味マッチングＬＵＴ
３０２のＷＥ端子にＷＥ信号を、図８に示されるタイミ
ングで生成し、ＲＡＭ３０２の保持内容を書き換えるこ
とができる。図８は第１の実施例によるＲＡＭ書換制御
モードにおけるタイミングチャートを示す。
【００３６】さらに、一端更新された色味マッチングＬ
ＵＴ３０２の内容は、バッテリ３１６によって、装置本
体の電源とは独立に保持され、装置本体の電源が落とさ
れても、次に更新されるまで保持されている。
ＵＴ３０２の内容は、バッテリ３１６によって、装置本
体の電源とは独立に保持され、装置本体の電源が落とさ
れても、次に更新されるまで保持されている。
【００３７】［間引き回路、分周回路、及び、タイミン
グチャート］図４は第１の実施例による間引き回路３０
１の構成を示すブロツク図、図５は第１の実施例による
分周回路３１０の構成を示すブロツク図、そして、図７
は、第１の実施例において、通常制御モードにおける主
走査方向でのタイミングチャートである。
グチャート］図４は第１の実施例による間引き回路３０
１の構成を示すブロツク図、図５は第１の実施例による
分周回路３１０の構成を示すブロツク図、そして、図７
は、第１の実施例において、通常制御モードにおける主
走査方向でのタイミングチャートである。
【００３８】図７において、ＨＳＹＮＣは主走査同期信
号であり、主走査開始の同期をとる信号である。ＣＬＫ
は画像の転送クロックであり、本実施例における諸々の
画像処理の基本クロックである。ＣＬＫ’はＣＬＫを１
／４分周したものであり、判定回路４０９における基本
クロックとなる。セレクト（以下「ＳＥＬ」という）信
号は前述の間引き回路３０１で用いられるタイミング信
号であり、それぞれ図５に示される分周回路で生成され
る。
号であり、主走査開始の同期をとる信号である。ＣＬＫ
は画像の転送クロックであり、本実施例における諸々の
画像処理の基本クロックである。ＣＬＫ’はＣＬＫを１
／４分周したものであり、判定回路４０９における基本
クロックとなる。セレクト（以下「ＳＥＬ」という）信
号は前述の間引き回路３０１で用いられるタイミング信
号であり、それぞれ図５に示される分周回路で生成され
る。
【００３９】ここで、間引き回路３０１及び分周回路３
１０の構成について説明する。
１０の構成について説明する。
【００４０】図４において、間引き回路３０１はフリッ
プフロップ４５５〜４５７，４６１〜４６６及びセレク
タ４５８〜４６０によって構成され、図５において、分
周回路３１０はインバータ４５１，２ビットカウンタ４
５２，インバータ４５３，アンドゲート４５４により構
成される。フリップフロップ４５５〜４５７，４６１〜
４６３及びセレクタ４５８〜４６０はＣＬＫのタイミン
グでデータを保持し、フリップフロップ４６４〜４６６
はＣＬＫ’ のタイミングでデータを保持する。
プフロップ４５５〜４５７，４６１〜４６６及びセレク
タ４５８〜４６０によって構成され、図５において、分
周回路３１０はインバータ４５１，２ビットカウンタ４
５２，インバータ４５３，アンドゲート４５４により構
成される。フリップフロップ４５５〜４５７，４６１〜
４６３及びセレクタ４５８〜４６０はＣＬＫのタイミン
グでデータを保持し、フリップフロップ４６４〜４６６
はＣＬＫ’ のタイミングでデータを保持する。
【００４１】分周回路３１０において、２ビットカウン
タ４５２は、主走査同期信号であるＨＳＹＮＣ信号によ
り、クリア（初期化）された後、ＣＬＫをカウントし、
２ビットのカウント値（Ｄ０，Ｄ１）を出力する。その
上位ビットＤ１がＣＬＫ’信号として出力され、下位ビ
ットＤ０の反転信号と上位ビットＤ１との論理積の結果
がＳＥＬ信号として出力される。
タ４５２は、主走査同期信号であるＨＳＹＮＣ信号によ
り、クリア（初期化）された後、ＣＬＫをカウントし、
２ビットのカウント値（Ｄ０，Ｄ１）を出力する。その
上位ビットＤ１がＣＬＫ’信号として出力され、下位ビ
ットＤ０の反転信号と上位ビットＤ１との論理積の結果
がＳＥＬ信号として出力される。
【００４２】その結果、間引き回路３０１において、図
７に示される様に、ＣＬＫで転送されるＲ（またはＧ，
Ｂ）信号の中から、１／４の割合で間引かれ、ＣＬＫ’
に同期をとられたＲ’（またはＧ’，Ｂ’）信号を得る
ことができる。
７に示される様に、ＣＬＫで転送されるＲ（またはＧ，
Ｂ）信号の中から、１／４の割合で間引かれ、ＣＬＫ’
に同期をとられたＲ’（またはＧ’，Ｂ’）信号を得る
ことができる。
【００４３】［積分器］図１は第１の実施例による積分
器の構成を示すブロック図である。本実施例では、図３
に示した積分器は皆同様のハードウエアを有しており、
ここでは代表で有る積分器３０６について説明する。ま
た図９及び図１０は図１の積分器の入出力の一例を示す
図である。
器の構成を示すブロック図である。本実施例では、図３
に示した積分器は皆同様のハードウエアを有しており、
ここでは代表で有る積分器３０６について説明する。ま
た図９及び図１０は図１の積分器の入出力の一例を示す
図である。
【００４４】積分器３０６は、判定回路３１０の判定結
果ｘi,j （ｉは主走査座標，ｊは副走査座標）を２次元
に積分し判定結果のノイズを除去するものである。
果ｘi,j （ｉは主走査座標，ｊは副走査座標）を２次元
に積分し判定結果のノイズを除去するものである。
【００４５】５０１，５０２および５０７はＣＬＫ’信
号の立ち上がりタイミングでデータを保持するフリップ
フロップである。５０３，５０４は乗算器であり、８ビ
ットの２入力信号（Ａ，Ｂ）を入力し、乗算結果として
８ビットの信号（Ａ×Ｂ／２５６）を出力する。５０５
も乗算器であり、１ビットの入力信号（Ａ）及び８ビッ
トの入力信号（Ｂ）を入力し、乗算結果として８ビット
の出力信号（Ａ×Ｂ）を出力する。
号の立ち上がりタイミングでデータを保持するフリップ
フロップである。５０３，５０４は乗算器であり、８ビ
ットの２入力信号（Ａ，Ｂ）を入力し、乗算結果として
８ビットの信号（Ａ×Ｂ／２５６）を出力する。５０５
も乗算器であり、１ビットの入力信号（Ａ）及び８ビッ
トの入力信号（Ｂ）を入力し、乗算結果として８ビット
の出力信号（Ａ×Ｂ）を出力する。
【００４６】５０６は加算器であり、８ビットの２入力
信号（Ａ，Ｂ）を入力し、加算結果として８ビットの信
号（Ａ＋Ｂ）を出力する。５０８は、例えばＦＩＦＯ(F
irstIn First Output) メモリであり、１ラインの画素
数をｎ画素とした場合にｎ−１画素の遅延を与え、ｙ
i-1,j が入力されている時、ｙi,j-1 を出力する。
信号（Ａ，Ｂ）を入力し、加算結果として８ビットの信
号（Ａ＋Ｂ）を出力する。５０８は、例えばＦＩＦＯ(F
irstIn First Output) メモリであり、１ラインの画素
数をｎ画素とした場合にｎ−１画素の遅延を与え、ｙ
i-1,j が入力されている時、ｙi,j-1 を出力する。
【００４７】結果として、本積分器においては、２値入
力信号ｘi,j に対し、８ビットの出力信号ｙi,j は次式
（１）で表され、２次元のＩＩＲ(Infinite Impulse Re
sponse) フィルタとして動作する。式（１）は、 ｙi,j ＝（α／２５６）ｙi-1,j ＋（β／２５６）ｙi,j-1 ＋γ・ｘi-1,j …（１） である。ここで、α，βおよびγは予め設定されている
定数であり、これらの値の大きさによって積分器の諸特
性が決定される。
力信号ｘi,j に対し、８ビットの出力信号ｙi,j は次式
（１）で表され、２次元のＩＩＲ(Infinite Impulse Re
sponse) フィルタとして動作する。式（１）は、 ｙi,j ＝（α／２５６）ｙi-1,j ＋（β／２５６）ｙi,j-1 ＋γ・ｘi-1,j …（１） である。ここで、α，βおよびγは予め設定されている
定数であり、これらの値の大きさによって積分器の諸特
性が決定される。
【００４８】例えば、α＝１２４，β＝１２４，γ＝８
の場合において、図９に示される様な入力ｘi,j に対し
て、図１０に示される様な出力ｙi,j が出力される。こ
こで、横軸はｉ（主走査位置）またはｊ（副走査位置）
であり、主走査および副走査のいずれの断面でみても同
様の特性を示す。
の場合において、図９に示される様な入力ｘi,j に対し
て、図１０に示される様な出力ｙi,j が出力される。こ
こで、横軸はｉ（主走査位置）またはｊ（副走査位置）
であり、主走査および副走査のいずれの断面でみても同
様の特性を示す。
【００４９】ここで、７０１，７０２の点の様に周囲が
殆ど“０”であるにもかかわらず“１”である様な入力
や、７０３の点の様に周囲が殆ど“１”であるにもかか
わらず“０”である様な入力は、ノイズ（雑音）である
と考えられる。これを積分器３０６で処理し、図３のレ
ジスタ３０７に７０４に示す様な適当な閾値をセット
し、これで積分器３０６の出力ｙi を２値化することに
よって、ノイズ（雑音）を除去することできる。
殆ど“０”であるにもかかわらず“１”である様な入力
や、７０３の点の様に周囲が殆ど“１”であるにもかか
わらず“０”である様な入力は、ノイズ（雑音）である
と考えられる。これを積分器３０６で処理し、図３のレ
ジスタ３０７に７０４に示す様な適当な閾値をセット
し、これで積分器３０６の出力ｙi を２値化することに
よって、ノイズ（雑音）を除去することできる。
【００５０】［処理結果］図１１は第１の実施例による
複写結果の一例を示す図である。図１１において、８０
１は原稿であり、画像の一部に本装置において判定され
るべき特定原稿８０３が存在する。この特定原稿８０３
を有する原稿８０１を複写した場合に、８０２で示され
る出力結果が得られる。出力結果８０２において、特定
原稿８０３に相当する部分は、８０４に示されるマスク
画像となる。例えばＣＮＯ＝０のときにはマゼンタ
（Ｍ）色で、ＣＮＯ＝１のときにはシアン（Ｃ）色で、
ＣＮＯ＝２のときにはイエロー（Ｙ）色で、ＣＮＯ＝３
のときにはブラック（Ｂｋ）色で塗りつぶしたマスク画
像８０４が形成され、結果として、特定原稿８０３の部
分は、正常に複写できないことになる。
複写結果の一例を示す図である。図１１において、８０
１は原稿であり、画像の一部に本装置において判定され
るべき特定原稿８０３が存在する。この特定原稿８０３
を有する原稿８０１を複写した場合に、８０２で示され
る出力結果が得られる。出力結果８０２において、特定
原稿８０３に相当する部分は、８０４に示されるマスク
画像となる。例えばＣＮＯ＝０のときにはマゼンタ
（Ｍ）色で、ＣＮＯ＝１のときにはシアン（Ｃ）色で、
ＣＮＯ＝２のときにはイエロー（Ｙ）色で、ＣＮＯ＝３
のときにはブラック（Ｂｋ）色で塗りつぶしたマスク画
像８０４が形成され、結果として、特定原稿８０３の部
分は、正常に複写できないことになる。
【００５１】［ＲＡＭのデータ更新手順］色味マッチン
グＬＵＴ３０２のデータは、その性質上、容易に更新さ
れるべきものではない。即ち、容易に誰にでも更新可能
とした場合、故意に改竄され悪用される危険性があるた
めである。従って、本発明においては、ＩＣカードの挿
入のみならず、一般には公開されていない暗証を操作部
４２０により入力することで、その危険性を避けてい
る。
グＬＵＴ３０２のデータは、その性質上、容易に更新さ
れるべきものではない。即ち、容易に誰にでも更新可能
とした場合、故意に改竄され悪用される危険性があるた
めである。従って、本発明においては、ＩＣカードの挿
入のみならず、一般には公開されていない暗証を操作部
４２０により入力することで、その危険性を避けてい
る。
【００５２】図１２は第１の実施例による操作部４２０
の操作面を示す上面図である。図１２の操作部４２０
は、装置全面に配置されている。図１２において、９０
２はテンキー、９０３は複写動作を開始するためのコピ
ースタートキー、９０４は設定された諸モードを初期化
するためのリセットキー、９０５は諸モードを設定する
タッチパネル付きの液晶表示部である。
の操作面を示す上面図である。図１２の操作部４２０
は、装置全面に配置されている。図１２において、９０
２はテンキー、９０３は複写動作を開始するためのコピ
ースタートキー、９０４は設定された諸モードを初期化
するためのリセットキー、９０５は諸モードを設定する
タッチパネル付きの液晶表示部である。
【００５３】ここで暗証の入力は、テンキー９０２によ
って入力される。即ち、予め設定されたいる暗証、例え
ば、 ［＊］［２］［０］［４］［２］［９］［Ｃ］［＊］ と入力する。
って入力される。即ち、予め設定されたいる暗証、例え
ば、 ［＊］［２］［０］［４］［２］［９］［Ｃ］［＊］ と入力する。
【００５４】図１３は第１の実施例による色味マッチン
グＬＵＴ３０２の書換の手順を説明するフローチャート
である。図１３の処理は、ＣＰＵ４１４によって実行さ
れ、このプログラムはＲＯＭ４１５に格納されている。
グＬＵＴ３０２の書換の手順を説明するフローチャート
である。図１３の処理は、ＣＰＵ４１４によって実行さ
れ、このプログラムはＲＯＭ４１５に格納されている。
【００５５】まずステップ（以下「Ｓ」という）１００
１で、所定のＩＣカードが挿入されているかどうかをカ
ードリーダ２２８からの信号によって判定し、もし所定
のＩＣカードが挿入されていれば、次のＳ１００２に進
む。Ｓ１００２では、テンキー９０２によって暗証が入
力されてたかどうかの判定がなされる。もし、暗証が正
しく入力されていなかった場合には、最初のステップに
もどり、暗証が正しく入力された場合に初めて、Ｓ１０
０３で色味マッチングＬＵＴ３０２の内容が更新され
る。
１で、所定のＩＣカードが挿入されているかどうかをカ
ードリーダ２２８からの信号によって判定し、もし所定
のＩＣカードが挿入されていれば、次のＳ１００２に進
む。Ｓ１００２では、テンキー９０２によって暗証が入
力されてたかどうかの判定がなされる。もし、暗証が正
しく入力されていなかった場合には、最初のステップに
もどり、暗証が正しく入力された場合に初めて、Ｓ１０
０３で色味マッチングＬＵＴ３０２の内容が更新され
る。
【００５６】以上説明した様に、第１の実施例によれ
ば、入力された原稿画像の方向や向きに左右されずに、
特定原稿か否かの判定結果を正しく得ることができる。 ＜第２の実施例＞本発明は、上述した実施例に限られる
ものではなく、以下に述べる第２の実施例であっても良
い。
ば、入力された原稿画像の方向や向きに左右されずに、
特定原稿か否かの判定結果を正しく得ることができる。 ＜第２の実施例＞本発明は、上述した実施例に限られる
ものではなく、以下に述べる第２の実施例であっても良
い。
【００５７】図１５は本発明の第２の実施例における判
定回路のブロック図、図１６は第２の実施例による積分
器の構成を示すブロツク図である。図１５では、図３と
同一のものには、同一の番号を付し、説明を省略する。
図１５において、１１０１は図３の積分器３０６に相当
する積分器であり、詳細を図１６に示す。１１０２はシ
リアルパラレル変換器、１１０３はパラレルシリアル変
換器であり、１１０４はＦＩＦＯメモリ５０８と同様な
ＦＩＦＯメモリである。１３０３−１〜１３０３−８は
それぞれ同じハードウェアで構成される色味判定回路で
あり、積分器１１０１，レジスタ１３０７，比較器１３
０８より構成され、それぞれ特定原稿が原稿中に存在す
るか否かの判定をする。
定回路のブロック図、図１６は第２の実施例による積分
器の構成を示すブロツク図である。図１５では、図３と
同一のものには、同一の番号を付し、説明を省略する。
図１５において、１１０１は図３の積分器３０６に相当
する積分器であり、詳細を図１６に示す。１１０２はシ
リアルパラレル変換器、１１０３はパラレルシリアル変
換器であり、１１０４はＦＩＦＯメモリ５０８と同様な
ＦＩＦＯメモリである。１３０３−１〜１３０３−８は
それぞれ同じハードウェアで構成される色味判定回路で
あり、積分器１１０１，レジスタ１３０７，比較器１３
０８より構成され、それぞれ特定原稿が原稿中に存在す
るか否かの判定をする。
【００５８】本実施例の積分器１１０１は、図１に示し
た第１の実施例の積分器３０６と同様の構成をとるが、
異なる点としては、図１６に示す様に、積分器１１０１
の出力ｙi-1,j はパラレルシリアル変換器１１０３のＸ
１〜Ｘ８入力に入力され、積分器１１０１の入力ｙ’
i,j-1 は、シリアルパラレル変換器１１０２の出力Ｙ１
〜Ｙ８より供給される。
た第１の実施例の積分器３０６と同様の構成をとるが、
異なる点としては、図１６に示す様に、積分器１１０１
の出力ｙi-1,j はパラレルシリアル変換器１１０３のＸ
１〜Ｘ８入力に入力され、積分器１１０１の入力ｙ’
i,j-1 は、シリアルパラレル変換器１１０２の出力Ｙ１
〜Ｙ８より供給される。
【００５９】図１７は第２の実施例によるパラレルシリ
アル変換器１１０３の構成を示すブロック図である。同
図において、１３０１，１３０２，…，１３０８は平均
値回路であり、連続する８個のデータの平均値を算出す
る。１３１９は、８ to １のセレクタ、１３０２は３入
力のＯＲ回路、１３２１は３ビットのカウンタ、１３２
２はインバータである。平均値回路１３０１（１３０
２，…，１３０８）において、１３０９，１３１０，１
３１１，１３１２，１３１３，１３１４，１３１５はそ
れぞれフリップフロップであり、入力データにＣＬＫ’
の立ち上がりに同期してＣＬＫ’の１パルス分の遅延を
与える。１３１６は、平均値回路であり、Ｘ１〜Ｘ８の
８入力の平均値（ΣＸｉ）／８を出力するが、結果的に
は連続される８つの入力信号の平均値を出力する。１３
１７は２ to １のセレクタ、１３１８はフリップフロッ
プである。
アル変換器１１０３の構成を示すブロック図である。同
図において、１３０１，１３０２，…，１３０８は平均
値回路であり、連続する８個のデータの平均値を算出す
る。１３１９は、８ to １のセレクタ、１３０２は３入
力のＯＲ回路、１３２１は３ビットのカウンタ、１３２
２はインバータである。平均値回路１３０１（１３０
２，…，１３０８）において、１３０９，１３１０，１
３１１，１３１２，１３１３，１３１４，１３１５はそ
れぞれフリップフロップであり、入力データにＣＬＫ’
の立ち上がりに同期してＣＬＫ’の１パルス分の遅延を
与える。１３１６は、平均値回路であり、Ｘ１〜Ｘ８の
８入力の平均値（ΣＸｉ）／８を出力するが、結果的に
は連続される８つの入力信号の平均値を出力する。１３
１７は２ to １のセレクタ、１３１８はフリップフロッ
プである。
【００６０】図１８は第２の実施例によるパラレルシリ
アル変換器１１０３のタイミングチャートである。
アル変換器１１０３のタイミングチャートである。
【００６１】３ビットカウンタ１３２１の出力信号であ
るＸＣＮＴ信号は、ＨＳＹＮＣ信号で初期化され、ＣＬ
Ｋ’の立ち上がりに同期し、０，１，２，３，４，５，
６，７の値を繰り返し出力する。ＸＳＥＬ信号は、ＸＣ
ＮＴ信号が“０”の場合のみ“０”をとり、それ以外の
場合（ＸＣＮＴ信号が“０”でない場合）には“１”と
なる。パラレルシリアル変換器１１０３のＸ１に入力さ
れる連続した８入力信号ａ，ｂ，ｃ，ｄ，ｅ，ｆの平均
値が、図示されるタイミングでセレクタ１３１９のＸ１
入力にｍ１として入力される。同様に、パラレルシリア
ル変換器１１０３のＸ２〜Ｘ８に入力される連続した８
入力信号の平均値がセレクタ１３１９のＸ２〜Ｘ８にｍ
２〜ｍ８として入力される。更に、セレクタ１３１９の
制御入力ｓには、ＸＣＮＴ信号が入力されるため、図１
８に示される様にｍ１〜ｍ８の各平均値が順次出力され
る。
るＸＣＮＴ信号は、ＨＳＹＮＣ信号で初期化され、ＣＬ
Ｋ’の立ち上がりに同期し、０，１，２，３，４，５，
６，７の値を繰り返し出力する。ＸＳＥＬ信号は、ＸＣ
ＮＴ信号が“０”の場合のみ“０”をとり、それ以外の
場合（ＸＣＮＴ信号が“０”でない場合）には“１”と
なる。パラレルシリアル変換器１１０３のＸ１に入力さ
れる連続した８入力信号ａ，ｂ，ｃ，ｄ，ｅ，ｆの平均
値が、図示されるタイミングでセレクタ１３１９のＸ１
入力にｍ１として入力される。同様に、パラレルシリア
ル変換器１１０３のＸ２〜Ｘ８に入力される連続した８
入力信号の平均値がセレクタ１３１９のＸ２〜Ｘ８にｍ
２〜ｍ８として入力される。更に、セレクタ１３１９の
制御入力ｓには、ＸＣＮＴ信号が入力されるため、図１
８に示される様にｍ１〜ｍ８の各平均値が順次出力され
る。
【００６２】図１９は第２の実施例によるシリアルパラ
レル変換器１１０２の構成を示すブロック図である。同
図において、１５０１，１５０２，１５０３，１５０
４，１５０５，１５０６，１５０７はそれぞれフリップ
フロップであり、入力データＸにＣＬＫ’の立ち上がり
に同期してＣＬＫ’の１パルス分の遅延を与える。１５
０８は２ to １のセレクタであり、１５０９はフリップ
フロップである。ＸＳＥＬ信号は、図１７および図１８
に示したＸＳＥＬ信号と同一の信号である。
レル変換器１１０２の構成を示すブロック図である。同
図において、１５０１，１５０２，１５０３，１５０
４，１５０５，１５０６，１５０７はそれぞれフリップ
フロップであり、入力データＸにＣＬＫ’の立ち上がり
に同期してＣＬＫ’の１パルス分の遅延を与える。１５
０８は２ to １のセレクタであり、１５０９はフリップ
フロップである。ＸＳＥＬ信号は、図１７および図１８
に示したＸＳＥＬ信号と同一の信号である。
【００６３】図２０は第２の実施例によるシリアルパラ
レル変換器１１０２のタイミングチャートである。
レル変換器１１０２のタイミングチャートである。
【００６４】シリアルパラレル変換器１１０２は、図２
０に示す様に、ＸＳＥＬ信号に同期する形で、連続する
８入力ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈをＸＳＥＬ信号
に同期させ、並列にＹ１〜Ｙ３出力より出力する。
０に示す様に、ＸＳＥＬ信号に同期する形で、連続する
８入力ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈをＸＳＥＬ信号
に同期させ、並列にＹ１〜Ｙ３出力より出力する。
【００６５】図２１，図２２，図２３は積分器１１０１
の入出力信号Ｘ１，Ｙ，Ｘ２に現れるタイミングチャー
トである。
の入出力信号Ｘ１，Ｙ，Ｘ２に現れるタイミングチャー
トである。
【００６６】まず、図２１の様に、２値の判定信号ｘ
i,j が積分器１１０１のＸ１に入力された場合、図２２
に示される様に、積分器１１０１のＹ出力よりｙi,j が
出力される。前述の第１の実施例においては、このｙ
i,j の値がそのままＦＩＦＯメモリにより副操作方向に
遅延されて再び積分器に入力されたが、第２の実施例に
おいては、図２３に示す様に、連続した８データの平均
値がＦＩＦＯメモリ１１０４により副操作遅延され、
ｙ’i,j として積分器１１０１のＸ２に入力される。本
積分器１１０１の出力は、もともと高周波数成分をあま
り含まない為に、連続する８つのデータを平均したもの
をその８つのデータと入れ換えてもほぼ同一の出力を示
す。結果的にＦＩＦＯメモリ１１０４に蓄えられるデー
タ数は１／８に間引かれ、このことを利用し、第１の実
施例においては、８個のＦＩＦＯメモリを要していた積
分器と同等の機能を有する積分器を、１個のＦＩＦＯメ
モリで構成することができる。
i,j が積分器１１０１のＸ１に入力された場合、図２２
に示される様に、積分器１１０１のＹ出力よりｙi,j が
出力される。前述の第１の実施例においては、このｙ
i,j の値がそのままＦＩＦＯメモリにより副操作方向に
遅延されて再び積分器に入力されたが、第２の実施例に
おいては、図２３に示す様に、連続した８データの平均
値がＦＩＦＯメモリ１１０４により副操作遅延され、
ｙ’i,j として積分器１１０１のＸ２に入力される。本
積分器１１０１の出力は、もともと高周波数成分をあま
り含まない為に、連続する８つのデータを平均したもの
をその８つのデータと入れ換えてもほぼ同一の出力を示
す。結果的にＦＩＦＯメモリ１１０４に蓄えられるデー
タ数は１／８に間引かれ、このことを利用し、第１の実
施例においては、８個のＦＩＦＯメモリを要していた積
分器と同等の機能を有する積分器を、１個のＦＩＦＯメ
モリで構成することができる。
【００６７】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。また、上述した各実施例で
は、レーザービームプリンタを例に説明したが、本発明
はこれに限定されるものではなく、インクジェットプリ
ンタ、熱転写プリンタにも適用可能である。特に、熱エ
ネルギーによる膜沸騰を利用して液滴を吐出させるタイ
プのヘッドを用いるいわゆるバブルジェット方式のプリ
ンタでもよい。
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。また、上述した各実施例で
は、レーザービームプリンタを例に説明したが、本発明
はこれに限定されるものではなく、インクジェットプリ
ンタ、熱転写プリンタにも適用可能である。特に、熱エ
ネルギーによる膜沸騰を利用して液滴を吐出させるタイ
プのヘッドを用いるいわゆるバブルジェット方式のプリ
ンタでもよい。
【００６８】また、上述した各実施例では、リーダーに
よって原稿画像を入力したが、本発明はこれに限定され
るものではなく、スチルビデオカメラ、ビデオカメラで
入力するもの、更にコンピュータグラフィックスによっ
て作成されたものであってもよい。
よって原稿画像を入力したが、本発明はこれに限定され
るものではなく、スチルビデオカメラ、ビデオカメラで
入力するもの、更にコンピュータグラフィックスによっ
て作成されたものであってもよい。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
入力された原稿画像の方向や向きに左右されずに、特定
原稿か否かの判定結果を正しく得ることができる。
入力された原稿画像の方向や向きに左右されずに、特定
原稿か否かの判定結果を正しく得ることができる。
【図１】第１の実施例による積分器の構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の第１の実施例による複写機の構成を示
す側断面図である。
す側断面図である。
【図３】第１の実施例による判定回路４０９の構成を示
すブロック図である。
すブロック図である。
【図４】第１の実施例による間引き回路３０１の構成を
示すブロツク図である。
示すブロツク図である。
【図５】第１の実施例による分周回路３１０の構成を示
すブロツク図である。
すブロツク図である。
【図６】第１の実施例によるイメージスキャナ部２０１
の構成を示すブロツク図である。
の構成を示すブロツク図である。
【図７】第１の実施例において、通常制御モードにおけ
る主走査方向でのタイミングチャートである。
る主走査方向でのタイミングチャートである。
【図８】第１の実施例によるＲＡＭ書換制御モードにお
けるタイミングチャートである。
けるタイミングチャートである。
【図９】図１の積分器の入出力の一例を示す図である。
【図１０】図１の積分器の入出力の一例を示す図であ
る。
る。
【図１１】第１の実施例による複写結果の一例を示す図
である。
である。
【図１２】第１の実施例による操作部４２０の操作面を
示す上面図である。
示す上面図である。
【図１３】第１の実施例による色味マッチングＬＵＴ３
０２の書換の手順を説明するフローチャートである。
０２の書換の手順を説明するフローチャートである。
【図１４】ＣＮＯ信号とプリント出力との関係を示す図
である。
である。
【図１５】本発明の第２の実施例における判定回路のブ
ロック図である。
ロック図である。
【図１６】第２の実施例による積分器の構成を示すブロ
ツク図である。
ツク図である。
【図１７】第２の実施例によるパラレルシリアル変換器
１１０３の構成を示すブロック図である。
１１０３の構成を示すブロック図である。
【図１８】第２の実施例によるパラレルシリアル変換器
１１０３のタイミングチャートである。
１１０３のタイミングチャートである。
【図１９】第２の実施例によるシリアルパラレル変換器
１１０２の構成を示すブロック図である。
１１０２の構成を示すブロック図である。
【図２０】第２の実施例によるシリアルパラレル変換器
１１０２のタイミングチャートである。
１１０２のタイミングチャートである。
【図２１】積分器１１０１の入出力信号Ｘ１，Ｙ，Ｘ２
に現れるタイミングチャートである。
に現れるタイミングチャートである。
【図２２】積分器１１０１の入出力信号Ｘ１，Ｙ，Ｘ２
に現れるタイミングチャートである。
に現れるタイミングチャートである。
【図２３】積分器１１０１の入出力信号Ｘ１，Ｙ，Ｘ２
に現れるタイミングチャートである。
に現れるタイミングチャートである。
２０２ イメージスキャナ部 ２０３ プリンタ部 ２２７ ＩＣカード ２２８ カードリーダ ３０１ 間引き回路 ３０２ 分周回路 ３０６ 積分器 ３０８ 比較器 ３１０ 色味マッチング回路 ４０９ 特定原稿判定回路 ５０１，５０２，５０７ フリップフロップ ５０３，５０４ 乗算器 ５０５ 乗算器 ５０６ 加算器 ５０８ ＦＩＦＯメモリ
Claims (5)
- 【請求項１】入力された画像データと予め用意した特定
画像との類似度を判定する判定手段と、 前記判定手段によって判定された類似度を２次元に積分
する積分手段と、 前記積分手段によって得た結果に応じた画像処理を前記
入力された画像データに施す画像処理手段とを備えるこ
とを特徴とする画像処理装置。 - 【請求項２】所定の判定基準を示すデータを入力する入
力手段と、 入力された画像データと予め用意した特定画像との類似
度を前記入力手段で入力したデータに従って判定する判
定手段と、 前記判定手段によって判定された類似度を２次元に積分
する積分手段と、 前記積分手段によって得た結果に応じた画像処理を前記
入力された画像データに施す画像処理手段とを備えるこ
とを特徴とする画像処理装置。 - 【請求項３】所定の判定基準を示すデータを格納した記
憶媒体を着脱する着脱手段と、 前記着脱手段によって前記記憶媒体を装着して、前記所
定の判定基準を示すデータを入力する入力手段と、 入力された画像データと予め用意した特定画像との類似
度を前記入力手段で入力したデータに従って判定する判
定手段と、 前記判定手段によって判定された類似度を２次元に積分
する積分手段と、 前記積分手段によって得た結果に応じた画像処理を前記
入力された画像データに施す画像処理手段とを備えるこ
とを特徴とする画像処理装置。 - 【請求項４】所定の判定基準を示すデータを格納した記
憶媒体を着脱する着脱手段と、 前記着脱手段によって前記記憶媒体を装着して、前記所
定の判定基準を示すデータを入力する入力手段と、 入力された画像データと予め用意した特定画像との類似
度を前記入力手段で入力したデータに従って判定する判
定手段と、 前記判定手段によって判定された類似度を２次元に積分
する積分手段と、 前記積分手段によって得た結果に応じた画像処理を前記
入力された画像データに施す画像処理手段と、 前記画像処理手段で得た画像データに基づいて画像を形
成する画像形成手段とを備えることを特徴とする画像処
理装置。 - 【請求項５】入力された画像データと予め用意した特定
画像との類似度を判定する判定手段と、 前記判定手段によって判定された類似度を２次元のＩＩ
Ｒ(Infinite ImpulseResponse) フィルタによって積分
する積分手段と、 前記積分手段によって得た結果に応じた画像処理を前記
入力された画像データに施す画像処理手段とを備えるこ
とを特徴とする画像処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07651492A JP3260810B2 (ja) | 1992-03-31 | 1992-03-31 | 画像処理装置及びその方法 |
| US08/037,642 US5424852A (en) | 1992-03-31 | 1993-03-26 | Image processing apparatus |
| CA002092877A CA2092877C (en) | 1992-03-31 | 1993-03-29 | Image processing apparatus |
| EP93302462A EP0564226B1 (en) | 1992-03-31 | 1993-03-30 | Image processing apparatus |
| DE69322806T DE69322806T2 (de) | 1992-03-31 | 1993-03-30 | Bildverarbeitungsgerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07651492A JP3260810B2 (ja) | 1992-03-31 | 1992-03-31 | 画像処理装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05284351A true JPH05284351A (ja) | 1993-10-29 |
| JP3260810B2 JP3260810B2 (ja) | 2002-02-25 |
Family
ID=13607385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07651492A Expired - Fee Related JP3260810B2 (ja) | 1992-03-31 | 1992-03-31 | 画像処理装置及びその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5424852A (ja) |
| EP (1) | EP0564226B1 (ja) |
| JP (1) | JP3260810B2 (ja) |
| CA (1) | CA2092877C (ja) |
| DE (1) | DE69322806T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2106708C (en) * | 1992-09-25 | 2000-01-25 | Nobuatsu Sasanuma | Image processing apparatus and method thereof |
| JPH09121278A (ja) * | 1995-10-26 | 1997-05-06 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
| JP3762124B2 (ja) | 1997-12-26 | 2006-04-05 | キヤノン株式会社 | 画像処理装置および画像処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
| US7215460B2 (en) * | 2003-11-01 | 2007-05-08 | Fusao Ishii | Sequence and timing control of writing and rewriting pixel memories for achieving higher number of gray scales |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270143A (en) * | 1978-12-20 | 1981-05-26 | General Electric Company | Cross-correlation video tracker and method |
| JPS61198893A (ja) * | 1985-02-27 | 1986-09-03 | Mitsubishi Electric Corp | 駅ホ−ムの監視方法 |
| JPH0614384B2 (ja) * | 1987-04-13 | 1994-02-23 | ローレルバンクマシン株式会社 | 紙幣判別装置 |
| ES2093767T3 (es) * | 1988-05-13 | 1997-01-01 | Canon Kk | Aparato para el proceso de imagenes. |
| US5040226A (en) * | 1988-05-31 | 1991-08-13 | Trw Financial Systems, Inc. | Courtesy amount read and transaction balancing system |
| JPH02306386A (ja) * | 1989-05-20 | 1990-12-19 | Toshiba Corp | 文字認識装置 |
| JPH0416707A (ja) * | 1990-05-11 | 1992-01-21 | Jeol Ltd | 電子ビームによるパターン認識方法 |
| CA2064260C (en) * | 1991-03-29 | 1999-12-14 | Yoshio Komaki | Image processing apparatus |
-
1992
- 1992-03-31 JP JP07651492A patent/JP3260810B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-26 US US08/037,642 patent/US5424852A/en not_active Expired - Fee Related
- 1993-03-29 CA CA002092877A patent/CA2092877C/en not_active Expired - Fee Related
- 1993-03-30 EP EP93302462A patent/EP0564226B1/en not_active Expired - Lifetime
- 1993-03-30 DE DE69322806T patent/DE69322806T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69322806T2 (de) | 1999-06-02 |
| DE69322806D1 (de) | 1999-02-11 |
| CA2092877C (en) | 1999-12-14 |
| EP0564226B1 (en) | 1998-12-30 |
| JP3260810B2 (ja) | 2002-02-25 |
| CA2092877A1 (en) | 1993-10-01 |
| EP0564226A1 (en) | 1993-10-06 |
| US5424852A (en) | 1995-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280083B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP2614369B2 (ja) | 画像処理装置 | |
| JPH05244390A (ja) | 画像処理装置 | |
| JP3260810B2 (ja) | 画像処理装置及びその方法 | |
| JPH05301380A (ja) | 画像処理装置及びその方法 | |
| JP3375992B2 (ja) | 画像処理装置およびその方法 | |
| JPH06105136A (ja) | 画像処理装置 | |
| JP3313739B2 (ja) | 画像処理装置およびその方法 | |
| JP2647566B2 (ja) | 画像処理装置 | |
| JP3311006B2 (ja) | 画像処理装置及び方法 | |
| JP3015303B2 (ja) | 画像処理装置及び方法 | |
| JP3015302B2 (ja) | 画像処理装置及び方法 | |
| JPH04302374A (ja) | 画像処理装置 | |
| JP3015304B2 (ja) | 画像処理装置及び方法 | |
| JP3264523B2 (ja) | 画像処理装置 | |
| JP3715946B2 (ja) | 画像処理装置及びその方法 | |
| JP3295103B2 (ja) | 画像処理装置およびその方法 | |
| JP3032722B2 (ja) | 画像処理装置及び判定装置 | |
| JPH0514706A (ja) | 画像処理装置 | |
| JP3347368B2 (ja) | 画像処理装置および制御方法 | |
| JPH05284350A (ja) | 画像処理装置 | |
| JP3302039B2 (ja) | 画像処理装置 | |
| JPH05244389A (ja) | 画像処理装置および方法 | |
| JPH05284333A (ja) | 画像処理装置 | |
| JPH09186870A (ja) | 判定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011122 |
|
| LAPS | Cancellation because of no payment of annual fees |