JPH0528837B2 - - Google Patents
Info
- Publication number
- JPH0528837B2 JPH0528837B2 JP60191435A JP19143585A JPH0528837B2 JP H0528837 B2 JPH0528837 B2 JP H0528837B2 JP 60191435 A JP60191435 A JP 60191435A JP 19143585 A JP19143585 A JP 19143585A JP H0528837 B2 JPH0528837 B2 JP H0528837B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dot
- enlarged
- register
- decorative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、ドツトマトリツクスにより表示さ
れる文字とか記号等の原パターンを拡大しかつ装
飾したパターンを発生する拡大・装飾パターン発
生装置に関する。
れる文字とか記号等の原パターンを拡大しかつ装
飾したパターンを発生する拡大・装飾パターン発
生装置に関する。
技術背景
ワードプロセツサ等の文書処理機器の発達に伴
つて文字又は記号等の拡大処理のみならずその立
体的表示等の装飾処理が要望されるようになつ
た。
つて文字又は記号等の拡大処理のみならずその立
体的表示等の装飾処理が要望されるようになつ
た。
従来、パターンを拡大しかつ装飾する装置とし
てコンピユータによる図形処理技術、いわゆるコ
ンピユータグラフイクス(CG)を用いた装置が
知られている。
てコンピユータによる図形処理技術、いわゆるコ
ンピユータグラフイクス(CG)を用いた装置が
知られている。
しかしながら、この種の従来装置においては原
理的に処理しようとするパターンを座標系にした
がつてベクトル表現して処理する方式のものであ
り、その演算処理が非常に厄介でありかつその処
理に長い時間を要していた。また、原パターン全
体に対する拡大・装飾パターンを発生する形式の
ものであるため処理後のパターンを発生するにあ
たり大容量のメモリ装置を必要とし、装置全体が
大型かつ高価でありワードプロセツサ等のオフイ
ス・オートメーシヨン(O・A)機器に適用し難
いという問題点があつた。
理的に処理しようとするパターンを座標系にした
がつてベクトル表現して処理する方式のものであ
り、その演算処理が非常に厄介でありかつその処
理に長い時間を要していた。また、原パターン全
体に対する拡大・装飾パターンを発生する形式の
ものであるため処理後のパターンを発生するにあ
たり大容量のメモリ装置を必要とし、装置全体が
大型かつ高価でありワードプロセツサ等のオフイ
ス・オートメーシヨン(O・A)機器に適用し難
いという問題点があつた。
解決しようとする課題
この発明は、上記問題点を鑑みてなされたもの
で、ドツトマトリツクスにより表示される原パタ
ーンの各ドツトに対して拡大パターン部分および
装飾パターン部分を合成した拡大・装飾パターン
部分を発生するようにして厄介なベクトル演算処
理等を要することなく高速に拡大・装飾処理する
ことができ、かつ大容量のメモリ装置を必要とせ
ず、原パターンの拡大・装飾パターンをワードプ
ロセツサ等のオフイス・オートメーシヨン機器に
適用可能な小型かつ安価なる拡大・装飾パターン
発生装置を提供することを目的とする。なお、本
発明において装飾とは、例えば平面文字画像に立
体感を持たせるための“字体の縁取り”等のパタ
ーン装飾処理をいう。
で、ドツトマトリツクスにより表示される原パタ
ーンの各ドツトに対して拡大パターン部分および
装飾パターン部分を合成した拡大・装飾パターン
部分を発生するようにして厄介なベクトル演算処
理等を要することなく高速に拡大・装飾処理する
ことができ、かつ大容量のメモリ装置を必要とせ
ず、原パターンの拡大・装飾パターンをワードプ
ロセツサ等のオフイス・オートメーシヨン機器に
適用可能な小型かつ安価なる拡大・装飾パターン
発生装置を提供することを目的とする。なお、本
発明において装飾とは、例えば平面文字画像に立
体感を持たせるための“字体の縁取り”等のパタ
ーン装飾処理をいう。
実施例
本発明を、一実施例を示す添付図面とともに説
明する。
明する。
第1図に示す実施例は、ドツトマトリツクスに
より表示される文字パターンを縦横2倍に拡大し
かつ字体に立体感を持たせるための立体化装飾処
理した拡大・装飾文字パターンを発生する装置で
ある。
より表示される文字パターンを縦横2倍に拡大し
かつ字体に立体感を持たせるための立体化装飾処
理した拡大・装飾文字パターンを発生する装置で
ある。
第1図において、1は各部分の動作のタイミン
グを制御するクロツクおよびタイミング発生回
路、2はドツトマトリツクス型フオントを格納す
るフオントメモリ、3は原パターンメモリであ
る。この原パターンメモリ3には、文字指定信号
にしたがつてフオントメモリ2から読み出された
文字パターン(原パターンという)が格納され
る。
グを制御するクロツクおよびタイミング発生回
路、2はドツトマトリツクス型フオントを格納す
るフオントメモリ、3は原パターンメモリであ
る。この原パターンメモリ3には、文字指定信号
にしたがつてフオントメモリ2から読み出された
文字パターン(原パターンという)が格納され
る。
4は原パターンの3行分のドツト、例えば3×
32ドツトを格納するシフトレジスタ、5は3つの
3ビツトシフトレジスタ5−1,5−2および5
−3により3×3マトリツクスを形成したシリア
ジュイン・パラレルアウト型レジスタである。
32ドツトを格納するシフトレジスタ、5は3つの
3ビツトシフトレジスタ5−1,5−2および5
−3により3×3マトリツクスを形成したシリア
ジュイン・パラレルアウト型レジスタである。
シフトレジスタ4は原パターンメモリ3から1
ドツトづつ読み出し、その読み出したドツトを行
毎に逐次レジスタ5に格納する。読み出したドツ
トが点灯もしくは表示ドツトであれば“1”、非
点灯ドツトであれば“0”のビツト信号を格納す
る。このレジスタ5の中心位置のセルEの内容は
上記原パターンメモリ3から読み出した1つのド
ツト、即ち、拡大・装飾処理しようとする対象ド
ツトを示し、該セルEの周囲の8つのセルA〜D
およびF〜Iの内容は上記読み出したドツトの周
囲のドツト表示状況を示す。
ドツトづつ読み出し、その読み出したドツトを行
毎に逐次レジスタ5に格納する。読み出したドツ
トが点灯もしくは表示ドツトであれば“1”、非
点灯ドツトであれば“0”のビツト信号を格納す
る。このレジスタ5の中心位置のセルEの内容は
上記原パターンメモリ3から読み出した1つのド
ツト、即ち、拡大・装飾処理しようとする対象ド
ツトを示し、該セルEの周囲の8つのセルA〜D
およびF〜Iの内容は上記読み出したドツトの周
囲のドツト表示状況を示す。
6は原パターンにおける1ドツトに対する拡大
パターン発生用の論理回路で、例えば第2図1〜
4に示すように4つの論理ゲート6−1〜6−4
を備える。論理ゲート6−1〜6−4はともに3
入力のナンドゲートが用いられ、これらの各ナン
ドゲートの入力に、第3図1〜4に示すように上
記レジスタ5に格納されたドツト表示状況を示す
信号A〜DおよびF〜Iの反転信号〜および
F〜が印加される。そして、論理ゲート6−1
〜6−4の出力a〜dは2×2マトリツクスを形
成したレジスタ7に格納される。このレジスタ7
における出力a〜dの記憶位置を第1図中、レジ
スタ7の2×2セルに符号a〜dを付して示す。
パターン発生用の論理回路で、例えば第2図1〜
4に示すように4つの論理ゲート6−1〜6−4
を備える。論理ゲート6−1〜6−4はともに3
入力のナンドゲートが用いられ、これらの各ナン
ドゲートの入力に、第3図1〜4に示すように上
記レジスタ5に格納されたドツト表示状況を示す
信号A〜DおよびF〜Iの反転信号〜および
F〜が印加される。そして、論理ゲート6−1
〜6−4の出力a〜dは2×2マトリツクスを形
成したレジスタ7に格納される。このレジスタ7
における出力a〜dの記憶位置を第1図中、レジ
スタ7の2×2セルに符号a〜dを付して示す。
上記論理回路6において、原パターンの拡大・
装飾しようとするドツトを取り囲む8つのドツト
のうち第3図1に示すように、3つのドツトの状
態データ、即ちレジスタ5におけるセルD,Aお
よびBの内容が非点灯を示す“0”であれば、第
3図2に示すように縦横2倍に拡大したパターン
の左上位置にドツト、即ちレジスタ7のセルaに
対応するドツトが非点灯“0”とされる。以下、
同様に、第3図3に示す3つのドツトの状態が非
点灯“0”であれば第3図4に示すようにレジス
タ7のセルbに対応するドツトが非点灯“0”
と、第3図5に示すドツト状態に対して第3図6
に示すようにレジスタ7のセルcに対応するドツ
トが非点灯“0”と、第3図7に示すドツト状態
に対して第3図8に示すようにレジスタ7のセル
dに対応するドツトが非点灯“0”とされる。原
パターンにおける拡大・装飾しようとするドツト
の周囲のドツト表示状況が第3図1,3,5およ
び7に示す状態以外の状態であれば原パターンに
おける当該拡大しようとするドツトは縦横2倍に
拡大、即ちレジスタ7における4つのセルa〜d
の内容は全て“1”とされる。
装飾しようとするドツトを取り囲む8つのドツト
のうち第3図1に示すように、3つのドツトの状
態データ、即ちレジスタ5におけるセルD,Aお
よびBの内容が非点灯を示す“0”であれば、第
3図2に示すように縦横2倍に拡大したパターン
の左上位置にドツト、即ちレジスタ7のセルaに
対応するドツトが非点灯“0”とされる。以下、
同様に、第3図3に示す3つのドツトの状態が非
点灯“0”であれば第3図4に示すようにレジス
タ7のセルbに対応するドツトが非点灯“0”
と、第3図5に示すドツト状態に対して第3図6
に示すようにレジスタ7のセルcに対応するドツ
トが非点灯“0”と、第3図7に示すドツト状態
に対して第3図8に示すようにレジスタ7のセル
dに対応するドツトが非点灯“0”とされる。原
パターンにおける拡大・装飾しようとするドツト
の周囲のドツト表示状況が第3図1,3,5およ
び7に示す状態以外の状態であれば原パターンに
おける当該拡大しようとするドツトは縦横2倍に
拡大、即ちレジスタ7における4つのセルa〜d
の内容は全て“1”とされる。
8は原パターンにおける1ドツトの装飾(立体
化)パターン発生用の論理回路で、例えば、第4
図1および2〜4に示すような論理ゲート回路8
−1および論理ゲート8−2〜8−4を備える。
論理ゲート回路8−1の4つの入力端子には、第
4図1に示すように信号D,B,HおよびF、即
ち上記レジスタ5におけるセルD,B,Hおよび
Fの内容に相当する信号が印加される。同様に、
第4図2に示す論理ゲート8−2の2つの入力に
は信号BおよびF、第4図3に示す論理ゲート8
−3の2つの入力には信号DおよびH、第4図4
に示す論理ゲート8−4の2つの入力には信号H
およびFが印加される。これらの論理ゲート回路
8−1および論理ゲート8−2〜8−4の出力
e,f,g,hは2×2マトリツクスを形成した
レジスタ9に格納されるとともに論理ゲート回路
8−1の出力eは2×2マトリツクスを形成した
レジスタ10に格納される。レジスタ9および1
0における出力e,f,g,hの記憶位置は、第
1図中、該レジスタ9および10のセルに符号e
〜hを付して示す。このようにして、レジスタ9
は装飾パターンの立体側面終端部を表わすデータ
を、レジスタ10はその立体側面中間部を表わす
データを格納するようになつている。
化)パターン発生用の論理回路で、例えば、第4
図1および2〜4に示すような論理ゲート回路8
−1および論理ゲート8−2〜8−4を備える。
論理ゲート回路8−1の4つの入力端子には、第
4図1に示すように信号D,B,HおよびF、即
ち上記レジスタ5におけるセルD,B,Hおよび
Fの内容に相当する信号が印加される。同様に、
第4図2に示す論理ゲート8−2の2つの入力に
は信号BおよびF、第4図3に示す論理ゲート8
−3の2つの入力には信号DおよびH、第4図4
に示す論理ゲート8−4の2つの入力には信号H
およびFが印加される。これらの論理ゲート回路
8−1および論理ゲート8−2〜8−4の出力
e,f,g,hは2×2マトリツクスを形成した
レジスタ9に格納されるとともに論理ゲート回路
8−1の出力eは2×2マトリツクスを形成した
レジスタ10に格納される。レジスタ9および1
0における出力e,f,g,hの記憶位置は、第
1図中、該レジスタ9および10のセルに符号e
〜hを付して示す。このようにして、レジスタ9
は装飾パターンの立体側面終端部を表わすデータ
を、レジスタ10はその立体側面中間部を表わす
データを格納するようになつている。
上記論理ゲート回路8−1並びに論理ゲート8
−2,8−3および8−4の出力e〜hが“1”
となるための上記レジスタ5におけるデータフオ
ーマツトを第5図1〜6並びに第5図7、第5図
8および第5図9,10に示す。第5図1〜10
において、●は当該拡大・装飾処理しようとする
対象ドツトを示し、○は点灯ドツト、−は非点灯
ドツト、空欄は点灯又は非点灯ドツトのいずれで
あつても当該論理決定に関係ないことを示す。
−2,8−3および8−4の出力e〜hが“1”
となるための上記レジスタ5におけるデータフオ
ーマツトを第5図1〜6並びに第5図7、第5図
8および第5図9,10に示す。第5図1〜10
において、●は当該拡大・装飾処理しようとする
対象ドツトを示し、○は点灯ドツト、−は非点灯
ドツト、空欄は点灯又は非点灯ドツトのいずれで
あつても当該論理決定に関係ないことを示す。
11は画像メモリで、例えば、ランダム・アク
セル・メモリ(RAM)を用いて形成したもので
ある。この画像メモリ11は上記レジスタ7とレ
ジスタ9および10とからそれぞれ拡大パターン
データと装飾パターンの立体側面終端部および立
体側面中間部データとを受け、これらのデータが
示すパターンを合成して当該原パターンにおける
1ドツトに対する拡大・装飾パターンを形成す
る。
セル・メモリ(RAM)を用いて形成したもので
ある。この画像メモリ11は上記レジスタ7とレ
ジスタ9および10とからそれぞれ拡大パターン
データと装飾パターンの立体側面終端部および立
体側面中間部データとを受け、これらのデータが
示すパターンを合成して当該原パターンにおける
1ドツトに対する拡大・装飾パターンを形成す
る。
次に、上記拡大・装飾パターン発生装置の動作
を説明する。
を説明する。
いま、フオントメモリ2に漢字「愛」を指定す
る指定信号が入力されたとする。このフオントメ
モリ2から原パターンメモリ3に「愛」を表わす
画像データが入力され、例えば、32×32ドツトマ
トリツクスにより表示される文字パターンが格納
される。この文字パターンの一部分を第6図に示
す。
る指定信号が入力されたとする。このフオントメ
モリ2から原パターンメモリ3に「愛」を表わす
画像データが入力され、例えば、32×32ドツトマ
トリツクスにより表示される文字パターンが格納
される。この文字パターンの一部分を第6図に示
す。
次いで、原パターンメモリ3から当該原パター
ンを形成する各ドツトの点灯又は非点灯状態を表
わすビツト信号“1”又は“0”が順次シフトレ
ジスタ4に入力され、クロツクおよびタイミング
発生回路1から1つのクロツク信号を受け取る毎
に、第1図において左側から右側に向けて1ビツ
トづつシフトされる。このようにして、「愛」の
文字パターンを形成する32×32ドツト群が最上行
のものから順次シフトレジスタ4に読み出され、
該シフトレジスタ4に当該文字パターンの3行
分、即ち、3×32ドツトの点灯又は非点灯を表わ
すビツト信号が格納される。このように、シフト
レジスタ4により原パターンにおける各ドツトが
順次読み出されるにつれて該シフトレジスタ4の
各行からレジスタ5の各レジスタ5−1,5−
2,5−3にドツト信号が入力される。このレジ
スタ5において、中央のセルEの内容は当該原パ
ターンにおける拡大・装飾処理しようとする対象
ドツトを示し、該セルEの周囲の8つのセルA〜
DおよびF〜Iの内容は拡大・装飾しようとする
ドツトの周囲のドツト表示状況を示す。
ンを形成する各ドツトの点灯又は非点灯状態を表
わすビツト信号“1”又は“0”が順次シフトレ
ジスタ4に入力され、クロツクおよびタイミング
発生回路1から1つのクロツク信号を受け取る毎
に、第1図において左側から右側に向けて1ビツ
トづつシフトされる。このようにして、「愛」の
文字パターンを形成する32×32ドツト群が最上行
のものから順次シフトレジスタ4に読み出され、
該シフトレジスタ4に当該文字パターンの3行
分、即ち、3×32ドツトの点灯又は非点灯を表わ
すビツト信号が格納される。このように、シフト
レジスタ4により原パターンにおける各ドツトが
順次読み出されるにつれて該シフトレジスタ4の
各行からレジスタ5の各レジスタ5−1,5−
2,5−3にドツト信号が入力される。このレジ
スタ5において、中央のセルEの内容は当該原パ
ターンにおける拡大・装飾処理しようとする対象
ドツトを示し、該セルEの周囲の8つのセルA〜
DおよびF〜Iの内容は拡大・装飾しようとする
ドツトの周囲のドツト表示状況を示す。
いま、第6図中、矢印を付して示す点灯ドツト
30がレジスタ5のセルEに格納、いいかえれ
ば、該ドツト30の拡大・装飾処理が開始された
とする。このとき、レジスタ5の9つのセルは、
第6図中点線で囲んで示す9つのドツトの状態を
しめすビツト信号を格納している。この様子を、
第8図に示す。第8図において、1は点灯ドツ
ト、0は非点灯ドツトであることを示す。
30がレジスタ5のセルEに格納、いいかえれ
ば、該ドツト30の拡大・装飾処理が開始された
とする。このとき、レジスタ5の9つのセルは、
第6図中点線で囲んで示す9つのドツトの状態を
しめすビツト信号を格納している。この様子を、
第8図に示す。第8図において、1は点灯ドツ
ト、0は非点灯ドツトであることを示す。
上記レジスタ5に格納されている情報が拡大パ
ターン発生用論理回路6および装飾(立体化)パ
ターン発生用論理回路8に同時に入力される。
ターン発生用論理回路6および装飾(立体化)パ
ターン発生用論理回路8に同時に入力される。
上記拡大パターン発生用論理回路6における各
論理ゲート6−1〜6−4は、第2図に示すよう
に、上記レジスタ5から当該拡大・装飾しようと
するドツト30の周囲のドツト表示状況を示す信
号、即ち、セルA〜DおよびF〜Iに格納された
信号(第8図参照)の反転信号を受けて論理決定
を行う。これらの論理ゲート6−1,6−2,6
−3,6−4の出力a,b,c,dはそれぞれ
1,0,1,1であり、よつてレジスタ7の内容
は第3図4に示すパターンに相当したものとな
る。
論理ゲート6−1〜6−4は、第2図に示すよう
に、上記レジスタ5から当該拡大・装飾しようと
するドツト30の周囲のドツト表示状況を示す信
号、即ち、セルA〜DおよびF〜Iに格納された
信号(第8図参照)の反転信号を受けて論理決定
を行う。これらの論理ゲート6−1,6−2,6
−3,6−4の出力a,b,c,dはそれぞれ
1,0,1,1であり、よつてレジスタ7の内容
は第3図4に示すパターンに相当したものとな
る。
一方、装飾パターン発生用論理回路8における
各論理ゲート回路8−1および論理ゲート8−2
〜8−4は、第4図に示すように、上記レジスタ
5から上述したと同様にドツト30の周囲のドツ
ト表示状況を示す信号(第8図参照)を受けて論
理決定を行う。これらの論理ゲート回路および論
理ゲート8−2,8−3,8−4の出力e,f,
g,hはそれぞれ1,0,0,1である。これら
の出力e=1,f=0,g=0,h=1はレジス
タ9および10に格納される(第1図参照)。
各論理ゲート回路8−1および論理ゲート8−2
〜8−4は、第4図に示すように、上記レジスタ
5から上述したと同様にドツト30の周囲のドツ
ト表示状況を示す信号(第8図参照)を受けて論
理決定を行う。これらの論理ゲート回路および論
理ゲート8−2,8−3,8−4の出力e,f,
g,hはそれぞれ1,0,0,1である。これら
の出力e=1,f=0,g=0,h=1はレジス
タ9および10に格納される(第1図参照)。
このようにして、レジスタ7に当該拡大・装飾
対象のドツト30に対する拡大パターン31が格
納される一方、レジスタ9に該ドツト30に対す
る装飾(立体化)パターンの立体側面終端部32
が格納されるとともにレジスタ10に該装飾パタ
ーンの立体側面中間部33が格納される。これら
のレジスタ7,9および10に格納された拡大パ
ターンデータ、装飾パターンの立体側面終端部お
よび立体側面中間部データは上記タイミング発生
回路1からの読み出しタイミング信号に基づいて
画像メモリ11に読み出され、該画像メモリ11
において共に2×2ドツトマトリツクスにより形
成される拡大パターン31、装飾パターンの立体
側面中間部33および立体側面終端部32が当該
画像メモリ平面上に−45℃の傾きを有する直線に
沿つて順次配列されるようにされる。このように
して画像メモリ11に形成された漢字「愛」の原
パターンの拡大・装飾(立体化)パターンを第7
図に示す。なお、第7図において、上記ドツト3
0に対する拡大パターン31並びに装飾パターン
部分32および33を点線で囲みかつ矢印を付し
て示す。
対象のドツト30に対する拡大パターン31が格
納される一方、レジスタ9に該ドツト30に対す
る装飾(立体化)パターンの立体側面終端部32
が格納されるとともにレジスタ10に該装飾パタ
ーンの立体側面中間部33が格納される。これら
のレジスタ7,9および10に格納された拡大パ
ターンデータ、装飾パターンの立体側面終端部お
よび立体側面中間部データは上記タイミング発生
回路1からの読み出しタイミング信号に基づいて
画像メモリ11に読み出され、該画像メモリ11
において共に2×2ドツトマトリツクスにより形
成される拡大パターン31、装飾パターンの立体
側面中間部33および立体側面終端部32が当該
画像メモリ平面上に−45℃の傾きを有する直線に
沿つて順次配列されるようにされる。このように
して画像メモリ11に形成された漢字「愛」の原
パターンの拡大・装飾(立体化)パターンを第7
図に示す。なお、第7図において、上記ドツト3
0に対する拡大パターン31並びに装飾パターン
部分32および33を点線で囲みかつ矢印を付し
て示す。
上記構成の装置を用いてドツトマトリツクスに
より表示される漢文パターンを拡大・装飾すると
ともに図示しないドツトプリンターを用いた印字
した一例を、第9図に示す。
より表示される漢文パターンを拡大・装飾すると
ともに図示しないドツトプリンターを用いた印字
した一例を、第9図に示す。
なお、上述した実施例は、原パターンを縦横2
倍に拡大する装置であるが、論理回路6における
論理ゲート6−1,6−2,……,6−4および
レジスタの容量を適宜に変更することにより、随
意の倍率n×mに拡大することができる。
倍に拡大する装置であるが、論理回路6における
論理ゲート6−1,6−2,……,6−4および
レジスタの容量を適宜に変更することにより、随
意の倍率n×mに拡大することができる。
また、論理回路8における論理ゲート回路8−
1、論理ゲート8−2〜8−3並びにレジスタ9
および10を変更して他の装飾を行うようにして
もよい。
1、論理ゲート8−2〜8−3並びにレジスタ9
および10を変更して他の装飾を行うようにして
もよい。
効 果
以上のことから明らかなように、この発明によ
れば、拡大・装飾しようとする原パターンの各ド
ツト毎にそのドツトの周囲のドツト表示状況に応
じて定められる拡大パターンと装飾パターンを逐
次発生して原パターン全体の拡大・装飾パターン
を得るようにしたものであり、従来のベクトル表
現式図形処理装置におけるような厄介な演算処理
を必要とせず、迅速かつ簡単に拡大・装飾処理を
行うことができる。
れば、拡大・装飾しようとする原パターンの各ド
ツト毎にそのドツトの周囲のドツト表示状況に応
じて定められる拡大パターンと装飾パターンを逐
次発生して原パターン全体の拡大・装飾パターン
を得るようにしたものであり、従来のベクトル表
現式図形処理装置におけるような厄介な演算処理
を必要とせず、迅速かつ簡単に拡大・装飾処理を
行うことができる。
また、原パターンの各ドツトに対し逐次拡大・
装飾処理するようにしたから、拡大・装飾パター
ンを表示したり又はプリンターにより印字するに
あたり、従来形式の装置におけるように拡大・装
飾パターン全体を画像メモリ装置に記憶させる必
要もないのでメモリ装置の容量は小さくても十分
であり、装置全体を小型かつ安価なものにするこ
とができる。
装飾処理するようにしたから、拡大・装飾パター
ンを表示したり又はプリンターにより印字するに
あたり、従来形式の装置におけるように拡大・装
飾パターン全体を画像メモリ装置に記憶させる必
要もないのでメモリ装置の容量は小さくても十分
であり、装置全体を小型かつ安価なものにするこ
とができる。
第1図は本発明の拡大・装飾パターン発生装置
の構成を示すブロツク図、第2図1〜4はそれぞ
れ上記装置における拡大パターン発生用論理回路
に含まれる具体的な論理ゲート回路図、第3図1
〜8は上記装置において拡大パターンを発生する
にあたり4つの特別の場合のレジスタ5および7
のデータフオーマツトを示す図、第4図1〜4は
それぞれ上記装置における装飾(立体化)パター
ン発生用論理回路に含まれる具体的な論理ゲート
回路図、第5図1〜6,7,8,9および10は
それぞれ第4図1,2,3,4の論理ゲート回路
の出力e,f,g,hが“1”となる場合のレジ
スタ5のデータフオーマツトを示す図、第6図は
上記装置に用いることができる32×32ドツトマト
リツクスの文字パターンの一部分を示す図、第7
図は上記装置により得られた第6図の文字パター
ンの拡大・装飾パターンの一部分を示す図、第8
図は第7図の拡大・装飾パターンにおける部分3
1,32および32に対するレジスタ5のデータ
フオーマツトを示す図、第9図は上記装置に用い
て得られた漢字の拡大・装飾パターンを印字した
一例を示す図である。 1……クロツクおよびタイミング発生回路、2
……フオントメモリ、3……原パターンメモリ、
4……シフトレジスタ、5……レジスタ、6……
拡大パターン発生用論理回路、6−1,6−2,
……,6−4……論理ゲート、7……レジスタ、
8……装飾パターン発生用論理回路、8−1……
論理ゲート回路、8−2,……,8−4……論理
ゲート回路、9,10……レジスタ、11……画
像メモリ、30……点灯ドツト、31……拡大パ
ターン部、32……装飾パターンの立体側面終端
部、33……装飾パターンの立体側面中間部。
の構成を示すブロツク図、第2図1〜4はそれぞ
れ上記装置における拡大パターン発生用論理回路
に含まれる具体的な論理ゲート回路図、第3図1
〜8は上記装置において拡大パターンを発生する
にあたり4つの特別の場合のレジスタ5および7
のデータフオーマツトを示す図、第4図1〜4は
それぞれ上記装置における装飾(立体化)パター
ン発生用論理回路に含まれる具体的な論理ゲート
回路図、第5図1〜6,7,8,9および10は
それぞれ第4図1,2,3,4の論理ゲート回路
の出力e,f,g,hが“1”となる場合のレジ
スタ5のデータフオーマツトを示す図、第6図は
上記装置に用いることができる32×32ドツトマト
リツクスの文字パターンの一部分を示す図、第7
図は上記装置により得られた第6図の文字パター
ンの拡大・装飾パターンの一部分を示す図、第8
図は第7図の拡大・装飾パターンにおける部分3
1,32および32に対するレジスタ5のデータ
フオーマツトを示す図、第9図は上記装置に用い
て得られた漢字の拡大・装飾パターンを印字した
一例を示す図である。 1……クロツクおよびタイミング発生回路、2
……フオントメモリ、3……原パターンメモリ、
4……シフトレジスタ、5……レジスタ、6……
拡大パターン発生用論理回路、6−1,6−2,
……,6−4……論理ゲート、7……レジスタ、
8……装飾パターン発生用論理回路、8−1……
論理ゲート回路、8−2,……,8−4……論理
ゲート回路、9,10……レジスタ、11……画
像メモリ、30……点灯ドツト、31……拡大パ
ターン部、32……装飾パターンの立体側面終端
部、33……装飾パターンの立体側面中間部。
Claims (1)
- 【特許請求の範囲】 1 ドツトマトリツクスにより構成される基本パ
ターン情報を各ドツト毎に逐次そのドツトの周囲
の状況情報と一緒に読み出す手段と、 上記読み出し手段により読み出したドツトに対
しそのドツトの情報及びそのドツトの周囲の状況
情報に応じて定められた拡大パターンを発生する
拡大パターン発生手段と、 上記読み出し回路により読み出したドツトに対
しそのドツトの情報及びそのドツトの周囲の状況
情報に応じて定められた装飾パターンを発生する
装飾パターン発生手段と、 上記拡大パターン発生手段から出力される拡大
パターンと上記装飾パターン発生手段から出力さ
れる装飾パターンとを合成して記憶する画像記憶
手段とから構成したことを特徴とする、拡大・装
飾パターン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191435A JPS6249572A (ja) | 1985-08-29 | 1985-08-29 | 拡大・装飾パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191435A JPS6249572A (ja) | 1985-08-29 | 1985-08-29 | 拡大・装飾パタ−ン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249572A JPS6249572A (ja) | 1987-03-04 |
| JPH0528837B2 true JPH0528837B2 (ja) | 1993-04-27 |
Family
ID=16274569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191435A Granted JPS6249572A (ja) | 1985-08-29 | 1985-08-29 | 拡大・装飾パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249572A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480036A (en) * | 1977-12-08 | 1979-06-26 | Toyo Communication Equip | Crt display unit having profile character generating function |
| JPS5591022A (en) * | 1978-12-28 | 1980-07-10 | Nec Corp | Interpolation system for character pattern |
| JPS5678883A (en) * | 1979-11-30 | 1981-06-29 | Nippon Electric Co | Characterrsize converter |
-
1985
- 1985-08-29 JP JP60191435A patent/JPS6249572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6249572A (ja) | 1987-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138173B2 (ja) | グラフィックス用フレームメモリ装置 | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| JPH01174463A (ja) | ドットパターン補正方法 | |
| EP0062669A1 (en) | GRAPHIC IMAGE AND TEXT GENERATOR FOR A SCANNING SCANNING DISPLAY. | |
| JPS6249572A (ja) | 拡大・装飾パタ−ン発生装置 | |
| JPH05181454A (ja) | 表示方式、その制御回路および表示装置 | |
| JPS6052437B2 (ja) | 文字表示装置 | |
| JPH025185A (ja) | イメージ処理装置 | |
| JPS60126694A (ja) | グラフィックディスプレイ | |
| JPH01166967A (ja) | パターン発生装置 | |
| JPH0220996B2 (ja) | ||
| JPS63183490A (ja) | 飾り袋文字生成装置 | |
| JPH081555B2 (ja) | 装飾文字発生装置 | |
| JP2007183377A (ja) | 表示制御装置 | |
| JPS59197083A (ja) | Crt表示装置 | |
| JPH06110434A (ja) | 文字表示装置 | |
| JPS6383792A (ja) | カ−ソル表示制御装置 | |
| JPH02242324A (ja) | 文字・図形表示装置 | |
| JPH0594170A (ja) | ベクトルフオント描画装置 | |
| JPS63157187A (ja) | 動画表示用キヤラクタvramを持つ表示装置 | |
| JPH03278190A (ja) | 多角形塗りつぶし方式 | |
| Novak | Advanced Graphics | |
| JPS6242277B2 (ja) | ||
| JPS61239288A (ja) | 文字パタ−ン発生方式 | |
| JPH079574B2 (ja) | 表示修飾制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |