JPH05289660A - 効果付加装置を内蔵した音源集積回路およびそれを用いた音源装置 - Google Patents

Abstract

(57)【要約】 【目的】 効果付加用のＤＳＰを内蔵する音源ＬＳＩを
含む複数チップの音源ＬＳＩを使用してシステムを構成
する場合に、外付けされるディレイ用ＲＡＭやＤ／Ａ変
換器などの部品を極力減らすことを目的とする。 【構成】 マスター用とスレーブ用の各音源ＬＳＩ１０
４、１０５において、楽音信号発生器からの１６発音チ
ャネルの時分割楽音信号が、１チャネルの楽音信号毎に
４つの異なるグループに分けられて、それぞれ異なる係
数で重み付けられ、累算される。スレーブ用音源ＬＳＩ
１０４で得られた４種類の累算出力は、マスター用音源
ＬＳＩ１０５に転送され、そこで、マスター自身によっ
て得られた各累算出力と加算される。その加算結果は、
マスター用音源ＬＳＩ内１０５のＤＳＰで、外付けのＲ
ＡＭ１０６をディレイ用メモリとして効果付加処理が施
された後、Ｄ／Ａ変換器１０７へ出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子楽器等における楽
音を発生するための、効果付加装置を内蔵した音源集積
回路およびそれを用いた音源装置に関する。

【０００２】

【従来の技術】近年、ＬＳＩ技術の飛躍的な向上により
１チップのＬＳＩ内に複数の機能を持たせることが可能
となり、例えば電子楽器の場合、１チップの音源ＬＳＩ
中に、エフェクタ用のディジタル信号処理装置（ＤＳ
Ｐ：digital signal processor）などを内蔵させること
が行われている。

【０００３】その結果、例えば高品質なリバーブなどの
エフェクタが、低価格の普及システムでも実現されるよ
うになった。図８は、音源ＬＳＩを１チップ使用した、
従来の電子鍵盤楽器の全体構成図である。

【０００４】図８において、ＣＰＵ（中央演算制御装
置）８０３が、鍵盤８０１、スイッチ部８０２の状態を
走査し、それらの走査結果に基づいて、音源ＬＳＩ８０
４の発音を制御する。音源ＬＳＩ８０４は、ＣＰＵ８０
３の命令により楽音信号を生成し、ＲＡＭ(Random Acce
ss Memoy) ８０５をタイムディレイ用メモリとして、上
記楽音信号にエフェクト処理を施し、その結果得られる
ディジタルの楽音信号をＤ／Ａ変換器８０６に出力す
る。Ｄ／Ａ変換器８０６は、そのディジタル楽音信号を
アナログ信号に変換し、それに基づく楽音がアンプ８０
７を介してスピーカ８０８から放音される。

【０００５】つぎに、図９は高級システムにおいて音色
やポリフォニック数などについて普及システムと差別化
を図るために、音源ＬＳＩを２チップ使用した、従来の
電子鍵盤楽器の全体構成図である。

【０００６】図９の構成および動作は、音源ＬＳＩ９０
４、９０５によって発生された楽音に、エフェクト処理
が施される箇所が２箇所になっている点のみが異なり、
他の点は図８の場合と同じである。エフェクト処理が施
され、２つのＤ／Ａ変換器９０７、９０９から出力され
た楽音信号は、アンプ９１０で混合され、スピーカ９１
１から楽音として放音される。

【０００７】

【発明が解決しようとする課題】以上のように、音源Ｌ
ＳＩを複数チップ使用すると、それぞれのＬＳＩが別個
にエフェクト処理を行うことになるため、音源ＬＳＩ内
のエフェクト処理用のＤＳＰに対応して、ディレイ用Ｒ
ＡＭやＤ／Ａ変換器などの部品が音源ＬＳＩの数だけ必
要になる。そのため、システム全体が大きくなり、また
コストアップをまねき、音源ＬＳＩを数多く使用するの
に問題があった。

【０００８】本発明の課題は、効果付加用のＤＳＰなど
を内蔵する音源ＬＳＩを含む複数チップの音源ＬＳＩを
使用してシステムを構成する場合に、外付けされるディ
レイ用ＲＡＭやＤ／Ａ変換器などの部品を極力減らすこ
とにある。

【０００９】

【課題を解決するための手段】本発明の第１の態様は、
効果付加装置を内蔵した音源集積回路として、以下のよ
うな構成を有する。

【００１０】まず、楽音信号を生成する楽音信号生成手
段を有する。この手段は、ＰＣＭ音源方式、周波数変調
音源方式、位相変調音源方式、倍音加算音源方式などに
基づいて楽音信号を生成する。

【００１１】つぎに、外部から入力される楽音信号を入
力する入力手段を有する。この手段は、例えば外部から
シリアルデータ形式で入力される楽音信号を入力して自
集積回路内で使用されるパラレルデータ形式に変換する
シリパル−パラレル変換手段を有する。

【００１２】また、楽音信号生成手段で生成された楽音
信号と、外部から入力手段を介して入力される楽音信号
とを混合する混合手段を有する。さらに、混合手段の出
力に対してコーラス効果、リバーブ効果などの音響効果
を付加する効果付加手段を有する。この手段は、例えば
音源集積回路内に配置されるディジタル信号処理装置に
よって実現される。

【００１３】そして、効果付加手段から得られる楽音信
号を外部のＤ／Ａ変換器などに出力する第１の出力手段
を有する。本発明の第２の態様は、効果付加装置を内蔵
した音源集積回路として、以下のような構成を有する。

【００１４】まず、本発明の第１の態様の場合と同様の
楽音信号生成手段、入力手段、混合手段、効果付加手
段、および第１の出力手段を有する。つぎに、混合手段
の出力を外部に出力する第２の出力手段を有する。この
手段は、例えば混合手段のパラレルデータ形式の出力を
シリアルデータ形式に変換して外部に出力するパラレル
−シリアル変換手段を有する。

【００１５】本発明の第３の態様は、音源装置として、
以下のような構成を有する。まず、それぞれが本発明の
第２の態様で示される複数個の音源集積回路が、前述し
た本発明の第２の態様における第２の出力手段と入力手
段によって相互に縦続に接続される構成を有する。

【００１６】そして、縦続に接続された各音源集積回路
のうち、末端に接続された音源集積回路の第１の出力手
段が出力楽音信号を出力するように構成される。本発明
の第４の態様は、効果付加装置を内蔵した音源集積回路
として、以下のような構成を有する。

【００１７】複数の時分割された楽音信号を生成する楽
音信号生成手段を有する。この手段は、本発明の第１の
態様の場合と同様の種々の音源方式で、例えば１６音ポ
リフォニックの楽音信号を生成する。

【００１８】つぎに、外部から入力される複数のグルー
プに分配された楽音信号を入力する入力手段を有する。
この手段は、例えば左チャネル信号、右チャネル信号、
第１エフェクト信号、第２エフェクト信号の４つのグル
ープなどに分配して累算された楽音信号を入力する。こ
のとき、本発明の第１の態様の場合と同様、この手段
は、例えば外部からシリアルデータ形式で順次入力され
る上記各楽音信号を入力して自集積回路内で使用される
パラレルデータ形式に変換するシリパル−パラレル変換
手段を有する。

【００１９】つぎに、自集積回路内の楽音信号生成手段
で生成された複数の時分割された楽音信号を上述した複
数のグループに分配する分配手段を有する。この手段
は、サンプリング区間毎に、各時分割チャネルの楽音信
号にそれぞれ各グループに対応した係数を乗算し、各乗
算結果を各グループ毎に累算する。

【００２０】また、分配手段で複数のグループに分配さ
れた楽音信号と、外部から入力手段を介して入力される
複数のグループに分配された楽音信号とを、各グループ
毎に混合する混合手段を有する。

【００２１】さらに、混合手段の複数のグループ毎の出
力に対して音響効果を付加する効果付加手段を有する。
この手段は、例えば前述した第１エフェクト信号、第２
エフェクト信号に対して、それぞれ別特性のコーラス効
果、リバーブ効果などを付加し、その結果得られる２系
統の信号を前述した左チャネル信号、右チャネル信号に
それぞれ加算して、２系統のステレオの楽音信号を生成
する。この手段は、本発明の第１の態様の場合と同様、
例えば音源集積回路内に配置されるディジタル信号処理
装置によって実現される。

【００２２】そして、効果付加手段から得られる楽音信
号を外部に出力する第１の出力手段を有する。この手段
は、例えば上述の２系統のステレオの楽音信号を外部の
Ｄ／Ａ変換器などに出力する。

【００２３】本発明の第５の態様は、効果付加装置を内
蔵した音源集積回路として、以下のような構成を有す
る。まず、本発明の第４の態様の場合と同様の楽音信号
生成手段、入力手段、分配手段、混合手段、効果付加手
段、および第１の出力手段を有する。

【００２４】つぎに、混合手段の複数のグループ毎の出
力を外部に出力する第２の出力手段を有する。この手段
は、本発明の第２の態様の場合と同様、例えば混合手段
のパラレルデータ形式の各グループ毎の出力をそれぞれ
シリアルデータ形式に変換して順次外部に出力するパラ
レル−シリアル変換手段を有する。

【００２５】本発明の第６の態様は、音源装置として、
以下のような構成を有する。まず、それぞれが本発明の
第５の態様で示される複数個の音源集積回路が、前述し
た本発明の第５の態様における第２の出力手段と入力手
段によって相互に縦続に接続される構成を有する。

【００２６】そして、縦続に接続された各音源集積回路
のうち、末端に接続された音源集積回路の第１の出力手
段が出力楽音信号を出力するように構成される。

【００２７】

【作用】本発明の第１の態様または第４の態様では、音
源集積回路内の楽音信号生成手段によって生成される楽
音信号は、混合手段によって、外部から入力手段を介し
て入力される楽音信号と混合することができる。そし
て、その混合出力に対して音源集積回路内の効果付加手
段で音響効果を付加し、その出力を第１の出力手段を介
して外部のＤ／Ａ変換器などに出力することができる。

【００２８】従って、音源集積回路内で生成される楽音
信号と外部で生成される楽音信号に対して効率的に効果
付加を行なうことができる。そして、効果付加のために
使用される外部ＲＡＭやＤ／Ａ変換器などの出力装置
は、効果付加が行なわれる音源集積回路に対して１組接
続すればよため、システム規模の増大を抑えることがで
きる。

【００２９】本発明の第２の態様または第５の態様で
は、本発明の第１の態様の構成に加えて、混合手段の出
力を外部に出力するための第２の出力手段が設けられて
いる。この結果、上述の音源集積回路を本発明の第３の
態様または第６の態様で示されるように縦続に接続する
ことによって、同じ構成の音源集積回路を、楽音信号の
生成のみを行なう音源集積回路と楽音信号の生成と音響
効果の付加を行なう音源集積回路に機能分けさせること
ができ、音源集積回路の汎用性を高めることができる。

【００３０】そして、この場合にも、効果付加のために
使用される外部ＲＡＭやＤ／Ａ変換器などの出力装置
は、効果付加が行なわれる音源集積回路のみに対して１
組接続すればよため、システム規模の増大を抑えること
ができる。

【００３１】また、本発明の第４〜第６の態様では、楽
音信号を複数のグループに分けて処理する機構を設ける
ことにより、安価な音源集積回路によって、ステレオ処
理などの機能の高い処理を実現することができる。

【００３２】

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図１は、本発明を電子鍵盤楽器に
適用した実施例の全体構成図である。

【００３３】図１で、まず、ＣＰＵ１０３は、鍵盤１０
１、スイッチ部１０２の状態を走査し、それらの走査結
果に基づいて音源ＬＳＩ１０４および１０５を制御す
る。音源ＬＳＩ１０４はスレーブ用として使われ、ＣＰ
Ｕ１０３からの演奏データに基づいて、各発音チャネル
の楽音信号を生成し累算して、マスター用音源ＬＳＩ１
０５に転送する。

【００３４】マスター用音源ＬＳＩ１０５は、自ＬＳＩ
内で生成される各発音チャネルの楽音信号を累算し、そ
の累算値とスレーブ用音源ＬＳＩ１０４から転送される
楽音信号の累算値とを加算し、その加算値に対して、内
蔵のディジタル信号処理装置（ＤＳＰ）とＲＡＭ１０６
を用いてエフェクト処理を施す。エフェクト処理が施さ
れた楽音信号は、Ｄ／Ａ変換器１０７でアナログ信号に
変換され、それに基づく楽音がアンプ１０８を介してス
ピーカ１０９から放音される。

【００３５】つぎに、図２は、本実施例における音源Ｌ
ＳＩ１０４または１０５の全体構成図である。図２にお
いて、図１のＣＰＵ１０３から送られてくる演奏データ
や各種の制御信号は、インタフェース回路（ＣＰＵ＿Ｉ
Ｆ）２０１を介して、楽音信号発生器（ＴＧ）２０２、
パンニング回路（ＰＡＮ）２０３、およびディジタル信
号処理装置（ＤＳＰ）２０６へ転送される。

【００３６】ここで、ＴＧ２０２は、ＣＰＵ１０３から
の演奏データに応じて、１６ポリフォニックの楽音信号
を時分割で発生する。この楽音信号を発生する方式とし
ては、種々の方式が考えられるが、例えばＰＣＭ音源方
式の場合には、ＰＣＭ波形メモリが、ＴＧ２０２に内蔵
されるか、音源ＬＳＩ１０４または１０５の外部に設け
られる。

【００３７】ＰＡＮ２０３は、後述するように、エフェ
クト処理のために、ＴＧ２０２から送られる時分割楽音
信号を４つのグループに分け、それらに重み付けをして
累算し、時分割でＤＳＰ２０６に転送する。

【００３８】シリパラ変換器ＳＰＣ２０４は、他のＬＳ
Ｉから転送されるシリアル入力をパラレルデータに変換
（以後、シリパラ変換と呼ぶ）する変換器であり、また
パラシリ変換器ＰＳＣ２０５は、他のＬＳＩへ転送され
るパラレルデータをシリアルデータに変換（以後、パラ
シリ変換と呼ぶ）する変換器である。

【００３９】ＤＳＰ２０６は、ＰＡＮ２０３から入力さ
れる楽音信号に対して、図１のＲＡＭ１０６をディレイ
用のメモリとして、エフェクト処理を施し、その結果得
られる楽音信号を図１のＤ／Ａ変換器１０７へ出力す
る。

【００４０】つぎに、図３、図４は、マスターおよびス
レーブ用各音源ＬＳＩ１０５、１０４、ならびにこれら
のＬＳＩに含まれるＰＡＮ２０３の全体構成を表すブロ
ック図である。このマスターとスレーブの２つの音源Ｌ
ＳＩは、同一構成を有し、両者が図３、図４のように接
続点１、２、３で接続され、後述するゲート３１３やセ
レクタ３１１が制御されることによって、各ＴＧ２０２
で発生された楽音信号にエフェクト処理が施される。

【００４１】以下、図３、図４の音源ＬＳＩの構成とエ
フェクト処理の動作について、図５および図６のタイム
チャートを用いて説明する。まず、図３のスレーブ用の
音源ＬＳＩ１０４のＴＧ２０２は、図１のＣＰＵ１０３
からＣＰＵ＿ＩＦ２０１を介して入力される演奏データ
に基づいて、図５の「ＷＡＶＥ」のＷ１５、Ｗ０、Ｗ
１、・・・などで示される波高値からなる１６音ポリフ
ォニックの楽音信号を時分割で発生する。なお、図５の
「ＣＬＫ」は動作クロック、「ＣＮＴ」は演算タイミン
グ用カウンタの値である。また、Ｗ０〜Ｗ１５までの１
周が、１サンプリング区間に相当する。

【００４２】つぎに、ＰＡＮ２０３内のＰＡＮメモリ３
０１は、１６の各チャネル毎に、４つのグループＬ、
Ｒ、Ｅ１、Ｅ２の各楽音信号に重み付けをするために記
憶している各係数データを順次出力する。これらの係数
データは、乗算器３０２において、図５の「ＭＰＹ」で
示されるように、ＴＧ２０２からの時分割の楽音信号と
チャネル毎に乗算され、その乗算結果がフリップフロッ
プ（ＦＦ）３０３に格納される。

【００４３】このＦＦ３０３の出力は、加算器３０４
で、ゲート３０６を介して入力される４段のシフトレジ
スタＳ／Ｒ３０５のフィードバック出力と、図５の「Ａ
ＤＤ」で示されるように加算される。

【００４４】その結果、それぞれの楽音信号（Ｗ０〜Ｗ
１５）の上記各グループ毎の累算結果Ｌ、Ｒ、Ｅ１、Ｅ
２が、シフトレジスタＳ／Ｒ３０５から、図５の「Ｓ／
Ｒ」で示されるように出力される。なお、ゲート３０６
は、ゲート制御信号「Ｔ１」が図５に示すように変化す
るため、上記楽音信号（Ｗ０〜Ｗ１５）の累算結果がシ
フトレジスタＳ／Ｒ３０５から出力されるタイミングで
は、、それらの出力が加算器３０３へフィードバックさ
れるのが阻止される。

【００４５】つぎに、ＦＦ３０７、３０８、３０９、お
よび３１０は、図５に示されるラッチクロックＣＫＬ、
ＣＫＲ、ＣＫＥ１、ＣＫＥ２によって、シフトレジスタ
Ｓ／Ｒ３０５から出力される各グループ毎の楽音信号の
累算結果を、図５に示されるように取り込む。なお、こ
れらのラッチクロックＣＫＬ、ＣＫＲ、ＣＫＥ１、ＣＫ
Ｅ２は、「ＷＡＶＥ」のＷ０〜Ｗ１のタイミングにかけ
て出力される。

【００４６】つぎに、セレクタＳＥＬ３１１は、各フリ
ップフロップ３０７〜３１０に取り込まれた各グループ
の累算結果を、図６の「ＳＥＬ」で示される制御信号Ｓ
ＥＬに基づいて、１サンプリング区間（図５の「ＣＮ
Ｔ」の０〜３Ｆに対応する）を４分割した区間のそれぞ
れにおいて順次出力する。

【００４７】このようにして出力される各累算結果は、
パラシリ変換器２０５において、図６の「ＢＣＫ」で示
されるビットクロックに基づいて、図６の「ＳＤＡＴ
Ａ」で示されるようにそれぞれ０〜１５の１６ビットの
シリアルデータに変換され、図４の構成で示される図１
のマスター用音源ＬＳＩ１０５に順次出力される。な
お、図６のＣＬＫとＣＮＴは、図５におけるものと同じ
である。

【００４８】つぎに、図４のマスター用音源ＬＳＩ１０
５において、図３のスレーブ用音源ＬＳＩ１０４から送
られてくる各累算結果のシリアルデータは、シリパラ変
換器２０４において、図６の「ＷＣＫ」で示されるワー
ドクロックに基づいて、図６の「ＰＤＡＴＡ」で示され
るパラレルデータに変換され、ゲート３１３に入力され
る。

【００４９】ゲート３１３には、制御信号ＭＯＤＥとし
て論理「１」が与えられており、これによりゲート３１
３が開かれている。従って、上述のようにパラレルデー
タに変換された図３のスレーブ用音源ＬＳＩ１０４から
の各累算結果は、マスター用音源ＬＳＩ１０５自身が生
成し累算した楽音信号と、加算器３１２で加算される。

【００５０】マスター用音源ＬＳＩ１０５において、Ｔ
Ｇ２０２から出力される１６ポリフォニックの各楽音信
号が４つのグループＬ、Ｒ、Ｅ１、Ｅ２に累算される動
作は、上述したスレーブ用音源ＬＳＩ１０４における場
合と同様である。

【００５１】ただし、スレーブ用音源ＬＳＩ１０４から
出力さる各累算結果がマスター用音源ＬＳＩ１０５に転
送される際に、図６の「ＳＥＬ」と「ＰＤＡＴＡ」を比
較すると理解されるように、１グループ（ワード）分の
遅れが生じる。

【００５２】その結果、同期して動作するマスターとス
レーブの２つの音源ＬＳＩの楽音信号が加算器３１２で
加算される場合、このままだと１グループ分だけタイミ
ングがずれてしまう。そこで、マスター用音源ＬＳＩ１
０５においては、スレーブ用音源ＬＳＩ１０４に比較し
て、１グループ分だけ遅れたタイミングで累算動作が実
行される。そして、それを実現するために、マスター用
音源ＬＳＩ１０５においては、スレーブ用音源ＬＳＩ１
０４に比較して、ＰＡＮメモリ３０１に、予め１グルー
プタイミング分ずらされた係数が書き込まれる。

【００５３】図４において、マスター用音源ＬＳＩ１０
５の加算器３１２における加算結果は、ＤＳＰ２０６と
パラシリ変換器２０５に転送される。パラシリ変換器２
０５の出力は図３のスレーブ用音源ＬＳＩ１０４のシリ
パラ変換器２０４に送られる。しかし、図３のスレーブ
用音源ＬＳＩ１０４のゲート３１３には制御信号ＭＯＤ
Ｅとして論理「０」が与えられており、これによりゲー
ト３１３が閉じられている。従って、マスター用音源Ｌ
ＳＩ１０５からの上記加算結果はスレーブ用音源ＬＳＩ
１０４には取り込まれない。

【００５４】一方、図４のマスター用音源ＬＳＩ１０５
のＤＳＰ２０６に入力された上記加算結果は、ここで、
外付けされた図１のＲＡＭ１０６をディレイ用メモリと
して、エフェクト処理が施される。

【００５５】図７は、ＤＳＰ２０６内で行われるフェク
ト処理の機能ブロック図である。図７において、Ｌ、
Ｒ、Ｅ１、Ｅ２は、前述したように、それぞれ４つのグ
ループに分けられた楽音信号の累算値である。

【００５６】まず、コーラス付加部７０１は、楽音信号
Ｅ１に対してコーラス効果を付加して、Ｌ（左）成分の
信号ＣＬと、Ｒ（右）成分の信号ＣＲを作成する。これ
ら２つの信号は、それぞれ加算器７０５、７０６に送ら
れるとともに、加算器７０２で加算される。

【００５７】加算器７０２の出力は、加算器７０３にお
いて楽音信号Ｅ２と加算され、リバーブ付加部７０４に
入力され、ここでリバーブ効果が付加され、その結果、
Ｌ（左）成分の信号ＲＬと、Ｒ（右）成分の信号ＲＲが
作成される。

【００５８】上述の２つの信号は、それぞれ加算器７０
５、７０６で、コーラス付加部７０１からの信号ＣＬお
よびＣＲとそれぞれ加算され、それぞれの加算結果が加
算器７０７、７０８に送られる。

【００５９】このようにして、楽音信号Ｅ１、Ｅ２に対
して、コーラス付加部７０１とリバーブ付加部７０４で
エフェクト処理が施される。なお、図７において、楽音
信号Ｅ１、Ｅ２の値の組み合わせにより、つぎの４通り
のエフェクト処理が行われる。

【００６０】すなわち、 （１）Ｅ１＝０かつＥ２≠０ の場合は、リバーブのみ
がかかる。 （２）Ｅ１≠０かつＥ２＝０ の場合は、コーラスとリ
バーブがかかる。 （３）Ｅ１≠０かつＥ２≠０ の場合は、コーラスとリ
バーブがかかる。 （４）Ｅ１＝０かつＥ２＝０ の場合は、コーラスもリ
バーブもかからない。

【００６１】上述のＥ１、Ｅ２の各振幅値は、ＰＡＮメ
モリ３０１に記憶されたＥ１、Ｅ２用の係数によって制
御される。このようにして、エフェクト処理が施された
信号は、加算器７０７、７０８で左成分の楽音信号Ｌ、
あるいは右成分の楽音信号Ｒにそれぞれ加算され、それ
ぞれの加算結果が、ＬチャネルとＲチャネルの信号とし
て、それぞれ図１のＤ／Ａ変換器１０７に出力される。
そして、それぞれの信号は、Ｄ／Ａ変換器１０７でアナ
ログ楽音信号に変換されて、アンプ１０８を介してスピ
ーカ１０９より、エフェクト処理が施された楽音として
放音される。

【００６２】以上のようにして、スレーブ用音源ＬＳＩ
１０４は、自ＬＳＩで生成した楽音信号を累算して、マ
スター用音源ＬＳＩ１０５に転送することができる。そ
して、マスター用音源ＬＳＩ１０５は、スレーブ用音源
ＬＳＩ１０４からの累算出力と、自ＬＳＩで得た楽音信
号の累算値とを加算し、それらの総和に対してエフェク
ト処理を施こすことができ、その結果をＤ／Ａ変換器に
出力できる。

【００６３】なお、本実施例では、２チップの音源ＬＳ
Ｉを用いたが、本発明はこのＬＳＩのチップ数に限定さ
れない。２チップ以上の音源ＬＳＩを用いる場合には、
前述したように、各ＬＳＩのＰＡＮメモリに書き込まれ
る係数を予め順次ずらしておくことにより、各ＬＳＩの
累算値を同期して加算することができる。

【００６４】

【発明の効果】本発明の第１の態様または第４の態様に
よれば、音源集積回路内で生成される楽音信号と外部で
生成される楽音信号に対して音源集積回路内の効果付加
手段によって効率的に効果付加を行なうことが可能とな
る。

【００６５】この場合、効果付加のために使用される外
部ＲＡＭやＤ／Ａ変換器などの出力装置は、効果付加が
行なわれる音源集積回路に対して１組接続すればよた
め、システム規模の増大を抑えることが可能となる。

【００６６】本発明の第２の態様または第５の態様、な
らびに第３の態様または第６の態様によれば、同じ構成
の音源集積回路を縦続に接続することが可能となり、各
音源集積回路を、楽音信号の生成のみを行なう回路と楽
音信号の生成と音響効果の付加を行なう回路に機能分け
させることができ、音源集積回路の汎用性を高めること
が可能となる。従って、製造コストの低減を図ることが
可能となる。

【００６７】そして、この場合にも、効果付加のために
使用される外部ＲＡＭやＤ／Ａ変換器などの出力装置
は、効果付加が行なわれる音源集積回路のみに対して１
組接続すればよため、システム規模の増大を抑えること
ができる。

【００６８】また、本発明の第４〜第６の態様によれ
ば、楽音信号を複数のグループに分けて処理する機構を
設けることにより、安価な音源集積回路によって、ステ
レオ処理などの機能の高い処理を実現することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の実施例の全体構成図である。

【図２】音源ＬＳＩの全体構成図である。

【図３】スレーブ用音源ＬＳＩ１０４、およびＰＡＮ２
０３の構成図である。

【図４】マスター用音源ＬＳＩ１０５、およびＰＡＮ２
０３の構成図である。

【図５】ＰＡＮ２０３のタイムチャートである。

【図６】パラシリ／シリパラ変換に関するタイムチャー
トである。

【図７】ＤＳＰにおけるエフェクト処理の機能ブロック
の一例を示した図である。

【図８】１チップの音源ＬＳＩを使用した、従来の電子
鍵盤楽器の全体構成図である。

【図９】２チップの音源ＬＳＩを使用した、従来の電子
鍵盤楽器の全体構成図である。

【符号の説明】

１０１ 鍵盤 １０２ スイッチ部 １０３ ＣＰＵ １０４ スレーブ用音源ＬＳＩ １０５ マスター用音源ＬＳＩ １０６ ＲＡＭ １０７ Ｄ／Ａ変換器 １０８ アンプ １０９ スピーカ ２０１ ＣＰＵインタフェース ２０２ トーンジェネレータ ２０３ ＰＡＮ ２０４ シリパラ変換器 ２０５ パラシリ変換器 ２０６ ＤＳＰ ３０１ ＰＡＮメモリ ３０２、３０４加算器 ３０３、３０７、３０８、３０９、３１０ フリップフ
ロップ ３０５ シフトレジスタ ３０６ ゲート ３１１ セレクタ ３１２ 加算器 ３１３ ゲート ７０１ コーラス付加部 ７０２、７０３、７０５〜７０８ 加算器 ７０４ リバーブ付加部 ８０１ 鍵盤 ８０２ スイッチ部 ８０３ ＣＰＵ ８０４ 音源ＬＳＩ ８０５ ＲＡＭ ８０６ Ｄ／Ａ変換器 ８０７ アンプ ８０８ スピーカ ９０１ 鍵盤 ９０２ スイッチ部 ９０３ ＣＰＵ ９０４、９０５ 音源ＬＳＩ ９０６、９０８ ＲＡＭ ９０７、９０９ Ｄ／Ａ変換器 ９１０ アンプ ９１１ スピーカ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 効果付加装置を内蔵した音源集積回路に
   おいて、 楽音信号を生成する楽音信号生成手段と、 外部から入力される楽音信号を入力する入力手段と、 前記楽音信号生成手段で生成された楽音信号と、外部か
   ら前記入力手段を介して入力される楽音信号とを混合す
   る混合手段と、 該混合手段の出力に対して音響効果を付加する効果付加
   手段と、 該効果付加手段から得られる楽音信号を外部に出力する
   第１の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
   集積回路。
2. 【請求項２】 効果付加装置を内蔵した音源集積回路に
   おいて、 楽音信号を生成する楽音信号生成手段と、 外部から入力される楽音信号を入力する入力手段と、 前記楽音信号生成手段で生成された楽音信号と、他の音
   源集積回路から前記入力手段を介して入力される楽音信
   号とを混合する混合手段と、 該混合手段の出力に対して音響効果を付加する効果付加
   手段と、 該効果付加手段から得られる楽音信号を外部に出力する
   第１の出力手段と、 前記混合手段の出力を外部に出力する第２の出力手段
   と、 を有することを特徴とする効果付加装置を内蔵した音源
   集積回路。
3. 【請求項３】 楽音信号を生成する楽音信号生成手段
   と、外部から入力される楽音信号を入力する入力手段
   と、前記楽音信号生成手段で生成された楽音信号と、他
   の音源集積回路から前記入力手段を介して入力される楽
   音信号とを混合する混合手段と、該混合手段の出力に対
   して音響効果を付加する効果付加手段と、該効果付加手
   段から得られる楽音信号を外部に出力する第１の出力手
   段と、前記混合手段の出力を外部に出力する第２の出力
   手段と、をそれぞれ有する複数個の音源集積回路が、前
   記第２の出力手段と前記入力手段によって相互に縦続に
   接続され、 該縦続に接続された前記各音源集積回路のうち、末端に
   接続された音源集積回路の前記第１の出力手段が出力楽
   音信号を出力する、 ことを特徴とする音源装置。
4. 【請求項４】 効果付加装置を内蔵した音源集積回路に
   おいて、 複数の時分割された楽音信号を生成する楽音信号生成手
   段と、 外部から入力される複数のグループに分配された楽音信
   号を入力する入力手段と、 前記楽音信号生成手段で生成された複数の時分割された
   楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号
   と、外部から前記入力手段を介して入力される前記複数
   のグループに分配された楽音信号とを、前記各グループ
   毎に混合する混合手段と、 該混合手段の前記複数のグループ毎の出力に対して音響
   効果を付加する効果付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
   第１の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
   集積回路。
5. 【請求項５】 効果付加装置を内蔵した音源集積回路に
   おいて、 複数の時分割された楽音信号を生成する楽音信号生成手
   段と、 外部から入力される複数のグループに分配された楽音信
   号を入力する入力手段と、 前記楽音信号生成手段で生成された複数の時分割された
   楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号
   と、他の音源集積回路から前記入力手段を介して入力さ
   れる前記複数のグループに分配された楽音信号とを、前
   記各グループ毎に混合する混合手段と、 該混合手段の前記複数のグループ毎の出力に対して音響
   効果を付加する効果付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
   第１の出力手段と、 前記混合手段の前記複数のグループ毎の出力を外部に出
   力する第２の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
   集積回路。
6. 【請求項６】 複数の時分割された楽音信号を生成する
   楽音信号生成手段と、外部から入力される複数のグルー
   プに分配された楽音信号を入力する入力手段と、前記楽
   音信号生成手段で生成された複数の時分割された楽音信
   号を前記複数のグループに分配する分配手段と、該分配
   手段で前記複数のグループに分配された楽音信号と、他
   の音源集積回路から前記入力手段を介して入力される前
   記複数のグループに分配された楽音信号とを、前記各グ
   ループ毎に混合する混合手段と、該混合手段の前記複数
   のグループ毎の出力に対して音響効果を付加する効果付
   加手段と、該効果付加手段から得られる楽音信号を外部
   に出力する第１の出力手段と、前記混合手段の前記複数
   のグループ毎の出力を外部に出力する第２の出力手段
   と、をそれぞれ有する複数個の音源集積回路が、前記第
   ２の出力手段と前記入力手段によって相互に縦続に接続
   され、 該縦続に接続された前記各音源集積回路のうち、末端に
   接続された音源集積回路の前記第１の出力手段が出力楽
   音信号を出力する、 ことを特徴とする音源装置。
7. 【請求項７】 前記入力手段は、外部からシリアルデー
   タ形式で入力される楽音信号を入力して自集積回路内で
   使用されるパラレルデータ形式に変換するシリパル−パ
   ラレル変換手段を有する、 ことを特徴とする請求項１乃至６の何れか１項に記載の
   効果付加装置を内蔵した音源集積回路またはそれを用い
   た音源装置。
8. 【請求項８】 前記第２の出力手段は、混合手段のパラ
   レルデータ形式の出力をシリアルデータ形式に変換して
   外部に出力するパラレル−シリアル変換手段を有する、 ことを特徴とする請求項７に記載の効果付加装置を内蔵
   した音源集積回路またはそれを用いた音源装置。