JPH05290494A - ディスクアレイ装置 - Google Patents
ディスクアレイ装置Info
- Publication number
- JPH05290494A JPH05290494A JP4081334A JP8133492A JPH05290494A JP H05290494 A JPH05290494 A JP H05290494A JP 4081334 A JP4081334 A JP 4081334A JP 8133492 A JP8133492 A JP 8133492A JP H05290494 A JPH05290494 A JP H05290494A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- host
- interface control
- bus
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 230000007850 degeneration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】磁気ディスクアレイ装置の各部の障害情報を各
部に接続されたシリアルインタフェースを通じて採取
し、障害箇所を明確に切り分けることができる機能をも
たせるため。 【構成】各部の障害情報を接続されたシリアルインタフ
ェースバス１４を通じて、障害箇所を切り分けるとき、
本実施例のディスクアレイ装置は物理デバイス９−１〜
９−５または各デバイスインタフェース制御回路７−１
〜７−５で発生した障害情報を採取する為に各デバイス
インタフェース制御回路７−１〜７−５をデイジーチェ
イン方式で接続した双方向シリアルインタフェースバス
１４と、シリアルインタフェースバス１４を制御するシ
リアルインターフフェース制御回路１３を有した構成に
なっており、シリアルインタフェース制御回路１３にて
とりまとめた障害情報をマイクロプロセッサ１１に報告
すると共に、マイクロプロセッサ１１は、アレイデータ
制御回路５およびホストインタフェース制御回路３に関
する障害情報を付加して、ホストインタフェース制御回
路３を通じてホストコンピュータに伝達する。
部に接続されたシリアルインタフェースを通じて採取
し、障害箇所を明確に切り分けることができる機能をも
たせるため。 【構成】各部の障害情報を接続されたシリアルインタフ
ェースバス１４を通じて、障害箇所を切り分けるとき、
本実施例のディスクアレイ装置は物理デバイス９−１〜
９−５または各デバイスインタフェース制御回路７−１
〜７−５で発生した障害情報を採取する為に各デバイス
インタフェース制御回路７−１〜７−５をデイジーチェ
イン方式で接続した双方向シリアルインタフェースバス
１４と、シリアルインタフェースバス１４を制御するシ
リアルインターフフェース制御回路１３を有した構成に
なっており、シリアルインタフェース制御回路１３にて
とりまとめた障害情報をマイクロプロセッサ１１に報告
すると共に、マイクロプロセッサ１１は、アレイデータ
制御回路５およびホストインタフェース制御回路３に関
する障害情報を付加して、ホストインタフェース制御回
路３を通じてホストコンピュータに伝達する。
Description
【０００１】
【産業上の利用分野】本発明はディスクアレイ装置に関
し、特に小型で安価な複数台の磁気ディスク装置（以下
各磁気ディスク装置を物理デバイスと記す）を同期並列
処理させることにより、信頼性が高く、高性能な１台の
集合磁気ディスク装置（以下論理デバイスと記す）を実
現するディスクアレイ装置に関する。
し、特に小型で安価な複数台の磁気ディスク装置（以下
各磁気ディスク装置を物理デバイスと記す）を同期並列
処理させることにより、信頼性が高く、高性能な１台の
集合磁気ディスク装置（以下論理デバイスと記す）を実
現するディスクアレイ装置に関する。
【０００２】
【従来の技術】従来のディスクアレイ装置の形態は、
“Ａ Ｃａｓｅ ｆｏｒ Ｒｅｄｕｎｄａｎｔ Ａｒｒ
ａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋｓ
（ＲＡＩＤ）”（Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ
ＵＣＢ／ＣＳＤ ８７／３９１，Ｄｅｃｅｍｂｅｒ １
９８７．）でＲＡＩＤ１〜５が提案されているが、これ
らの従来のディスクアレイ装置は、回路がますます複雑
化しており、障害発生時どの箇所で障害が発生したかど
うかを切り分けることが非常に困難となってきている。
“Ａ Ｃａｓｅ ｆｏｒ Ｒｅｄｕｎｄａｎｔ Ａｒｒ
ａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋｓ
（ＲＡＩＤ）”（Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ
ＵＣＢ／ＣＳＤ ８７／３９１，Ｄｅｃｅｍｂｅｒ １
９８７．）でＲＡＩＤ１〜５が提案されているが、これ
らの従来のディスクアレイ装置は、回路がますます複雑
化しており、障害発生時どの箇所で障害が発生したかど
うかを切り分けることが非常に困難となってきている。
【０００３】
【発明が解決しようとする課題】この従来のディスクア
レイ装置は、信頼性が高く、高性能な磁気ディスク装置
を目指しているが、磁気ディスク装置をアレイ化してい
る為に回路が非常に複雑であり、障害発生時、障害箇所
を明確に切り分けることが非常に困難であるという欠点
がある。
レイ装置は、信頼性が高く、高性能な磁気ディスク装置
を目指しているが、磁気ディスク装置をアレイ化してい
る為に回路が非常に複雑であり、障害発生時、障害箇所
を明確に切り分けることが非常に困難であるという欠点
がある。
【０００４】本発明の目的は、上述のような点に鑑みて
創案されたもので、各部の障害情報を各部に接続された
シリアルインタフェースを通じて採取し、障害箇所を明
確に切り分ける事ができる機能を有するディスクアレイ
装置を提供することにある。
創案されたもので、各部の障害情報を各部に接続された
シリアルインタフェースを通じて採取し、障害箇所を明
確に切り分ける事ができる機能を有するディスクアレイ
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のディスクアレイ
装置は、ホストコンピュータに接続されるホストインタ
フェースと、前記ホストインタフェースを制御するホス
トインタフェース制御回路と、前記ホストインタフェー
ス制御回路に接続されるホストデータバスと、前記ホス
トデータバスに接続されデータを処理するアレイデータ
制御回路と、前記アレイデータ制御回路に接続されるＮ
個（Ｎは２以上の整数）のアレイデータバスと、前記Ｎ
個のアレイデータバスのそれぞれに接続されるＮ個のデ
バイスインタフェース制御回路と、前記Ｎ個のデバイス
インタフェース制御回路のそれぞれに接続されるＮ個の
デバイスインタフェースと、前記Ｎ個のデバイスインタ
フェースのそれぞれに接続されるＮ台の磁気ディスク装
置と、前記各制御回路を制御するマイクロプロセッサ
と、前記マイクロプロセッサの制御に基づいて、前記Ｎ
台の磁気ディスク装置の１台を切り離して制御する場合
の切り離し制御情報を貯蔵すると同時に、前記アレイデ
ータ制御回路にその切り離し情報を提供する切離制御回
路とを備え、前記Ｎ台の磁気ディスク装置中任意の１台
を他の磁気ディスク装置と切り離して、動作させること
ができるディスクアレイ装置において、各前記磁気ディ
スク装置または各デバイスインタフェース制御回路をデ
ィジーチェイン方式で接続した双方向シリアルインタフ
ェースバスと、前記シリアルインタフェースバスを制御
し、前記シリアルインタフェースバスから受け取った障
害情報を前記マイクロプロセッサに報告するシリアルイ
ンタフェース制御回路とを有している。
装置は、ホストコンピュータに接続されるホストインタ
フェースと、前記ホストインタフェースを制御するホス
トインタフェース制御回路と、前記ホストインタフェー
ス制御回路に接続されるホストデータバスと、前記ホス
トデータバスに接続されデータを処理するアレイデータ
制御回路と、前記アレイデータ制御回路に接続されるＮ
個（Ｎは２以上の整数）のアレイデータバスと、前記Ｎ
個のアレイデータバスのそれぞれに接続されるＮ個のデ
バイスインタフェース制御回路と、前記Ｎ個のデバイス
インタフェース制御回路のそれぞれに接続されるＮ個の
デバイスインタフェースと、前記Ｎ個のデバイスインタ
フェースのそれぞれに接続されるＮ台の磁気ディスク装
置と、前記各制御回路を制御するマイクロプロセッサ
と、前記マイクロプロセッサの制御に基づいて、前記Ｎ
台の磁気ディスク装置の１台を切り離して制御する場合
の切り離し制御情報を貯蔵すると同時に、前記アレイデ
ータ制御回路にその切り離し情報を提供する切離制御回
路とを備え、前記Ｎ台の磁気ディスク装置中任意の１台
を他の磁気ディスク装置と切り離して、動作させること
ができるディスクアレイ装置において、各前記磁気ディ
スク装置または各デバイスインタフェース制御回路をデ
ィジーチェイン方式で接続した双方向シリアルインタフ
ェースバスと、前記シリアルインタフェースバスを制御
し、前記シリアルインタフェースバスから受け取った障
害情報を前記マイクロプロセッサに報告するシリアルイ
ンタフェース制御回路とを有している。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】図１において本実施例のディスクアレイ装
置の従来構成部分はホストコンピュータ１に接続される
ホストインタフェース２と、ホストインタフェース２に
接続されるホストインタフェース制御回路３と、ホスト
インタフェース制御回路３に接続されるホストデータバ
ス４と、ホストデータバス４に接続されるアレイデータ
制御回路５と、アレイデータ制御回路５に接続される５
個のアレイデータバス６−１〜６−５と、５個のデバイ
スインタフェース制御回路７−１〜７−５と、５個のデ
バイスインタフェース制御回路７−１〜７−５にそれぞ
れ接続される５個のデバイスインタフェース８−１〜８
−５と、５個のデバイスインタフェース７−１〜７−５
にそれぞれ接続される５台の磁気ディスク装置（物理デ
バイス）９−１〜９−５と、５台の物理デバイス９−１
〜９−５で構成される集合磁気ディスク装置（論理デバ
イス）１０とを有している。
置の従来構成部分はホストコンピュータ１に接続される
ホストインタフェース２と、ホストインタフェース２に
接続されるホストインタフェース制御回路３と、ホスト
インタフェース制御回路３に接続されるホストデータバ
ス４と、ホストデータバス４に接続されるアレイデータ
制御回路５と、アレイデータ制御回路５に接続される５
個のアレイデータバス６−１〜６−５と、５個のデバイ
スインタフェース制御回路７−１〜７−５と、５個のデ
バイスインタフェース制御回路７−１〜７−５にそれぞ
れ接続される５個のデバイスインタフェース８−１〜８
−５と、５個のデバイスインタフェース７−１〜７−５
にそれぞれ接続される５台の磁気ディスク装置（物理デ
バイス）９−１〜９−５と、５台の物理デバイス９−１
〜９−５で構成される集合磁気ディスク装置（論理デバ
イス）１０とを有している。
【０００９】通常、ディスクアレイ装置は１個の論理デ
バイス単位に動作を実行しているが、１台の物理デバイ
スが何らかの事情により正常動作ができなくなったと
き、その物理デバイスを切り離し縮退動作で処理を続行
することができる。
バイス単位に動作を実行しているが、１台の物理デバイ
スが何らかの事情により正常動作ができなくなったと
き、その物理デバイスを切り離し縮退動作で処理を続行
することができる。
【００１０】具体的に述べると、論理デバイス９−１〜
９−５に書き込まれている情報を読み出すときには、切
り離された物理デバイスの内容を他の切り離されていな
い物理デバイスから生成し、ホストコンピュータ１へ伝
達し、また、論理デバイス１０に情報を書き込むときに
は、切り離された物理デバイス以外の物理デバイスには
正常動作時と同じように情報が書き込まれ、切り離され
た物理デバイスに対しては何も行わない。このような動
作が縮退動作である。
９−５に書き込まれている情報を読み出すときには、切
り離された物理デバイスの内容を他の切り離されていな
い物理デバイスから生成し、ホストコンピュータ１へ伝
達し、また、論理デバイス１０に情報を書き込むときに
は、切り離された物理デバイス以外の物理デバイスには
正常動作時と同じように情報が書き込まれ、切り離され
た物理デバイスに対しては何も行わない。このような動
作が縮退動作である。
【００１１】上述のような物理デバイスの切り離しは、
縮退動作を開始時、ホストコンピュータ１がホストイン
タフェース２とホストインタフェース制御回路３とを介
してマイクロプロセッサ１１に対し、切り離すべき物理
デバイスを指定し縮退動作モードになることを指定する
ことによって行われる。
縮退動作を開始時、ホストコンピュータ１がホストイン
タフェース２とホストインタフェース制御回路３とを介
してマイクロプロセッサ１１に対し、切り離すべき物理
デバイスを指定し縮退動作モードになることを指定する
ことによって行われる。
【００１２】この時上記マイクロプロセッサ１１は、切
り離す物理デバイスの情報を切り離し制御回路１２に伝
達し、アレイデータ制御回路５に縮退動作のモードであ
ることを伝達する。切離制御回路１２は、切り離す物理
デバイスの情報を、アレイデータ制御回路５に対して伝
える。アレイデータ制御回路は、マイクロプロセッサ１
１と切離制御回路１２との指示により、切り離すべき物
理デバイスを決定する。
り離す物理デバイスの情報を切り離し制御回路１２に伝
達し、アレイデータ制御回路５に縮退動作のモードであ
ることを伝達する。切離制御回路１２は、切り離す物理
デバイスの情報を、アレイデータ制御回路５に対して伝
える。アレイデータ制御回路は、マイクロプロセッサ１
１と切離制御回路１２との指示により、切り離すべき物
理デバイスを決定する。
【００１３】尚、このときホストコンピュータ１が、ホ
ストインタフェース２とホストインタフェース制御回路
３とを介してマイクロプロセッサ１１に対して切り離し
た物理デバイスに対する命令を指示した場合には、マイ
クロプロセッサ１１は、切り離されている物理デバイス
に接続されているデバイスインタフェース８を制御して
いるデバイスインタフェース制御回路７に動作の指示を
する。その指示を受けたデバイスインタフェース制御回
路は、アレイデータバス６を介して接続されているアレ
イデータ制御回路５からのデータを用いて切り離された
物理デバイスに対する命令の実行を行う。
ストインタフェース２とホストインタフェース制御回路
３とを介してマイクロプロセッサ１１に対して切り離し
た物理デバイスに対する命令を指示した場合には、マイ
クロプロセッサ１１は、切り離されている物理デバイス
に接続されているデバイスインタフェース８を制御して
いるデバイスインタフェース制御回路７に動作の指示を
する。その指示を受けたデバイスインタフェース制御回
路は、アレイデータバス６を介して接続されているアレ
イデータ制御回路５からのデータを用いて切り離された
物理デバイスに対する命令の実行を行う。
【００１４】以上、本実施例のディスクアレイ装置の従
来構成部分の基本動作について述べたが、本実施例のデ
ィスクアレイ装置は上述の従来構成部分の他に各物理デ
バイス９−１〜９−５または各デバイスインタフェース
制御回路７−１〜７−５で発生した障害情報を採取する
為に、各デバイスインタフェース制御回路７−１〜７−
５をデイジーチェイン方式で接続した双方向シリアルイ
ンタフェースバス１４と、シリアルインタフェースバス
１４を制御するシリアルインタフェース制御回路１３と
を有した構成になっている。
来構成部分の基本動作について述べたが、本実施例のデ
ィスクアレイ装置は上述の従来構成部分の他に各物理デ
バイス９−１〜９−５または各デバイスインタフェース
制御回路７−１〜７−５で発生した障害情報を採取する
為に、各デバイスインタフェース制御回路７−１〜７−
５をデイジーチェイン方式で接続した双方向シリアルイ
ンタフェースバス１４と、シリアルインタフェースバス
１４を制御するシリアルインタフェース制御回路１３と
を有した構成になっている。
【００１５】本実施例のディスクアレイ装置ではシリア
ルインタフェース制御回路１３にて取りまとめた障害情
報をマイクロプロセッサ１１に報告すると共に、マイク
ロプロセッサ１１は、アレイデータ制御回路５およびホ
ストインタフェース制御回路３に関する障害情報を付加
して、ホストインタフェース制御回路３を通じてホスト
コンピュータ１に伝達できる機能を有している。
ルインタフェース制御回路１３にて取りまとめた障害情
報をマイクロプロセッサ１１に報告すると共に、マイク
ロプロセッサ１１は、アレイデータ制御回路５およびホ
ストインタフェース制御回路３に関する障害情報を付加
して、ホストインタフェース制御回路３を通じてホスト
コンピュータ１に伝達できる機能を有している。
【００１６】すなわち、障害情報を機能ブロック単位で
採取すると共に、採取した障害情報を通常データバス及
び制御バスとは異なったバスを通じて採取可能な構成と
し、デバイスインタフェース制御回路７−１〜７−５の
中の１台または物理デバイス９−１〜９−５の中の１台
が不良と判定できた場合には、その系統の物理デバイス
を切り離すことによって動作可能な信頼性の高いディス
クアレイ装置を提供できる。
採取すると共に、採取した障害情報を通常データバス及
び制御バスとは異なったバスを通じて採取可能な構成と
し、デバイスインタフェース制御回路７−１〜７−５の
中の１台または物理デバイス９−１〜９−５の中の１台
が不良と判定できた場合には、その系統の物理デバイス
を切り離すことによって動作可能な信頼性の高いディス
クアレイ装置を提供できる。
【００１７】
【発明の効果】以上説明したように本発明は、各磁気デ
ィスク装置または各デバイスインタフェース制御回路で
発生した障害情報を採取する為に各デバイスインタフェ
ース制御回路をデイジーチェイン方式で接続した双方向
シリアルインタフェースバスと、シリアルインタフェー
スバスを制御し、シリアルインタフェースバスから受け
取った障害情報をマイクロプロセッサに報告するシリア
ルインタフェース制御回路とを有し、シリアルインタフ
ェース制御回路にて取りまとめた障害情報をマイクロプ
ロセッサに報告すると共に、マイクロプロセッサは、ア
レイデータ制御回路およびホストインタフェース制御回
路に関する障害情報を付加して、ホストインタフェース
制御回路を通じてホストに報告できる様に構成すること
により、各部の障害情報を各部に接続されたシリアルイ
ンタフェースを通じて採取し、障害箇所を明確に切り分
ける事ができるので、信頼性の高いディスクアレイ装置
を提供できる効果がある。
ィスク装置または各デバイスインタフェース制御回路で
発生した障害情報を採取する為に各デバイスインタフェ
ース制御回路をデイジーチェイン方式で接続した双方向
シリアルインタフェースバスと、シリアルインタフェー
スバスを制御し、シリアルインタフェースバスから受け
取った障害情報をマイクロプロセッサに報告するシリア
ルインタフェース制御回路とを有し、シリアルインタフ
ェース制御回路にて取りまとめた障害情報をマイクロプ
ロセッサに報告すると共に、マイクロプロセッサは、ア
レイデータ制御回路およびホストインタフェース制御回
路に関する障害情報を付加して、ホストインタフェース
制御回路を通じてホストに報告できる様に構成すること
により、各部の障害情報を各部に接続されたシリアルイ
ンタフェースを通じて採取し、障害箇所を明確に切り分
ける事ができるので、信頼性の高いディスクアレイ装置
を提供できる効果がある。
【図１】本発明の一実施例を示すブロック図である。
１ ホストコンピュータ ２ ホストインタフェース ３ ホストインタフェース制御回路 ４ ホストデータバス ５ アレイデータ制御回路 ６−１〜６−５ アレイデータバス ７−１〜７−５ デバイスインタフェース制御回路 ８−１〜８−５ デバイスインタフェース ９−１〜９−５ 磁気ディスク装置（物理デバイス） １０ 集合磁気ディスク装置（論理デバイス） １１ マイクロプロセッサ １２ 切離制御回路 １３ シリアルインタフェース制御回路 １４ シリアルインタフェースバス
Claims (1)
- 【請求項１】 ホストコンピュータに接続されるホスト
インタフェースと、前記ホストインタフェースを制御す
るホストインタフェース制御回路と、前記ホストインタ
フェース制御回路に接続されるホストデータバスと、前
記ホストデータバスに接続されデータを処理するアレイ
データ制御回路と、前記アレイデータ制御回路に接続さ
れるＮ個（Ｎは２以上の整数）のアレイデータバスと、
前記Ｎ個のアレイデータバスのそれぞれに接続されるＮ
個のデバイスインタフェース制御回路と、前記Ｎ個のデ
バイスインタフェース制御回路のそれぞれに接続される
Ｎ個のデバイスインタフェースと、前記Ｎ個のデバイス
インタフェースのそれぞれに接続されるＮ台の磁気ディ
スク装置と、前記各制御回路を制御するマイクロプロセ
ッサと、前記マイクロプロセッサの制御に基づいて、前
記Ｎ台の磁気ディスク装置の１台を切り離して制御する
場合の切り離し制御情報を貯蔵すると同時に、前記アレ
イデータ制御回路にその切り離し情報を提供する切り離
し制御回路とを備え、前記Ｎ台の磁気ディスク装置中任
意の１台を他の磁気ディスク装置と切り離して、動作さ
せることができるディスクアレイ装置において、各前記
磁気ディスク装置または各デバイスインタフェース制御
回路をディジーチェイン方式で接続した双方向シリアル
インタフェースバスと、前記シリアルインタフェースバ
スを制御し、前記シリアルインタフェースバスから受け
取った障害情報を前記マイクロプロセッサに報告するシ
リアルインタフェース制御回路とを有することを特徴と
するディスクアレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081334A JPH05290494A (ja) | 1992-04-03 | 1992-04-03 | ディスクアレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081334A JPH05290494A (ja) | 1992-04-03 | 1992-04-03 | ディスクアレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05290494A true JPH05290494A (ja) | 1993-11-05 |
Family
ID=13743484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081334A Withdrawn JPH05290494A (ja) | 1992-04-03 | 1992-04-03 | ディスクアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05290494A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001356968A (ja) * | 2000-04-19 | 2001-12-26 | Hewlett Packard Co <Hp> | 故障許容データ格納システムおよび故障許容データ格納システムの動作方法 |
| JP2008234385A (ja) * | 2007-03-22 | 2008-10-02 | Nec Corp | 冗長システム、サーバ、情報処理装置、制御方法、及びプログラム |
-
1992
- 1992-04-03 JP JP4081334A patent/JPH05290494A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001356968A (ja) * | 2000-04-19 | 2001-12-26 | Hewlett Packard Co <Hp> | 故障許容データ格納システムおよび故障許容データ格納システムの動作方法 |
| JP2008234385A (ja) * | 2007-03-22 | 2008-10-02 | Nec Corp | 冗長システム、サーバ、情報処理装置、制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678839B2 (en) | Troubleshooting method of looped interface and system provided with troubleshooting function | |
| US7487285B2 (en) | Using out-of-band signaling to provide communication between storage controllers in a computer storage system | |
| US7213102B2 (en) | Apparatus method and system for alternate control of a RAID array | |
| JP4383148B2 (ja) | 処理オフロード機能モジュールを備えた磁気ディスクアレイ装置 | |
| JP3161189B2 (ja) | 記憶システム | |
| US6799224B1 (en) | High speed fault tolerant mass storage network information server | |
| JP4497605B2 (ja) | 複数デバイス筐体のテスト方法 | |
| JP4786312B2 (ja) | 記憶制御装置及び記憶制御装置のエラー情報管理方法 | |
| JP2004220216A (ja) | Ｓａｎ／ｎａｓ統合型ストレージ装置 | |
| CN101093460A (zh) | 控制raid阵列重建的装置和方法 | |
| CN117094038B (zh) | 一种可编程逻辑器件和服务器 | |
| CN103136075A (zh) | 磁盘系统、数据保存装置以及磁盘设备 | |
| JP2007305150A (ja) | 高速欠陥許容大量記憶ネットワーク情報サーバ | |
| US20080040564A1 (en) | Sychronized Light Path Scheme Across Mutiple SAS Storage Enclosures | |
| JP5340411B2 (ja) | 独立ドライブ電源制御 | |
| US7360038B2 (en) | Storage control system and method | |
| JPH05290494A (ja) | ディスクアレイ装置 | |
| KR20090130850A (ko) | 어댑터 카드 장애극복 장치, 시스템 및 방법 | |
| JP2506335B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
| JPH07219718A (ja) | 情報処理装置 | |
| JP2000353154A (ja) | 障害監視システム | |
| CN101441602B (zh) | 硬盘数据保护装置、硬盘、计算机及硬盘数据保护方法 | |
| JP2008033967A (ja) | 外部記憶装置及び外部記憶装置のデータ回復方法並びにプログラム | |
| JPH05173727A (ja) | ディスクアレイ装置 | |
| JPH10320129A (ja) | ディスクアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |