JPH0529178B2

JPH0529178B2 -

Info

Publication number: JPH0529178B2
Application number: JP62145321A
Authority: JP
Inventors: Fumihiro Ueno; Takashi Fujimura; Nobuaki Takagi; Akira Fujii
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 1987-06-12
Filing date: 1987-06-12
Publication date: 1993-04-28
Also published as: JPS63310241A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、共通の伝送路により接続された複数
の通信装置が、伝送路を介してデータ信号の送受
信を行なう場合に適用される通信方式に関するも
のである。

〔従来の技術〕

かかる通信方式は、共通バス方式とも称され、
特願昭59−211215号、同211216号等により提案さ
れているものがあり、一般に、共通の伝送路へ接
続された各通信装置中から主導権を有するものを
定め、これによる統制の基に各通信装置が交互に
送信を行なう方式、または、トークン（Token）
と称する送信権の付与を示す信号の授受を行な
い、これにより送信権を取得した通信装置のみが
送信を行なう方式が採用されている。

〔発明が解決しようとする課題〕

しかし、主導権を有するものを定める方式で
は、これが必要となり特別な装置を設けなければ
ならず、高価になると共に、この装置に障害を生
ずれば全体の通信が不能となり、信頼性が低下す
る問題を生じ、トークンの授受を行なう方式にお
いては、これに時間を要し、全般的な通信速度が
低下すると共に、トークン授受の手順が面倒とな
る問題を生ずる。

〔課題を解決するための手段〕

このような課題を解決するために、本発明は、
共通の伝送路へ接続された通信装置STA₁〜
STA_oを備え、これら通信装置STA₁〜STA_oが送
信権を交互に取得し、送信権を取得した通信装置
STAが共通の伝送路を介してデータの送信を行
なう通信方式において、通信装置STA₁〜STA_o
へ自己の送信権取得順位を定めるための互いに異
なる設定時間T_t1〜T_toとした自順タイマーを設
け、これら自順タイマーへの最大設定時間以上で
あることを条件として、通信装置STA₁〜STA_o
へ自己の優先順位を定めるための互いに異なる固
定的な設定時間T_S1〜T_soとしたサイレントタイ
マーを設け、共通の伝送路が無信号状態となるの
に応じて各サイレントタイマーおよび各自順タイ
マーを同時にスタートさせるものとし、送信すべ
きデータを有し且つその保有する自順タイマーが
タイムアツプした通信装置STAが送信権を取得
してデータの送信を行なうものとし、自己のサイ
レントタイマーの計時中に他からの送信データを
受信すれば、また自己のサイレントタイマーの計
時中にデータを送信すれば、通信装置
STA₁STA_oはそのサイレントタイマーの計時を
クリアするものとし、自己の自順タイマーの計時
中に他からの送信データを受信すれば、通信装置
STA₁〜STA_oはその自順タイマーの計時をクリ
アするものとし、サイレントタイマーの計時がク
リアされない場合には、最初にタイムアツプした
サイレントタイマーを保有する通信装置STAが
送信権を取得して、送信すべきデータを有する場
合にはそのデータの送信を行なうものとし、送信
すべきデータを有さない場合にはダミーデータの
送信を行なうものとし、送信権を取得した通信装
置STAからのデータの送信終了により共通の伝
送路が無信号状態となるのに応じ、各サイレント
タイマーおよびその設定時間T_tを所定の演算式
に従つて求め直した各自順タイマーを同時にスタ
ートさせるようにしたものである。

〔作用〕

したがつてこの発明によれば、共通の伝送路が
無信号状態となれば、通信装置STA₁〜STA_oの
サイレントタイマーおよび自順タイマーが同時に
スタートし、送信すべきデータを有し且つその保
有する自順タイマーがタイムアツプした通信装置
STAが自ら送信権の取得を行ない、データの送
信を行なう。

この際、自己のサイレントタイマーの計時中に
他からの送信データを受信すれば、また自己のサ
イレントタイマーの計時中にデータを送信すれ
ば、通信装置STA₁〜STA_oはそのサイレントタ
イマーの計時をクリアする。また、自己の自順タ
イマーの計時中に他からの送信データを受信すれ
ば、通信装置STA₁〜STA_oはその自順タイマー
の計時をクリアする。

サイレントタイマーの計時がクリアされない場
合には、すなわち共通の伝送路の無信号状態が長
く続けば、最初にタイムアツプしたサイレントタ
イマーを保有する通信装置STAが送信権を取得
して、送信すべきデータを有する場合にはそのデ
ータの送信を行い、送信すべきデータを有さない
場合にはダミーデータの送信を行なう。

送信権を取得した通信装置STAからのデータ
の送信終了により共通の伝送路が無信号状態とな
れば、通信装置STA₁〜STA_oのサイレントタイ
マーおよびその設定時間T_tを所定の演算式に従
つて求め直した自順タイマーが同時にスタートす
る。

〔実施例〕

以下、実施例を示す図によつて本発明の詳細を
説明する。

第２図は、制御装置の構成を示すブロツク図で
あり、マイクロコンピユータ（以下、MCP）お
よびメモリ等を主体とする制御ユニツト（以下、
BCT）１₁と、各複数のアナログ入力AI、アナロ
グ出力AO、または、デイジタル入力DI、デイジ
タル出力DOに対応する各回路を有する入出力ユ
ニツト（以下、IOU）２₁〜２_oとが、母線１a₁に
より接続され、BCT１₁とIOU２₁〜２_oとの間の
データ授受により、各入力AI、DIに応じた制御
演算をBCT１₁中のMCPの行なうと共に、これの
結果をIOU２₁〜２_oを介し各出力AO、DOとして
送出し、図上省略した空調機器等の局部的制御を
行なつている。

また、同様にIOUを有する複数のBCT１₂〜１
_ｎが共通の伝送路３₁により接続され、相互間のデ
ータ送受信を行なつていると共に、若干遠距離の
BCT１_o以降とは、これらの伝送路３₂と中継ユ
ニツト以下、REP４を介して接続され、BCT１₁
〜１_nおよびBCT１_o以降相互間においてデータ
送受信が行なわれるものとなつている一方、大形
電子計算機等の主制御装置（以下、MCT）５か
ら各部へ至る主幹データ伝送路６に対しては、中
継およびタイムスケジユール制御機能を有するゲ
ートウエイ以下、GW７を介して伝送路３₁が接
続されており、MCT５とBCT１₁〜１_o等とのデ
ータ伝送速度が異なつてもGW７がこれらの相互
中継を行なうと共に、MCT５または主幹データ
伝送路６の障害により、MCT５からの指令が受
信不能となれば、タイムスケジユール制御等の機
能をGW７が代行し、BCT１₁〜１_o等の制御動作
に支障を生じないものとなつている。

したがつて、BCT１₁〜１_o等は、MCT５から
与えられる制御上の基本データに基づき、局部的
な制御を行ない、この状況をMCT５へ送信して
おり、MCT５においては、全般的な制御状況の
設定、変更および監視が行なえるものとなつてい
る一方、MCT５とのデータ送受信が不能となつ
ても、GW７からの指令に応じてBCT１₁〜１_o等
が局部的制御を行なうため、全般的な制御不能を
生じない。

なお、BCT１₁〜１_o、GW７等には、手持ち形
の操作表示器（以下、HMMI）８の接続および
装着が自在となつており、コネクタにより
HMHI８を接続すれば、内部回路を経て伝送路
３₁，３₂へ接続され、これを介する任意なユニツ
トとのデータ送受信により、BCT１₁〜１_o等、
およびGW７に対する指令、データの設定、変
更、ならびに、これらの動作状況監視が行なえる
ものとなつている。

このような構成において、BCT１₁〜１_o、GW
７、HMMI８間のデータの送受信は、これらを
いずれも同等の通信装置以下、STAとして考え
た場合、第１図を参照として以下に説明するよう
な方式で行なわれる。

すなわち、電源投入または初期状態設定等の各
STA（STA₁〜STA_o）の同時「START」に応じ
（第１図に示すt0時点）、各STA₁〜STA_oが備え
る無信号時間監視用のサイレントタイマーが同時
にスタートする。STA₁〜STA_oのサイレントタ
イマーには、後述する自順タイマーへの最大設定
時間以上であることを条件として、自己の優先順
位を定めるための互いに異なる固定的な設定時間
T_S1〜T_soが定められている。この例では、T_S1〜
T_soの順に、すなわちSTA₁〜STA_oの順に、その
サイレントタイマーの設定時間T_sが長くなつて
いる。

各サイレントタイマーがスタートした後、最初
に、STA₁のサイレントタイマーがタイムアツプ
する（ｔ１時点）。STA₁は、このサイレントタ
イマーのタイムアツプに応じて、送信権を取得
し、後述する自順演算を行なつたうえ、保有して
いるデータSD１の送信を行なう。他のSTA₂〜
STA_oは、STA₁からの送信データを受信し、自
己の保有するサイレントタイマーの計時をクリア
すると共に、後述する自順演算を行なう。

そして、STA₁からのデータSD１の送信が終
了して（ｔ２時点）、共通の伝送路が無信号状態
となれば、STA₁〜STA_oは、先の自順演算によ
り互いに異なるものとしてその設定時間T_t1〜T_to
を求めた自順タイマーを同時にスタートすると共
に、自己のサイレントタイマーを同時にスタート
する。

この時、STA₁が送信すべきデータを有してい
ないものとすれば、設定時間T_t1の次の設定時間
T_t2が最短とされている自順タイマーのタイムア
ツプに応じて（ｔ３時点）、STA₂が送信権を取
得し、自己のサイレントタイマーをクリアすると
共に、後述する自順演算を行なつたうえ、データ
SD２の送信を行なう。他のSTA₁、STA₃〜
STA_oは、STA₂からの送信データを受信し、自
己の保有するサイレントタイマーおよび自順タイ
マーの計時をクリアすると共に、後述する自順演
算を行なう。

そして、データSD２の送信が終了して（ｔ４
時点）、共通の伝送路が無信号状態となれば、
STA₁〜STA_oは、先の自順演算により互いに異
なるものとしてその設定時間T_t1〜T_toを求め直し
た自順タイマーを同時にスタートすると共に、自
己のサイレントタイマーを同時にスタートする。

以下同様動作を繰り返し、各STAが送信すべ
きデータを１つずつ保有しているものとすれば、
STA₃〜STA_oが順次に送信権を取得し、データ
SD３〜SDnの送信が行なわれるものとなる。

なお、上述において、例えば、データSD３の
送信が終了しｔ６時点、共通の伝送路が無信号状
態となり、この無信号状態が長く続くものとすれ
ば、最初にタイムアツプしたサイレントタイマー
を保有するSTAが、すなわちそのサイレントタ
イマーの設定時間T_sが一番短いSTA₁が送信権の
取得を行ない、その時点で送信すべきデータを有
していない場合にはダミーデータを送信する。

すなわち、STA₁〜STA_oが送信すべきデータ
を有さず全ての自順タイマーがタイムアツプする
と、これ以降、最初にタイムアツプしたサイレン
トタイマーを有するSTAが送信権を取得するも
のとなる。つまり、一巡してもSTA₁〜STA_oに
送信すべきデータがない場合、すなわち差し迫つ
たデータがない場合には、サイレントタイマーの
設定時間の一番短いSTA₁が第１優先順位とさ
れ、この第１優先順位のSTA₁に必ず送信権が戻
されるようになる。

上述した通信方式において、各自順タイマーへ
の設定時間T_t1〜T_toは、下記(1)式に従う自順演算
により求められる。

T_t＝TT×Tw×Ｐ ……(1) 但し、TT：送信権取得の順位（自順） TW：データ１ワード分の伝送時間例えば、Tw
＝2.3ｍsec Ｐ：CPUの処理所要時間に応じて定める係数例
えば、Ｐ＝３ Tw×Ｐ：１タイムスロツト上記(1)式において、自順TTは、STA₁〜STA_o
の接続順位等にしたがつて固定的に定められるセ
ンダアドレスSA、今まで送信権を占有していた
もののカレントアドレスCA等に基づき、STA₁
〜STA_o毎に定められる。

GW７、HMMI８、BCT１₁〜１_oについて言
えば、先ず、各々のセンダアドレスSAを次式に
より定める。

〔GW〕

SA＝１×４×ｍ ……(2) 但し、ｍ＝１、２…31 〔HMMI〕 SA＝４×MA−１＋４×MN×ｍ ……(3) 但し、ｍ＝１、２…30／MN MA：物理的アドレス MN：接続実装台数〔BCT〕 SA＝２×PA ……(4) 但し、PA：物理的アドレス以上の(2)〜(4)式により求めたSAに基づき、
各々の自順TTを次式により求める。

〔GW〕

SA≧CAのとき、 TT＝SA−CA＋１ ……（5A） SA＜CAのとき TT＝TS_nax−CA＋SA＋１ ……（5B）但し、TS_nax：最大自順〔HMMI〕 SA≧CAのとき、 TT＝SA−CA＋１ ……（6A） SA＜CAのとき TT＝TS_nax−CA＋SA＋１ ……（6B）〔BCT〕 SA≧CAのとき、 TT＝SA−CA＋１ ……（7A） SA＜CAのとき TT＝TS_nax−CA＋SA＋１ ……（7B）したがつて、5A〜7B式により求めた自順TT
を用いて(1)式の演算を行なうことにより、各々の
自順タイマーへ設定する時間Ttが定まる。

これにより、自順タイマーの設定時間T_tがGW
７、HMMI８、BCT１₁〜１_o毎の重要度および
送信権取得の要求発生頻度等に応じ、合理的に定
められる。

以上に対し、第１図のサイレントタイマーへの
設定時間T_sは、次式により固定的に定められる。

T_s＝TSmax＋SA×Tw×Ｐ ……(8) なお、第１図においては、説明を容易にするた
めに、STA₁〜STA_oはそれぞれ一つしかセンダ
アドレスSAを有さず、しかもセンダアドレスSA
がSTA₁〜STA_oの順で大きくなるものとしてい
る。

第３図は、STA₁〜STA_oのCPUによる送受信
制御状況の総合的なフローチヤートであり、第１
図の「START」に応じて実行される。

すなわち、CPUにより構成したサイレントタ
イマーへ(8)式のTsを設定のうえ、「サイレントタ
イマー・スタート」101を行ない、「サイレントタ
イマー・アウト？」102がＮ（NO）の間は、伝送
路３に介する「信号受信？」111のＮを介してス
テツプ102以降を反復し、ステツプ102がＮかつス
テツプ111がYYESとなれば、「サイレントタイマ
ー・クリア」112を行なつてから、ステツプ111に
より受信した内容が全体に対するグローバル・メ
ツセージ（以下、GL）、いずれかに対して指令を
与えるコマンド・メツセージ（以下、CD）、また
は、いずれかに対しデータ送信を要求するリクエ
スト・メツセージ（以下、RQ）、あるいは、単
に同期用のダミー・メツセージであるかを、「GL
or CD or RQ？」113により判別し、これがＹで
あれば、受信したメツセージへ付加されているカ
レントアドレスCAに応じ、TTを求める「自順
演算」114を(1)〜（7B）式により行ない、更に、
受信したメツセージへ付加されている宛先アドレ
スコードにより「自己宛？」121を判別し、これ
のＹに応じて「受信処理」122を行なうのに対し、
ステツプ121がＮのときは「モニタ処理」123を行
なう。

一方、ステツプ102がＹとなれば、自己が送信
権の取得を行なえるため、「CA←SA」131により
自己のセンダアドレスSAをカレントアドレスCA
とし、ステツプ114と同様に自順演算を行なう。

ついで、自己に「送信データあり？」133をチ
エツクし、これがＮであれば、他に対し同期状態
を維持するための「ダミー・メツセージ送信準
備」141を行なつてから、「送信処理」142を実行
するが、ステツプ133がＹのときは直ちにステツ
プ142へ移行する。

以上のステツプ122、123、142中いずれかの実
行を終了すると、待機状態へ入り、ステツプ114
または132により求めたTTに基づく設定時間Tt
により、CPU中へ構成した自順タイマーをセツ
トし「自順タイマー・スタート」151を行なうと
共に、ステツプ101と同じく「サイレントタイマ
ー・スタート」152を行ない、「自順タイマー・タ
イムアウト？」153のＹを介し、ステツプ133と同
じく「送信データあり？」154をチエツクし、こ
れがＮであれば、「サイレントタイマー・タイム
アウト？」155のＮを前提とし、ステツプ111と同
じく「信号受信？」162をチエツクし、これがＮ
の間はステツプ153以降を反復し、ステツプ162が
Ｙとなるのに応じてステツプ151、152でスタート
させた「各タイマー・クリア」163を行ない、ス
テツプ162により受信したデータの宛先が「自己
宛？」164をステツプ121と同じく判別し、これが
Ｙのときは「自順演算」183を行なつたうえステ
ツプ122へ戻るのに対し、ステツプ164のＮでは
「自順演算」184を行なつたうえステツプ123へ戻
る。

また、ステツプ162がＮの間にステツプ155がＹ
となれば、「CA←SA」171により自己のセンダア
ドレスSAをカレントアドレスCAとしたうえ、
「送信データあり？」172のチエツク、「ダミー・
メツセージ送信準備」173、「自順演算」174を行
なつた後、ステツプ142へ戻る。

但し、サイレントタイマーの設定時間T_sと自
順タイマーの設定時間T_tとは、T_s＞T_tの関係と
なつており、ステツプ155よりもステツプ153が先
にＹとなり、これに応ずるステツプ154のチエツ
クがＹであれば、「サイレントタイマー・クリア」
185を行なつたうえ、「CA←SA」181により自己
のセンダアドレスSAをカレントアドレスCAとし
てセツトした後、「自順演算」182を行ない、ステ
ツプ142へ移行するため、自順タイマーのタイム
アウトにしたがつて送信権の取得がなされ、ステ
ツプ181により定めたカレントアドレスCAを付加
したデータがステツプ142により送信される。

以上説明したように、本実施例によると、自順
タイマーを設けることにより、優先順位の低い
STAがデータをなかなか送れないという問題を
解消することができ、サイレントタイマーを設け
ることにより、差し迫つたデータがない場合には
優先順位の高い通信装置STAからデータの送信
を再開させることができるようになり、通信上の
空白時間を短縮し、全般的に送信すべきデータの
発生から送信開始までの時間を短縮することがで
きるようになる。

更に、STA₁〜STA_oが各々同等の機能を有す
るため、いずれかに障害が生じても全体としての
機能が維持され、信頼性が向上すると共に、送信
権の授受に特別な信号の送受信を要さず、全般的
な送信速度が向上する。

但し、第２図の構成は、状況に応じて定めれば
よく、第３図においては、状況により各ステツプ
を同等な他のものと置換し、または、順序を入れ
替え、あるいは、不要なものを省略しても同様で
ある等、種々の変形が自在である。

〔発明の効果〕

以上説明したことから明らかなように本発明に
よれば、簡単な構成により、送信権の授受が確実
になされ、全般的な通信速度が向上すると共に、
全体としての信頼性が向上し、共通の伝送路を用
いる各種のデータ通信において顕著な効果が得ら
れる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は送信権の
取得状況を示す要部のタイミングチヤート、第２
図は制御装置のブロツク図、第３図は制御状況の
フローチヤートである。１₁〜１_o……BCT（制御ユニツト）、１a₁〜１a_o
……母線、２、〜2_oIOU（入出力ユニツト）、３₁，
３₂……伝送路、８……HMMI（操作表示器）、
T_S1〜T_so……各サイレントタイマーの設定時間、
T_t1〜T_to……各自順タイマーの設定時間。

【特許請求の範囲】

１信号伝送方向が互いに逆向きである２つの環
状伝送路に１つの制御ノードと複数の通信ノード
信号中継部とを配置してなるループネツトワーク
であつて；前記制御ノードと前記複数の通信ノー
ド信号中継部のそれぞれは、２つの伝送路にそれ
ぞれ対応した第１の入力端子および第１の出力端
子と第２の入力端子および第２の出力端子を有す
るとともに；前記制御ノードは、電源投入直後は
通信信号に対しては第１の入出力端子間および第
２の入出力端子間が共に内部接続されたバイパス
状態になつているとともに、制御信号発生器と、
この制御信号発生器を第１の出力端子または第２
の出力端子のいずれか一方へ接続することにより
制御信号を伝送路へ送出し、送出した制御信号が
所定期間（例えばループ一巡に要する期間よりも
若干大き目の期間）経過後も対応する入力端子に
入力されない場合には他方の出力端子から制御信
号を送出させる切換手段と、第１の出力端子また
は第２の出力端子のいずれか一方の出力端子に制
御信号発生器が接続されている場合においてその
出力端子に対応する入力端子に制御信号入力があ
るまでいずれか他方の出力端子とそれに対応する
入力端子との間を制御信号が通過可能に内部接続
し、そのいずれか一方の出力端子に対応する入力
端子への制御信号入力がいずれか他方の出力端子
に対応する入力端子への制御信号入力よりも先で
あるときはその内部接続状態を解消し、逆に後で

Claims

信権を取得してデータの送信を行なうものとし、自己のサイレントタイマーの計時中に他からの
送信データを受信すれば、また自己のサイレント
タイマーの計時中にデータを送信すれば、前記各
通信装置STA₁〜STA_oはそのサイレントタイマ
ーの計時をクリアするものとし、自己の自順タイマーの計時中に他からの送信デ
ータを受信すれば、前記各通信装置STA₁〜
STA_oはその自順タイマーの計時をクリアするも
のとし、前記サイレントタイマーの計時がクリアされな
い場合には、最初にタイムアツプしたサイレント
タイマーを保有する通信装置STAが送信権を取
得して、送信すべきデータを有する場合にはその
データの送信を行なうものとし、送信すべきデー
タを有さない場合にはダミーデータの送信を行な
うものとし、送信権を取得した通信装置STAからのデータ
の送信終了により前記共通の伝送路が無信号状態
となるのに応じ、前記各サイレントタイマーおよ
びその設定時間T_tを所定の演算式に従つて求め
直した前記各自順タイマーを同時にスタートさせ
るようにしたことを特徴とする共通伝送路による通信方式。