JPS63310241A - 共通伝送路による通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共通の伝送路により接続された複数の通信装
置が、伝送路を介してデータ信号の送受信を行なう場合
に適用される通信方式に関するものである。

〔従来の技術〕

かかる通信方式は、共通バス方式とも称され、例えば、
特願昭５９−２１１２１５号、同２１１２１６号等によ
り提案されているものがあり、一般に、共通の伝送路へ
接続された各通信装置中から主導権を有するもの金定め
、これによる統制の基に各通信装置が交互に送信を行な
う方式、または、トークン（Ｔｏｋｅｎ）と称する送信
権の付与金示す信号の授受を行ない、これによシ送信栴
を取得した通信装置のみが送信を行な９方式が採用され
ている。

〔発明が解決しようとする問題点〕

しかし、主４権を有するものを定める方式では、これが
必要となり特別な装置を設けねばならず、高価になると
共に、この装置に’ＲＷｋ生ずれば全体の通信が不能と
なり、信頼性が低］する問題を生じ、トークンの授受を
行なう方式においては、これに時間を要し、全般的な逍
信迷度が低）すると共に、トークン授受の手順が面倒と
なる問題を生ずる。

〔問題点を解決するための手段〕

前述の問題を解決するため、本発明はつぎの手段により
構成するものとなっている。

すなわち、共通の伝送路へ接続された複数の通信装置を
備え、これら各通信装置が送信権を交互に取得し、この
送信権を取得した通信装置が共通の伝送路を介してデー
タの送信を行なう通信方式において、各通信装置名々へ
自己の送信権取得順位を定めるための互いに異なる設定
時間とした自順タイマーを設け、共通の伝送路が無信号
状態となるのに応じて各日頃タイマー全同時にスタート
させ、これら各自順タイマー中の最初にタイムアツプし
たものを有する通信装置が送信権の取得を行なうものと
している。

〔作用〕

したがって、伝送路が無信号状態となれば、各通信装置
の自順タイマーが同時にスタートシ、これらが互いに各
１１．１別の設定時間となっているため、最初にタイム
アンプした自順タイマーを有する通信装置が自ずから送
信権の取得を行なうものとなる。

〔実施例〕

以下、実施例を示す図によって本発明の詳細な説明する
。

第２図は、制御装置の構成を示すブロック図であり、マ
イクロコンピュータ（以下、ＭＣＰ）およびメモリ等全
主体とする制御ユニット（以下、ＢＣＴ）１１　と、各
複数のアナログ入力ＡＩ、アナログ出力ＡＯ１または、
ディジタル入力ＤＩ、ディジタル出力Ｄｏに対応する各
回路を有する入出カニニット（以下、ｌ０Ｕ）２１〜２
ｎとが、母線１１１により接続され、ＢＣＴｌｔとｌ０
Ｕ２＋〜２ｎとの間のデータ授受によｐ１各入力ＡＩ、
ＤＩに応じた制御演算′ｔ−ＢｃＴ１１中のＭＣＰが行
なうと共に、これの結果ｆＩＯ０２１〜２ｎｔ−介し各
出力ＡＯ、ＤＯとして送出し、図上省略した空調機器等
の局部的制御を行なっている。

また、同様にＩＯＵを有する複数のＢＣＴ１２〜１ｍが
共通の伝送路３１により接続され、相互間のデータ送受
信を行なっていると共に、若干遠距離のＢＣＴ１ｎ以降
とは、これらの伝送路３意と中継ユニット（以下、ＲＥ
ｐ）４ｔ−介して接続され、ＢＣＴ１１〜１ｍおよびＢ
ＣＴ１ｍ以降相互間においてデータ送受信が行なわれる
ものとなっている一方、大形電子計算機等の主制御装置
（以下、ＭＣＴ）５から各部へ至る主幹データ伝送路６
に対しては、中継およびタイムスケジュール制御機能を
有するゲートウェイ（以下、ＧＷ）７ｔ−介して伝送路
３１が接続されており、ＭＣＴ５とＢＣＴＩ　１〜１ｎ
等とのデータ伝送速度がＡってもＧＷ７がこれの相互中
継を行なうと共に、ＭＣＴ５ｔたけ主幹データ伝送路６
の障害によ勺、ＭＣＴ５からの指令が受信不能となれば
、タイムスケジュール制御等の機能をＧＷ７が代行し、
ＢＣＴ１ｓ〜１ｎ等の制御動作に支障を生じないものと
なっている。

したがって、ＢＣＴ１１〜Ｉｎ等は、ＭＣＴ５から与え
られる制御上の基本データに基づき、局部的な制御を行
ない、この状況をＭＣＴ５へ送信しており、ＭＣＴ５に
おいては、全般的な制御状況の設定、変更および監視が
行なえるものとなっている一方、ＭＣＴ５とのデータ送
受信が不能となって（、ＧＷ７からの指令に応じてＢＣ
Ｔ１１〜１ｎ等が局部的制御を行なうため、全般的な制
御不能を生じない。

なお、ＢＣＴ１１〜１ｎ、ＧＷ７等には、手持ち形の操
作表示器（以下、ＨＭＭＩ）　８の接続および装着が自
在となっており、コネクタによυＨＭＭＩ８を接続すれ
ば、内部回路を経て伝送路３ｓ　、　３雪へ接続され、
これを介する任意なユニットとのデータ送受信により、
ＢＣＴｌｌ　〜Ｉ　ｎ等、および、ＧＷ７に対する指令
、データの設定、変更、ならびに、これらの動作状況監
視が行なえるものとなっている。

第３図は、ＨＭＭＩ８の正面図であり、例えば９７×１
８０−の手持ち形筐体５１中へＭＣＰを始めとする各回
路が収容されていると共に、表面上部には、複数桁の文
字、記号等を表示する液晶表示器５２および、発光ダイ
オード等金用いた複数の表示灯５３による表示部５４が
設けてあり、これらの下方には、テンキーおよび各種フ
ァンクションキーを含むキーボード５５が配され、かつ
、筐体５１の下部側面には、ＩＣカード等のメモリカー
ド５６の挿入［コ５７が設けられ、プログラムまたはデ
ータ等の書込まれたメモリカード５６の挿入。

脱去が自在となっている。

また、筐体５１の左側方からは、カールコード５８が導
出され、これの先端に接続したコネクタ５９により、Ｂ
ＣＴｌまたはＧＷ７等への接続が着脱自在になっている
と共に、２体５１の背面にはフック状の金具等が設けて
あり、ＢＣＴｌまたはＧＷ７等の筐体表面に対する装着
が可能となっている。

第４図は、ＢＣＴｌのブロック図であり、ＭＣＰ７１を
中心とし、可変メモリ（以］、ＲＡＭ）７２　、プログ
ラマブル・リードオンリメモリを用いた■込メモリ（以
下、ＦＲＯＭ）７３、エレクトリカル・イレイザプル・
アンドｅプログラマブルｅリードオンリメモリを用いた
可変書込メモリ（以下、ＥＥＰＲＯＭ）７４、コネクタ
１８を介して母線１ａの接続される入出力回路（以下、
ｌ１０）Ｔ５、複数の発光ダイオード等による表示灯（
以下、ＰＬ）１４、通信機能を有するインターフェイス
（以下、ｘ／Ｆ）７７ｃ周辺に配し、これらとの相互間
を接続すると共に、ＨＭＭＩ８のコネクタ（以下、ＣＮ
）５９が接続されるＣＮ７８およびＩ／Ｆ７７とＭＣＰ
７１との間は、各種のゲートによる選択回路（以下、５
ＥＬ）７９　　を介し凄続している一方、Ｉ／Ｆ’７７
は、端子等を介してデータ伝送路３と接続されている。

ここにおいて、ＭＣＰ７１中のプロセッサ（以下、ｃｐ
ｔｙ）は、ＰＲＯＭ７３およびＭＣＰ７１中に内蔵した
ＲＯＭの命令を実行し、ＲＡＭ７２およびＥＥＰＲＯＭ
７４へ必要とするデータをアクセスしながら制御動作を
行なうものとなっておυ、Ｉ／Ｆ７７および５ＥＬ７９
を介する受信データＲＤおよびＩｌｏ　３５を介する入
力データに応じ、ＰＲＯＭ７３．ＥＥＰＲＯＭ７４へ格
納した制御上の基本データに基づく制御演算を行ない、
かつ、ＧＷ７からのタイムスケジュールにしたがう制御
上の判断を行ない、この結果’１ｓＥＬ７９およびＩ／
Ｆ７７ｔ”介して送信すると共に、ｌ１０７５′ｔ−介
し出力データとして送出し、これらの状況ｉ　ＰＬｌ　
４の点灯により逐次表示するものとなっている。

すなわち、ＭＣＰ７１は送信出力ＴＤｒｎを常時論理値
の「１」に保ち、送信データの送出に応じて「１」およ
び同様の１゛０」を反復する一方、Ｉ／Ｆ７７からの受
信データＲＤも同様の変化を示すものとなってお、９、
ＣＮ７８へＨＭＭＩ８が接続されないときは、端子Ｌ／
Ｇが「０」であり、ＯＲゲート７９ａ　＋　７９ｂがオ
ン状態、ＡＮＤゲー）　７９ｃ　、　７９ｄも抵抗器Ｒ
を介する電源ＶＤの印加によりオン状態となっており、
Ｉ／Ｆ７７からの受信データＲＤがＯＲゲート７９ａお
よびＡＮＤゲート７９ｃｔ−介しＭＣＰ７１の受信人力
ＲＤｍへ与えられると共に、ＭＣＰ７１の送信出力ＴＤ
ｍからのレベル変化はＡＮＤゲート７９ｄおよびＯＲゲ
ート７９ｂを介し、Ｉ／Ｆ７７へ送信データＴＤとして
与えられ、これによってデータ伝送路３を経由するデー
タ送受信が行なわれる。

また、ＨＭＭＩ８がＣＮ７８へ接続されると、データ伝
送路３により接続されたすべての機器とデータ送受信を
行なう全般モード「Ｇ」、または、ＭＣＰ７１でのみデ
ータ送受信を行なう局部モードｒＬＪの設定に応じ、Ｃ
Ｎ７８の端子Ｌ／ＧへＨＭＭＩ８からｒＧＪモードのと
き「０」が、「Ｌ」モードのとき「１」が与えられるた
め、「Ｇ」モードであれば前述と同じ（ＯＲゲー）　７
９ａ　、　７９ｂおよびＡＮＤゲート７９ｃ　、　７９
ｄが各々オン状態であり、ＣＮ７８の送信端子ＴＤｈと
ＭＣＰ７１の受信人力ＲＤｍおよびＩ／Ｆ７７との間が
ＡＮＤゲート７９ｃおよびＡＮＤゲート７９ｄならびに
ＯＲゲート７９ｃ　ｋ介して接続されると共に、ＣＮ７
８の受イｇ端子ＲＤｈとＭＣＰ７１の送信出力ＴＤｍお
よびＩ／Ｆ７７との間もＡＮＤゲート７９ｅおよびＯＲ
ゲート７９ａ　ｆ介して接続され、ＨＭＭＩ８からの送
信データがＩ／Ｆ７７を経てデータ伝送路３へ送信され
ると同時にＭＣＰ７１にも与えられると共に、Ｉ／Ｆ７
７ｔ−介する受信データＲＤおよびＭＣＰ７１からの送
信データが同時にＨＭＭＩ８において受信できる状態と
なり、ＨＭＭＩ８において、データ伝送路３へ接続され
たすべての機器およびＭＣＰ７１とのデータ送受信が自
在となる。

なお、この際は、ＭＣＰＴｌもＩ／Ｆ７７と接続されて
おり、ＨＭＭｔ＆の接続されないときと同様にデータ伝
送路３を用いるデータ送受信が行なわれる。

以上に対し、「Ｌ」モードの設定に応じ、端子ｒ　Ｌ／
Ｇ　Ｊへ「１」が与えられれば、ＯＲゲート７９ａ　ｅ
　７９ｂの各出力が「１」へ固定され、これらがオフ状
態となるため、ＣＮ７ＢおよびＭＣＰＴｌとＩ／Ｆ７７
を介するデータ伝送路３との間が切断される一方、ＡＮ
Ｄゲー）　７９ｃ〜７９ｄはオン状態のままでおり、Ｃ
Ｎ７８とＭｃＰ７１との間のみが接続されるものとなり
、ＣＮ７Ｂの送信端子ＴＤｈからの送信データがＡＮＤ
ゲート７９ｃを介してＭＣＰＴｌの受信人力ＲＤｍへ与
えられると共に、ＭＣＰＴｌの送信出力ＴＤｍからの送
信データがＡＮＤゲート７９ｅ　を介してＣＮ７Ｂの受
信端子ＲＤｈへ与えられ、ＨＭＭＩ８とＭＣＰＴｌとの
間においてのみデータ送受信が行なわれる。

なお、ＧＷ７においても第４図とほぼ同等の構成を有し
、ＣＮ７Ｂと同様のコネクタおよび５ＥＬ７９と同様の
回路が設けてあり、）１ＭＭＩ８を接続のうえ同等の操
作を行なうことができる−ものとなっている。

したがって、ＨＭＭＩ８をＢＣＴｌまたはＧＷ７へ接続
すれば、「Ｇ」モードの場合、ＨＭＭＩ８の操作に応じ
、データ伝送路３ｔ−介する他の機器とのデータ送受信
が自在となる一方、ＢＣＴｌまたはＧＷ７とのデータ送
受信も自在となるため、ＨＭＭＩ８の操作により、ＢＣ
Ｔｌ　、ＧＷ７および他の機器に対するデータの設定、
変更、および、動作状況の監視等を必要に応じて行なう
ことができる。

また、「Ｌ」モードの設定によっては、データ伝送路３
と無関係にＨＭＭＩ８の接続された機器とのみデータ送
受信が行なわれるため、他の機器へ影響を与えることな
く大容量のデータ転送等を長時間ぺわたり任意に行なう
ことができる。

第５図は、ＨＭＭＩ８のブロック図であ、り、ＭＣＰ９
１を中心とし、ＲＡＭ９２．ＰＲＯＭ９３、カード読取
・書込回路（以下、ＣＲＷ）　ｓ　５、キーボード（以
下、ＫＢ）５５、表示部（以下、ＤＰ）５４、および、
データ信号の送受信機能を有するＩ／Ｆ９６を周辺に配
し、これらとの相互間を接続すると共に、Ｉ／Ｆ９６と
ＣＮ５９との間、および、ＭＣＰ９１とＣＮ５９との間
を接続しており、ＭＣＰ９１　、ＲＡＭ９２〜ＥＥＰＲ
ＯＭ９４によりデータ処理部を構成し、ＭＣＰ９１中の
ＣＰＵがＰＲＯＭ９３およびＭＣＰ９１中に内蔵したＲ
ＯＭの命令を実行し、ＲＡＭ９２へ必要とするデータを
アクセスしながらデータ処理動作を行なうものとなって
いる。

したがって、ＫＢ５５の操作に応じ、メモリカード５６
の内容がＲＡＭ９２へ格納されると共に、ＫＢ５５の操
作によりメモリカード５６の内容設定または変更が自在
となり、これらの状況がＤＰ５４によシ表示される。

また、ＫＢ５５の操作により、ＲＡＭ９２あるいはメモ
リカード５６の内容が送信データとして送信されると共
に、これに対する応答が受信され、ＤＰ５４によシ表示
されるため、各ユニットに対する指令、データの設定ま
たは変更、あるいは、メモリカード５６の内容転送が行
なえ、かつ、これらのＤＰ５４による確認が行なえると
共に、特定のユニットに対して確認すべきデータの送信
全要求し、これの受信内容をＲＡＭ９２またはメモリカ
ード５６へ格納のうえ、ＤＰ５４により逐次表示するこ
とができる。

なお、データ信号の受信および表示のみも自在であシ、
これにより各ユニット相互間のデータ送受信状況を監視
することができる。

ただし、以上のデータ送受信は、ＢＣＴ１ｔ〜１ｎ。

ＧＷ７　、および、これらを介して伝送路３１　、３２
へ接続されるＨＭＭＩ８等のいずれかが送信権の取得を
行ない、この送信権を取得したものが送信を行なうのに
応じデータ送受信がなされるものとなっておシ、これら
をいずれも同等の通信装置（以下５ＴＡ）とすれば、要
部を示す第１図のタイミングチャートのとおりに送信権
の取得を行なうものとなっている。

すなわち、電源投入または初期状態設定等のｒ　Ｓ　Ｔ
ＡＲＴ　、Ｊ　　に応じ、各５ＴＡ１〜５ＴＡｎが備え
る無信号時間監視用のサイレント・タイマーが同時にス
タートすると共に、これらは、各５ＴＡｌ〜５ＴＡｎ毎
に各設定時間Ｔｅ１＝Ｔｓｎが互いに各個別として定め
であるため、この例では５ＴＡＩのサイレント・タイマ
ーが最初にタイムアツプし、これに応じてＳＴＡ、が送
信権を取得するものとなり、送信ＳＤＩを行なう。

また、送信ＳＤＩを他の５ＴＡＢ〜５ＴＡｎがモニタを
行なっており、これが終了して無信号状態となれば、各
５ＴＡＩ〜５ＴＡｎの各々へ設けられ、かつ、互いに異
なる設定時間Ｔｔ、〜Ｔｔｎとした日頃タイマーが同時
にスタートし、このときは５ＴＡＩが送信データを有さ
す、設定時間Ｔｔ！が同時間Ｔｔ、につぎ最短となって
いるため、ＳＴＡ、の山頂タイマーが５ＴＡ３〜５ＴＡ
ｎの同タイマーに比し最初にタイムアツプし、これ金有
するＳＴＡ！が送信権の取得を行ない、送信ＳＤ、を開
始するものとなり、以降同様に、各５ＴＡＩ”＝ＳＴＡ
ｎが交互に送信権の取得および送信５ＤＩ−８Ｄｎ金行
なう。

ただし、各設定時間Ｔｔｓ〜Ｔｔｎは、各Ｓ　ＴＡ、〜
５ＴＡｎ毎の重要度および送信権取得の要求発生頻度等
に応じ、合理的に定める必要があυ、各５ＴＡｌ〜５Ｔ
Ａｎの各々へ物理的なアドレスを接続部位等にしたがっ
て固定的に定め、これｉＨＭＭＩ８の操作によりＥＥＰ
ＲＯＭ７４等へ設定しておくと共に、送信権の取得順位
を定めるための日頃タイマーへ設定する時間をそのとき
の状況に応じて演算により求めるものとし、更に、これ
の演算に運用上のカレントアドレスＣＡおよび物理的ア
ドレスに基づくセンダアドレスＳＡを用い、これによっ
て設定時間をその都度求めるものとし、送信権取得の状
況を一定の法則により統制している。

また、送信権取得の時点を全装置として統制し、データ
送受信との同期関係を維持するため、時間軸上へ各一定
時間幅のタイムアツプ１ これらの各タイムスロットへ各ＳＴＡ、〜５ＴＡｎが送
信権全取得する時点を一致させるものとしている。

第６図は、タイムスロットＴＳを「１」〜ｒ１２６ｊと
した場合、○印によυ示す送信権取得をＧＷ７゜ＨＭＭ
Ｉ８およびＢＣＴｌ　ｌ〜１ｎの各々が可能となる関係
を示し、いずれかの送信終了による無信号状態発生に応
じ、ＴＳ　ｒ　１　ｊ〜ｒ　１２６　ｊが反復され、Ｇ
Ｗ７．ＨＭＭＩ８およびＢＣＴ１ｘ〜Ｉｎ中の送信権取
得を要求するものが該当するタイムスロットＴＳにおい
て送信権の取得を行なう。

また、この例では、ＧＷ４が重要度および送信権取得要
求の発生頻度上置優位であり、最も多く送信権取得を行
なえるものとしてタイムスロットＴＳが割当てられてお
り、）（ＭＭＩ８に対しては、これがＧＷ７およびＢＣ
Ｔ１１〜１ｎの各々へ同時に複数台が接続された場合を
考慮し、かつ、操作に応じて速やかに送信権の取得が行
なわれるものとし、接続部位に応じてセンダアドレスＳ
Ａ？各個別に定めると共に、これにしたがい各個別のタ
イムスロットＴＳｔ−割当てている。

これらに対し、ＢＣＴ１＋〜１ｎは、実装順位または冥
装部位等に応じて物理的アドレスを定めるものとし、タ
イムスロットＴｓｒＩＪ〜ｒ１２６ｊの１周期中に各１
回のタイムスロット割当てを受けるものとなっている。

なお、タイムスロットＴＳ「２」〜「４」、「６」〜「
８」乃至ｒ１２２Ｊ〜ｒ１２４Ｊ　、　ｒ１２６ｊは、
ＨＭＭＩ８およびＢＣＴｌ　ｌ〜１ｎの実装台数に応じ
て充当されるものであり、各々へ設定された物理的アド
レスに基づく演算により、これらのタイムスロットＴＳ
中のいずれかが各々へ割当てられる。

また、ＨＭＭＩ８に対しては、これの操作によるデータ
の設定、転送等を速やかとするため複数のセンダアドレ
スＳＡが設定されるものとなっている。

ここにおいて、日頃タイマーの設定時間Ｔｔを求める演
算はつぎのとおりに行なうものとなっている。

Ｔｔ＝ＴＴＸＴｗＸＰ　　　　　　　　　　”””（１
）ただし、ＴＴ：送信権取得の１」位（自′ｌ＠）Ｔｗ
：データ１ワード分の伝送時間 Ｐ：ＣＰＵの処理所要時間に応じて 定める係数 なお、例えばＴｗ　＝　２．３　ｍ５ｅｃ、　Ｐ　＝　
３　として定め、ＴｗＸＰｉｌタイムスロットとしてい
る。

また、ＴＴは、物理的アドレスに応するセンダアドレス
ＳＡ、今まで送信権を占有していたもののカレントアド
レスＣＡ等に基づき、ＣＷ７　、　ＨＭＭＩ８　、　Ｂ
ＣＴ１毎に定められるが、まず、各々のセンダアドレス
ＳＡを次式により定める。

（ＣＷ） ＳＡ＝ＩＸ４Ｘｍ　　　　　　　　　ｅｅｅｅ＊（２）
ただし、ｍ＝ｏ、１，２・ｅｓ・３１ ＣＨＭＭ　Ｉ　：］ ＳＡ＝４ｘＭＡ−１＋４ＸＭＮＸｍ　　　　”””（３
）ただし、ｍ＝ｏ　、　１　、２　＊ｅｅ＊＊３Ｑ／Ｍ
ＮＭＡ：物理的アドレス ＭＮ：接続実装台数 （ＢＣＴ） ＳＡ＝２ＸＰＡ　　　　　　　　　　・１１・（４）た
だし、ＰＡ：物理的アドレス 以上の（２）〜（３ン式によシ求めたＳＡＫ基づき、各
　Ｉ々の自順ＴＴを次式によシ定める。

（ＧＷ） ＳＡ）ＣＡのとき ＴＴ＝８Ａ−ＣＡ　　　　　　　・・・・・（５Ａ）Ｓ
Ａ＜ＣＡのとき ＴＴ＝ＴＳｍａｘ−ＣＡ＋ＳＡ　　　　・−−−（５Ｂ
）ただし、ＴＳｍａｘ：タイムスロット数（第６図では
１２６） （ＨＭＭＩ） ＳＡ＞ＣＡのとき ＴＴ＝ＳＡ−ＣＡ　　　　　　　・・−＠（６Ａ）ＳＡ
（ＣＡのとき ＴＴ＝ＴＳｍｍｘ−ＣＡ＋ＳＡ　　　　＠−（６Ｂ）（
ＢＣＴ） ＳＡ＞ＣＡのとき ＴＴ＝ＳＡ−ＣＡ　　　　　　　　　・・・拳・　（７
Ａ）ＳＡ≦ＣＡのとき ＴＴ＝ＴＳｍａｘ−ＣＡ＋ＳＡ　　　・ｅｅｅ・（７Ｂ
）したがって、（５Ａ）〜（７Ｂ）式により求めたＴＴ
を用いて（１）式の演算を行なうことＫよシ、各々の０
順タイマーへ設定する時間Ｔｔが定まる。

以上に対し、第１図のサイレント・タイマー設定時間Ｔ
３は、次式により固定的に定める。

Ｔａ＝（ＴＳｍａｘ＋ＳＡ）ＸＴｗＸＰ　　　＊＊＊ｓ
＊（３）第７図は、ＣＷ７　、　ＨＭＭＩ　８　、　Ｂ
ＣＴ　１　＊　〜１　ｎ０ＣＰＵによる送受信制御状況
の総合的なフローチャートであり、第１図のｒｓＴＡＲ
ＴＪに応じて実行される。

すなわち、ＣＰＵにより構成したサイレント争タイマー
へ（８）式のＴａ’ｊｚ設定のうえ「サイレント・タイ
マーのフロー）　Ｊ　１０１を行ない、［サイレント・
タイマー拳タイムアウト？　Ｊ　１０２がＮ（Ｎｏ）の
間は、伝送路３を介する「信号受信？　Ｊ　１１１のＮ
を介してステップ１０２以降を反復し、ステップ１０２
がＮかクステップ１１１がＹ（ＹＥＳ）となれば、「サ
イレント・タイマー・クリアｊｌ１２ｉ行なってから、
ステップ１１１により受信した内容が全体に対するグロ
ーバルΦメツセージ（以下、ＧＬ）、いずれかに対して
指令を与えるコマンド・メツセージ（以下、ＣＤ）、ま
たは、いずれかに対しデータ送信ｔ−’！求するリクエ
スト・メツセージ（以下、ＲＱ）、あるいは、単に同期
用のダミー・メツセージであるかを、ｒ　ＧＬ　ｏｒ　
ＣＤ　ｏｒ　ＲＱ　？　ｊ　１１３により判別し、これ
がＹであれば、受信したメツセージへ付加されているカ
レントアドレスＣＡに応じ、ＴＴを求める「自順演算」
１１４を（１１）〜（７Ｂ）式によシ行ない、更に、受
信したメツセージへ付加されている宛先アドレスコード
により［自己宛？　Ｊ　１２１　ｔ−判別し、これのＹ
に応じて「受信処理」１２２を行なうのに対し、ステッ
プ１２１がＮのときは「モニタ処理」１２３を行なう。

一方、ステップ１０２がＹとなれば、自己が送信権の取
得を行なえるため、「ＣＡ４−８Ａ（最先位）」１３１
により、自己のセンダアドレスＳＡ、’ｉカレントアド
レスＣＡとし、ステップ１１４と同様に「目顔演算」１
３２を行なう。

ただし、ステップ１３１の「ＳＡ（最先位）」は、複数
のＳＡｉ有する場合に適用されるものであシ、ステップ
１３２は、後述の待機状態において用いるために行なう
ものである。

ついで自己に「送信データあｊ９　？　Ｊ　１３３　ｋ
チェックし、これがＮであれば、他に対し同期状態を維
持するための「ダミー・メツセージ送信準備」１４１ヲ
行なってから、「送信処理」１４２を実行するが、ステ
ップ１３３がＹのときは直ちにステップ１４２へ移行す
る。

以上のステップ１２２　、１２３　、１４２中いずれか
の実行を終了すると、待機状態へ入り、ステップ１１４
または１３２により求めたＴＴに基づく設定時間Ｔｔに
より、ＣＰＵ中へ構成した山頂タイマー全セットし［自
順タイマー・スタートＪ　１５１　全行なうと共に、ス
テップ１０１と同じく［サイレント・タイマー・スター
）　ｊ　１５２を行ない、［自順タイマー・タイムアウ
ト？　Ｊ　１５３のＹｉ介し、ステップ１３３と同じく
「送信データあり？　Ｊ　１５４−２チエツクし、これ
がＮであれば、「サイレント・タイマー・タイムアウト
？　Ｊ　１５５のＮ−ｉ前提とし、ＣＰＵ中に設けたカ
ウンタによるクロックパルスのカウント等により、（１
）式のＴｗ　Ｘ　Ｐにより示されるタイムスロットＴＳ
の経過全監視し、［３タイムスロット待機Ｊ　１６１　
ｉ行ない、これにより、池の送信開始までに要する時間
の待機全行なったうえ、ステップ１１１と同じく「信号
受信’ｉ’　Ｊ　１６２をチェックし、これがＮの間は
ステップ１５３以降を反復し、ステップ１６２がＹとな
るのに応じてステップ１５１　、１５２の「各タイマー
・クリア」１６３を行ない、ステップ１６２により受信
した宛先が「自己宛？　４１６４　ｋステップ１２１と
同じく判別し、これがＹのときはステップ１２２へ戻る
のに対し、ステップ１６４のＮではステップ１２３へ戻
る。

また、ステップ１６２がＮの間にステップ１５５がＹと
なれば、ステップ１３１〜１４１と同様にｒ　ＣＡ←Ｓ
Ａ（最先位）　Ｊ　１７１のセット、「送信データ４ｊ
ｐ’ｉ’ｊ１７２のチェック、［ダミー・メツセージ送
信準備Ｊ１７３、ｒ自順演算ｊ１７４を行なった後、ス
テップ１４２へ戻る。

ただし、サイレント・タイマーの設定時間Ｔ３と自順タ
イマーの設定時間Ｔｔとは、Ｔｓ＞Ｔｔの関係となって
おり、ステップ１５５よりもステップ１５３が先にＹと
なり、これに応するステップ１５４のチェックがＹでお
れば、「ＣＡ＋−８人」１８１により自己のセンダアド
レスＳＡをカレントアドレスＣＡとしてセットし念後、
ステップ１４２へ移行するため、自順タイマーのタイム
アウトにしたがって送信権の取得がなされ、ステップ１
８１により定めたカレントアドレスＣＡｉ付加したデー
タがステップ１４２により送信される。

第８図は、ステップ１２２の詳細に示す下位ルーチンで
あり、受言信号の内容を「メツセージ種別？　」３０１
により、ＧＬ、ＣＤ　、ＲＱのいずれであるかを判別し
、ＧＬであれば、「受１言完了？　Ｊ　３１１がＮの間
は「データ受信」３１２を行ない、ステップ３１１以降
を反復し、これがＹとなるのに応じてｒＥＸＩＴＪｆ、
介し第１図のステップ１５１へ移行する。

また、ＣＤのときは、ステップ３１１　、３１２と同じ
く、「受信完了？」３２１のＮｉ介して［データ受信Ｊ
　３３２　’ｉｉ−反復し、ステップ３２１がＹとなれ
ば確認応答信号ｒ　ＡＣＫ送信」３２３を行なう。

一方、ＲＱのときには、「送信完了？　、、１３３１が
Ｎの間、要求された「指定データ送信」３３２を反復し
、ステップ３３１のＹにしたがい送信を停止する。

第９図は、ステップ１２３の下位ルーチンであυ、例え
ば、７タイムスロツト分の時間に設定されたＣＰＵによ
る「ブランク・タイマー・スタート」２０１　ｔ−行な
い、「ブランク・タイマー・タイムアウト？　Ｊ　２０
２のＮを介して［信号受信？　Ｊ　２１１をチェックし
、これがＹであれば［ブランク・タイマー・クリアｊ　
２１２　’に行なってから、伝送路３の「信号終了？」
２１３がＹとなるまでこれ金モニタし、ステップ２１３
がＹとなり無信号状態となるのにしたがい、ステップ２
０１以降を反復し、ステップ２１１がＮの間にステップ
２０２がＹとなるのに応じ「モニタ処理」を終了する。

したがって、無信号状態となってから７タイムスロツト
の後にステップ１５１の自［１直タイマーがスタートし
、上述のとおり送信権の取得が行なわれる。

第１０図は、ステップ１４２の下位ルーチンであり、送
信データの「メツセージ種別？　Ｊ　４０１を判別し、
ＧＬであれば、［送信完了？　Ｊ　４１１がＮの間、「
データ送信ｊ　４１２　’？反復し、ステップ４１１の
Ｙに応じて「送信処理」を終了するのに対し、ＣＤのと
きは、「送信完了？　Ｊ　４２１のＮｔ−介して「デー
タ送信ｊ　４２２　’ｉ行なってから、ｃＰＵにより構
成した「監視タイマー・スター）　ｊ　４３１　ｋ行な
い、「監視タイマー・タイムアウト？」４３２がＮの間
に、ステップ３２３と対応して確認応答信号ｒＡＣＫ受
信？　」４３３がＹとなれば、ステップ４２１のＹｉ介
し「送信処理」を終了するが、ステップ４３３がＮの間
にステップ４３２がＹとなるのにしたがい、ＣＰＵによ
シ構成したカウンタによる［”再送Ｍｌ？　、、１４４
１をチェックし、これがＹとなるまでζテップ４２２以
降を反復し、合計Ｍ−１回までブタ送信を反復する。

また、ＲＱのときには、「送信完了？　Ｊ　４５１のＮ
ｔ−介し、要求するデータを指定するｒＲＱ　ワード送
信Ｊ　４５２　？行なった後、ステップ４３１〜４３３
゜４４１と同様に「監視タイマー・スタート」４６１、
［監視タイマー・タイムアウト？４４６２、ステップ３
３２と対応する「応答データ受信？　」４６３の実行、
および、ステップ４６２のＹに応する「再送Ｍｌ？　」
４７１のＮにしたがう反復送信を行なう。

したがって、第１図の設定時間Ｔｔｌ−Ｔｔｎによ　　
　′シ、第６図に示すタイムスロットＴＳ「１」〜ｒ１
２６ｊがＧＷ７　、　ＨＭＭＩ　８およびＢＣＴＩＢ　
〜Ｉｎへ割当てられるものとなｐ１各々が送信データの
保有に応じ割当てられたタイムスロットＴＳにおいて送
信権を取得するものとなる。

また、内項タイマーの設定時間Ｔｔは、その都度、いず
れかの送信終了またはサイレント期間の経過に応じ、送
信終了のρは（１）〜（７Ｂ）弐により、サイレント期
間の経過後は（８）式により各々定められるため、第６
図のタイムスロットＴＳ　ｒ　Ｉ　Ｊ〜ｒ　１２８　Ｊ
中、極力先位側のものが割当てられるものとなり、通信
上の空白時間が短縮され、全般的に送信すべきデータの
発生から送信開始までの時間が短縮される。

更に、ＧＷ７．ＨＭＭｌＢおよびＢＣＴ１ｔ〜Ｉｎが各
々同等の機能を有するため、いずれかに障害を生じても
全体としての機能が維持され、信頼性が向上すると共に
、送信権の授受に特別な信号の送受信ヲ要さず、全般的
な通信速度が向上する。

ただし、第２図乃至第５図の構成は、状況に応じて定め
ればよく、第６図のタイムスロット数およびこれの割当
状況も条件にしたがって定めればよいと共に、第７図乃
至第１０図においては、状況により各ステップを同等な
他のものと置換し、または、）１ム序を入替え、あるい
は、不要なものを省略しても同様である等、種々の変形
が自在である。

〔発明の効果〕

以上の説明により明らかなとおり本発明によれば、簡単
な構成により、送信権の授受が確実罠なされ、全般的な
通信速度が向上すると共に、全体としての信頼性が向上
し、共通の伝送路を用いる各種のデータ通信において顕
著な効果が得られる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は送信権の取得状況
を示す要部のタイミングチャート、第２図は制御装置の
ブロック図、第３図は操作表示器の正面図、第４図は制
御ユニットのブロック図、第５図は操作表示器のブロッ
ク図、第６図はタイムスロットの割当状況を示す図、嬉
７図乃至第１０図は制御状況のフローチャートである。 １１〜１ｎ・拳−−ＢＣＴ（制御ユニット）、１ａｔ〜
１ａｎ１１＠・・母線、２１〜２ｎ・・・・ｌ０Ｕ（入
出カニニット）、３１，３鵞・・・・伝送路、８・・拳
・ＨＲ（Ｍｌ　（操作表示器）、７１．９１・・・＠Ｍ
ＣＰ（マイクロコンピュータ）、７２．９２−・・・Ｒ
ＡＭ（可変メモリ）、７３．９３・・・・ＦＲＯＭ（書
込メモリ）、Ｔ４・・−・ＥＥＰＲＯＭ（可変書込メモ
リ）、７７．９６・・・＠Ｉ／Ｆ（インターフェイス）
、Ｔａ１〜Ｔｓｎ　、　Ｔｔｌ〜Ｔｔｎ・・争・設定時
間、ＴＳ１１＋１Φ・タイムスロット。

Claims (1)

【特許請求の範囲】
1. 共通の伝送路へ接続された複数の通信装置を備え、該各
   通信装置が送信権を交互に取得し、該送信権を取得した
   通信装置が前記共通の伝送路を介してデータの送信を行
   なう通信方式において、前記各通信装置各々へ自己の送
   信権取得順位を定めるための互いに異なる設定時間とし
   た自順タイマーを設け、前記共通の伝送路が無信号状態
   となるのに応じて前記各自順タイマーを同時にスタート
   させ、該各自順タイマー中の最初にタイムアップしたも
   のを有する通信装置が前記送信権の取得を行なうことを
   特徴とする共通伝送路による通信方式。