JPH05291801A - モノリシック・マイクロ波移相器 - Google Patents

Abstract

(57)【要約】 【目的】この発明の目的は、広帯域にわたって入力／出
力ＶＳＷＲが良好であり、しかも小さなチップサイズで
モノリシック・マイクロ波集積回路化が実現可能なモノ
リシック・マイクロ波移相器を提供することにある。 【構成】この発明は、各スイッチ素子のオン状態におい
て外部回路と整合をとるために、基準状態を形成する第
１、第２のスイッチ素子の同時オン状態での直列等価抵
抗と、移相状態を形成する第３のスイッチ素子のオン状
態での等価抵抗とを等しくし、入力端子及び出力端子を
それぞれ抵抗を介して接地して、基準状態及び移相状態
のいずれにおいても、各スイッチ素子のオン状態での等
価抵抗と入力側及び出力側に接続した第１、第２の抵抗
でπ形回路を形成することで、両状態でのインピーダン
ス整合をとり、広帯域にわたり入力／出力ＶＳＷＲ特性
の改善を図っている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、モノリシック集積回
路により構成され、マイクロ波信号の位相を制御するモ
ノリシック・マイクロ波移相器に関する。

【０００２】

【従来の技術】周知のように、マイクロ波移相器は、入
力端子から入力されたマイクロ波信号の位相を所望の位
相に制御して出力端子に伝送するもので、フェーズドア
レイアンテナによく用いられる。

【０００３】図４に従来から用いられているマイクロ波
移相器の構成を示す。同図において、マイクロストリッ
プ線路１１は入力マイクロ波信号に対して基準となる位
相をもつ。第１のＦＥＴ１２は、ドレイン電極が入力端
子１５に接続され、ソース電極がマイクロストリップ線
路１１の一方端に接続され、ゲート電極が第１の制御端
子１９に接続される。第２のＦＥＴ１３は、ソース電極
がマイクロストリップ線路１１の他方端に接続され、ド
レイン電極が出力端子１６に接続され、ゲート電極が第
１の制御端子１９に接続される。第３のＦＥＴ１４は、
ドレイン電極が入力端子１５に接続され、ソース電極が
出力端子１６に接続され、ゲート電極が第２の制御端子
１４に接続される。

【０００４】すなわち、上記ＦＥＴ１２，１３，１４は
それぞれスイッチ素子として用いられ、マイクロストリ
ップ線路１１は移相器の位相量を決定するのに用いられ
る。いま、ＦＥＴ１２，１３に第１の制御端子１９から
０Ｖの制御電圧を印加し、ＦＥＴ１４に第２の制御端子
２０からピンチオフ電圧以下の制御電圧を印加する。こ
のとき、ＦＥＴ１２，１３はオン状態となり、ＦＥＴ１
４はオフ状態となる。したがって、入力端子１５から入
力されたマイクロ波信号はマイクロストリップ線路１１
側を通過することになる。これにより、移相器としての
基準状態が形成され、出力端子１６からはＦＥＴ１２、
マイクロストリップ線路１１、ＦＥＴ１３の通過位相で
定まる位相量をもつ信号が出力される。

【０００５】一方、ＦＥＴ１２，１３に第１の制御端子
１９からピンチオフ電圧以下の制御電圧を印加し、ＦＥ
Ｔ１４に第２の制御端子２０から０Ｖの制御電圧を印加
する。このとき、ＦＥＴ１２，１３はオフ状態となり、
ＦＥＴ１４はオン状態となる。したがって、入力端子１
５から入力されたマイクロ波信号はＦＥＴ１４側を通過
することになる。これにより、移相器としての移相状態
が形成され、出力端子１６からはＦＥＴ１４の通過位相
を持つ信号が出力される。

【０００６】すなわち、ＦＥＴ１２，１３，１４に加え
る第１、第２の制御電圧を選択的に切り替えることによ
り、基準状態と移相状態を切り替えることができ、マイ
クロ波信号に一定の位相変化を与えることができる。

【０００７】しかしながら、上記のような従来のマイク
ロ波移相器は線路切替型であり、ＦＥＴ１２，１３とＦ
ＥＴ１４に通常は同じゲート幅を用いているため、ＦＥ
Ｔ１２，１３とＦＥＴ１４を切り替えるとき、ＦＥＴの
もつオン状態での等価抵抗により、外部回路との間にイ
ンピーダンスの不整合が起こる。このため、従来では、
基準状態と移相状態の両状態で良好な整合をとることが
できず、入力／出力ＶＳＷＲ特性を広帯域にわたって良
好にすることができなかった。このことから、上記構成
では広帯域マイクロ波移相器の実現が困難であった。

【０００８】また、最近では砒化ガリウム（ＧａＡｓ）
等の半絶縁性基板上にＦＥＴ等の能動素子や抵抗、キャ
パシタ、インダクタ等で回路を形成したモノリシック・
マイクロ波集積回路が実用化されており、今後、マイク
ロ波移相器の小型化のために発展が期待されているが、
この集積回路で上記構成の移相器を実現するには、ＦＥ
Ｔのオン状態での等価抵抗に対する整合回路を移相器回
路の外部に取り付けなければならない。このため、全体
のチップサイズが大きくなってしまうので、上記構成は
モノリシック・マイクロ波集積回路による移相器として
適していないといえる。

【０００９】

【発明が解決しようとする課題】以上述べたように、従
来の線路切替型によるマイクロ波移相器では、スイッチ
として用いるＦＥＴのオン状態における抵抗分により、
移相器回路と外部回路との整合がとれず、これが入力／
出力ＶＳＷＲ特性の劣化をもたらし、広帯域化を実現で
きない。仮に、移相器回路の外部に整合回路を設けると
なれば、モノリシック・マイクロ波集積回路により移相
器を構成する場合にチップサイズが大きくなり、小型化
を実現できない。

【００１０】この発明は上記の問題を解決するためにな
されたもので、広帯域にわたって入力／出力ＶＳＷＲが
良好であり、しかも小さなチップサイズでモノリシック
・マイクロ波集積回路化が実現可能なモノリシック・マ
イクロ波移相器を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
にこの発明に係るモノリシック・マイクロ波移相器は、
基準となる位相をもつマイクロストリップ線路と、一方
の被制御電極が入力端子に接続され、他方の被制御電極
が前記マイクロストリップ線路の一方端に接続され、制
御電極が第１の制御端子に接続される第１のスイッチ素
子と、一方の被制御電極が前記マイクロストリップ線路
の他方端に接続され、他方の被制御電極が出力端子に接
続され、制御電極が前記第１の制御端子に接続される第
２のスイッチ素子と、一方の被制御電極が前記入力端子
に接続され、他方の被制御電極が前記出力端子に接続さ
れ、制御電極が第２の制御端子に接続される第３のスイ
ッチ素子と、前記入力端子と基準電位点との間及び前記
出力端子と基準電位点との間にそれぞれ接続される第
１、第２の抵抗とを具備し、前記第１、第２のスイッチ
素子のオン状態での等価抵抗を前記第３のスイッチ素子
のオン状態での等価抵抗の略２倍に設定するようにした
ことを特徴とする。

【００１２】

【作用】上記構成によるモノリシック・マイクロ波移相
器では、各スイッチ素子のオン状態において外部回路と
整合をとるために、基準状態を形成する第１、第２のス
イッチ素子の同時オン状態での直列等価抵抗と、移相状
態を形成する第３のスイッチ素子のオン状態での等価抵
抗とを等しくし、入力端子及び出力端子をそれぞれ抵抗
を介して接地して、基準状態及び移相状態のいずれにお
いても、各スイッチ素子のオン状態での等価抵抗と入力
側及び出力側に接続した第１、第２の抵抗でπ形回路を
形成することで、両状態でのインピーダンス整合をと
り、広帯域にわたり入力／出力ＶＳＷＲ特性の改善を図
っている。

【００１３】

【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。但し、図１において、図４と同一部分
には同一符号を付して示し、ここでは異なる部分を中心
に説明する。

【００１４】図１はこの発明に係るモノリシック・マイ
クロ波移相器の一実施例を示すものである。図１におい
て、抵抗１７，１８は整合用抵抗である。他は図４の場
合と同じ働きをする。抵抗１７，１８はＦＥＴ１２，１
３あるいはＦＥＴ１４がオン状態のときの抵抗とπ形の
整合回路を形成する。

【００１５】図２（ａ）に第１、第２のＦＥＴ１２，１
３がオン状態、図２（ｂ）に第３のＦＥＴ１４がオン状
態になったときのπ形整合回路を示す。図２（ａ）にお
いて、抵抗３１は第１のＦＥＴ１２のオン状態での等価
抵抗であり、抵抗３２は第２のＦＥＴ１３のオン状態で
の等価抵抗である。また、図２（ｂ）において、抵抗３
３は第３のＦＥＴ１４のオン状態での等価抵抗である。

【００１６】上記ＦＥＴ１４のゲート幅は第１、第２の
ＦＥＴ１２，１３のゲート幅の略２倍にする。この場
合、抵抗３１と抵抗３２を合わせた直列抵抗値が抵抗３
３の抵抗値と同じにできる。このため、抵抗１７，１８
はＦＥＴ１２，１３がオン状態になったときも、ＦＥＴ
１４がオン状態になったときも、外部回路との間で整合
がとれるように設定できる。

【００１７】図３に上記構成によるモノリシック・マイ
クロ波移相器の入力／出力ＶＳＷＲ特性を従来の移相器
の特性と比較して示す。尚、第１、第２のＦＥＴ１２，
１３のゲート幅はそれぞれ１２００［micron］、第３の
ＦＥＴ１４のゲート幅は６００［micron］である。抵抗
１７，１８はそれぞれ１［ｋΩ］で、移相器の通過移相
は１１．２５度である。図中点線は整合回路を設けない
場合、実線はこの発明の特徴とする整合回路を設けた場
合の入力／出力ＶＳＷＲを示している。整合回路を設け
た場合は、基準状態及び移相状態ともに入力及び出力の
ＶＳＷＲの値が広帯域にわたり小さくなっていることが
わかる。

【００１８】したがって、上記構成によるモノリシック
・マイクロ波移相器は、基準状態を形成するために用い
る第１、第２のＦＥＴ１２，１３のもつオン状態での等
価抵抗と、マイクロストリップ線路１１を切り替えて移
相状態を形成するために用いる第３のＦＥＴ１４のもつ
オン状態での等価抵抗による外部回路との間の不整合を
低減することができ、これによって広帯域にわたって良
好な入力／出力ＶＳＷＲ特性を実現することができる。
しかも、移相器回路の外部に整合回路を設ける必要がな
いので、チップサイズの小さくすることができ、広帯域
モノリシック・マイクロ波移相器を実現することができ
る。尚、この発明の要旨を逸脱しない範囲で種々変形し
ても、同様に実施可能であることはいうまでもない。

【００１９】

【発明の効果】以上のようにこの発明によれば、広帯域
にわたって入力／出力ＶＳＷＲが良好であり、しかも小
さなチップサイズでモノリシック・マイクロ波集積回路
化が実現可能なモノリシック・マイクロ波移相器を提供
することができる。

【図面の簡単な説明】

【図１】この発明に係るモノリシック・マイクロ波移相
器の一実施例を示す回路図。

【図２】同実施例の作用を説明するために示す等価回路
図。

【図３】同実施例のモノリシック・マイクロ波移相器の
特性を従来の移相器の特性と比較して示す特性図。

【図４】従来のマイクロ波移相器の構成を示す回路図。

【符号の説明】

１１…マイクロストリップ線路、１２，１３，１４…Ｆ
ＥＴ、１５…入力端子、１６…出力端子、１７，１８…
抵抗、１９，２０…制御端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】基準となる位相をもつマイクロストリップ
   線路と、 一方の被制御電極が入力端子に接続され、他方の被制御
   電極が前記マイクロストリップ線路の一方端に接続さ
   れ、制御電極が第１の制御端子に接続される第１のスイ
   ッチ素子と、 一方の被制御電極が前記マイクロストリップ線路の他方
   端に接続され、他方の被制御電極が出力端子に接続さ
   れ、制御電極が前記第１の制御端子に接続される第２の
   スイッチ素子と、 一方の被制御電極が前記入力端子に接続され、他方の被
   制御電極が前記出力端子に接続され、制御電極が第２の
   制御端子に接続される第３のスイッチ素子と、 前記入力端子と基準電位点との間及び前記出力端子と基
   準電位点との間にそれぞれ接続される第１、第２の抵抗
   とを具備し、 前記第１、第２のスイッチ素子の同時オン状態での直列
   等価抵抗と前記第３のスイッチ素子のオン状態での等価
   抵抗とを等しくしたことを特徴とするモノリシック・マ
   イクロ波移相器。
2. 【請求項２】前記第１、第２及び第３のスイッチ素子は
   電界効果トランジスタであり、前記第１、第２のスイッ
   チ素子なる電界効果トランジスタのゲート幅を前記第３
   のスイッチ素子なる電界効果トランジスタのゲート幅の
   略２倍に設定するようにしたことを特徴とする請求項１
   記載のモノリシック・マイクロ波移相器。