JPH06303095A - マイクロ波移相器 - Google Patents
マイクロ波移相器Info
- Publication number
- JPH06303095A JPH06303095A JP8452393A JP8452393A JPH06303095A JP H06303095 A JPH06303095 A JP H06303095A JP 8452393 A JP8452393 A JP 8452393A JP 8452393 A JP8452393 A JP 8452393A JP H06303095 A JPH06303095 A JP H06303095A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- input terminal
- output terminal
- throw switch
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 マイクロ波移相器のマイクロ波信号に対する
進相量あるいは遅相量を可変にする。 【構成】 第１単極双投スイッチ２の第１の出力端子１
１と第２単極双投スイッチ４の第１の入力端子と３１と
の間に接続された低域通過フイルタ６０と、上記第１低
域通過フイルタの第２の出力端子１２と第２単極双投ス
イッチの第２の入力端子３２との間に接続された高域通
過フイルタ７０とからなり、上記低域通過フイルタ、高
域通過フイルタ中の各キャパシタンス素子としてデュア
ルゲートＦＥＴ６３、７３が使用され、その一方のゲー
ト電極に対して当該デュアルゲートＦＥＴをピンチオフ
状態に維持するのに十分な大きさのバイアス電圧が印加
され、他方のゲート電極に対して所要の大きさのキャパ
シタンス値を得るのに必要な大きさのバイアス電圧が印
加される。
進相量あるいは遅相量を可変にする。 【構成】 第１単極双投スイッチ２の第１の出力端子１
１と第２単極双投スイッチ４の第１の入力端子と３１と
の間に接続された低域通過フイルタ６０と、上記第１低
域通過フイルタの第２の出力端子１２と第２単極双投ス
イッチの第２の入力端子３２との間に接続された高域通
過フイルタ７０とからなり、上記低域通過フイルタ、高
域通過フイルタ中の各キャパシタンス素子としてデュア
ルゲートＦＥＴ６３、７３が使用され、その一方のゲー
ト電極に対して当該デュアルゲートＦＥＴをピンチオフ
状態に維持するのに十分な大きさのバイアス電圧が印加
され、他方のゲート電極に対して所要の大きさのキャパ
シタンス値を得るのに必要な大きさのバイアス電圧が印
加される。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、キャパシタンス素子と
してデュアルゲート電界効果トランジスタ（以下ではデ
ュアルゲートＦＥＴと称す）あるいは同等半導体素子、
例えば直列接続された２個のシングルゲート電界効果ト
ランジスタを使用して、進相量あるいは遅相量を可変に
したマイクロ波移相器に関するものである。
してデュアルゲート電界効果トランジスタ（以下ではデ
ュアルゲートＦＥＴと称す）あるいは同等半導体素子、
例えば直列接続された２個のシングルゲート電界効果ト
ランジスタを使用して、進相量あるいは遅相量を可変に
したマイクロ波移相器に関するものである。
【０００２】
【従来の技術】図４は従来のマイクロ波移相器の構成を
示す等価回路図である。同図において、２は入力側の第
１単極双投スイッチ、４は出力側の第２の単極双投スイ
ッチで、第１単極双投スイッチ２の入力端子３には例え
ばマイクロストリップ線路からなる入力線路１３を経て
マイクロ波信号が供給され、第２単極双投スイッチ４の
出力端子５は例えばマイクロストリップ線路からなる出
力線路１５に接続されている。
示す等価回路図である。同図において、２は入力側の第
１単極双投スイッチ、４は出力側の第２の単極双投スイ
ッチで、第１単極双投スイッチ２の入力端子３には例え
ばマイクロストリップ線路からなる入力線路１３を経て
マイクロ波信号が供給され、第２単極双投スイッチ４の
出力端子５は例えばマイクロストリップ線路からなる出
力線路１５に接続されている。
【０００３】第１単極双投スイッチ２には第１の出力端
子１１と第２の出力端子１２とが設けられており、入力
端子６と第１の出力端子１１との間、入力端子６と第２
の出力端子１２との間にはそれぞれ例えばＮチャンネル
ＦＥＴ１６、１８がそれぞれ直列に接続されている。ま
た、第１の出力端子１１と接地電位点との間にはＮチャ
ンネルＦＥＴ１７が、第２の出力端子１２と接地電位点
との間にはＮチャンネルＦＥＴ１９がそれぞれ接続され
ている。ＦＥＴ１６、１９の各ゲート電極はそれぞれ抵
抗２６、２９を経て一方のスイッチング信号入力端子２
１に接続されており、ＦＥＴ１７、１８の各ゲート電極
はそれぞれ抵抗２７、２９を経て他方のスイッチング信
号入力端子２２に接続されている。
子１１と第２の出力端子１２とが設けられており、入力
端子６と第１の出力端子１１との間、入力端子６と第２
の出力端子１２との間にはそれぞれ例えばＮチャンネル
ＦＥＴ１６、１８がそれぞれ直列に接続されている。ま
た、第１の出力端子１１と接地電位点との間にはＮチャ
ンネルＦＥＴ１７が、第２の出力端子１２と接地電位点
との間にはＮチャンネルＦＥＴ１９がそれぞれ接続され
ている。ＦＥＴ１６、１９の各ゲート電極はそれぞれ抵
抗２６、２９を経て一方のスイッチング信号入力端子２
１に接続されており、ＦＥＴ１７、１８の各ゲート電極
はそれぞれ抵抗２７、２９を経て他方のスイッチング信
号入力端子２２に接続されている。
【０００４】第２単極双投スイッチ４には第１の入力端
子３１と第２の入力端子３２とが設けられており、第１
の入力端子３１と出力端子５との間、第２の入力端子３
２と出力端子との間にはそれぞれＮチャンネルＦＥＴ３
６、３８が直列に接続されている。また、第１の入力端
子３１と接地電位点との間にはＮチャンネルＦＥＴ３７
が、第２の入力端子１２と接地電位点との間にはＮチャ
ンネルＦＥＴ４９がそれぞれ接続されている。ＦＥＴ３
６、３９の各ゲート電極はそれぞれ抵抗４６、４９を経
て一方のスイッチング信号入力端子４１に接続されてお
り、ＦＥＴ４７、４８の各ゲート電極はそれぞれ抵抗４
７、４９を経て他方のスイッチング信号入力端子４２に
接続されている。
子３１と第２の入力端子３２とが設けられており、第１
の入力端子３１と出力端子５との間、第２の入力端子３
２と出力端子との間にはそれぞれＮチャンネルＦＥＴ３
６、３８が直列に接続されている。また、第１の入力端
子３１と接地電位点との間にはＮチャンネルＦＥＴ３７
が、第２の入力端子１２と接地電位点との間にはＮチャ
ンネルＦＥＴ４９がそれぞれ接続されている。ＦＥＴ３
６、３９の各ゲート電極はそれぞれ抵抗４６、４９を経
て一方のスイッチング信号入力端子４１に接続されてお
り、ＦＥＴ４７、４８の各ゲート電極はそれぞれ抵抗４
７、４９を経て他方のスイッチング信号入力端子４２に
接続されている。
【０００５】第１単極双投スイッチ２の第１の出力端子
１１と第２単極双投スイッチ４の第１の入力端子３１と
の間には、直列に接続されたインダクタンシス素子５
０、５１と、両インダクタンス素子の接続点と接地電位
点との間に接続されたキャパシタンス素子５２とからな
る低域通過フイルタ６が接続されている。第１単極双投
スイッチ２の第２の出力端子１２と第２単極双投スイッ
チ４の第２の入力端子３２との間には、キャパシタンス
素子５５と、上記出力端子１２と接地電位点との間、上
記入力端子３２と接地電位点との間にそれぞれ接続され
たインダクタンス素子４３、５４とからなる高域通過フ
イルタ７が接続されている。上記の第１単極双投スイッ
チ２、第２単極双投スイッチ４、低域通過フイルタ６、
高域通過フイルタ７は一般に１枚の半導体基板上に形成
される。
１１と第２単極双投スイッチ４の第１の入力端子３１と
の間には、直列に接続されたインダクタンシス素子５
０、５１と、両インダクタンス素子の接続点と接地電位
点との間に接続されたキャパシタンス素子５２とからな
る低域通過フイルタ６が接続されている。第１単極双投
スイッチ２の第２の出力端子１２と第２単極双投スイッ
チ４の第２の入力端子３２との間には、キャパシタンス
素子５５と、上記出力端子１２と接地電位点との間、上
記入力端子３２と接地電位点との間にそれぞれ接続され
たインダクタンス素子４３、５４とからなる高域通過フ
イルタ７が接続されている。上記の第１単極双投スイッ
チ２、第２単極双投スイッチ４、低域通過フイルタ６、
高域通過フイルタ７は一般に１枚の半導体基板上に形成
される。
【０００６】次に図４の従来のマイクロ波移相器の動作
を説明する。一方のスイッチング信号入力端子２１、４
１に供給されるスイッチング信号のレベルがＬ（ローレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＨ（ハイレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１６が
オン、ＦＥＴ１７がオフ、ＦＥＴ１８がオフ、ＦＥＴ１
９がオンになり、また第２単極双投スイッチ４のＦＥＴ
３６がオン、ＦＥＴ３７がオフ、ＦＥＴ３８がオフ、Ｆ
ＥＴ３９がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１６を経て低域通過フイルタ６に供給され、該低
域通過フイルタ６で遅相されたマイクロ波信号は第２単
極双投スイッチ４の第１の入力端子３１よりオン状態に
あるＦＥＴ３６を経て出力端子５に供給される。出力端
子５に発生した遅相されたマイクロ波信号はマイクロス
トリップ線路からなる出力線路１５を経て次段に送られ
る。
を説明する。一方のスイッチング信号入力端子２１、４
１に供給されるスイッチング信号のレベルがＬ（ローレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＨ（ハイレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１６が
オン、ＦＥＴ１７がオフ、ＦＥＴ１８がオフ、ＦＥＴ１
９がオンになり、また第２単極双投スイッチ４のＦＥＴ
３６がオン、ＦＥＴ３７がオフ、ＦＥＴ３８がオフ、Ｆ
ＥＴ３９がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１６を経て低域通過フイルタ６に供給され、該低
域通過フイルタ６で遅相されたマイクロ波信号は第２単
極双投スイッチ４の第１の入力端子３１よりオン状態に
あるＦＥＴ３６を経て出力端子５に供給される。出力端
子５に発生した遅相されたマイクロ波信号はマイクロス
トリップ線路からなる出力線路１５を経て次段に送られ
る。
【０００７】ここで、インダクタンス素子５０、５１の
規格化されたリアクタンスをＸN 、キャパシタンス素子
５２の規格化されたサセプタンスをＢN とすると、上記
インダクタンス素子５０、５１、キャパシタンス素子５
２よりなる低域通過フイルタ６における遅相量θ1 は次
の数式１で表される。
規格化されたリアクタンスをＸN 、キャパシタンス素子
５２の規格化されたサセプタンスをＢN とすると、上記
インダクタンス素子５０、５１、キャパシタンス素子５
２よりなる低域通過フイルタ６における遅相量θ1 は次
の数式１で表される。
【０００８】
【数１】
【０００９】一方のスイッチング信号入力端子２１、４
１に供給されるスイッチング信号のレベルがＨ（ハイレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＬ（ローレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１８が
オン、ＦＥＴ１９がオフ、ＦＥＴ１６がオフ、ＦＥＴ１
７がオンになり、また第２単極双投スイッチ４のＦＥＴ
３８がオン、ＦＥＴ３９がオフ、ＦＥＴ３６がオフ、Ｆ
ＥＴ３７がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１８を経て高域通過フイルタ７に供給され、該高
域通過フイルタ７で進相された信号は第２単極双投スイ
ッチ４の第２の入力端子３２よりオン状態にあるＦＥＴ
３８を経て出力端子５に供給される。出力端子５に発生
した進相されたマイクロ波信号は出力線路１５を経て次
段に送られる。
１に供給されるスイッチング信号のレベルがＨ（ハイレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＬ（ローレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１８が
オン、ＦＥＴ１９がオフ、ＦＥＴ１６がオフ、ＦＥＴ１
７がオンになり、また第２単極双投スイッチ４のＦＥＴ
３８がオン、ＦＥＴ３９がオフ、ＦＥＴ３６がオフ、Ｆ
ＥＴ３７がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１８を経て高域通過フイルタ７に供給され、該高
域通過フイルタ７で進相された信号は第２単極双投スイ
ッチ４の第２の入力端子３２よりオン状態にあるＦＥＴ
３８を経て出力端子５に供給される。出力端子５に発生
した進相されたマイクロ波信号は出力線路１５を経て次
段に送られる。
【００１０】ここで、インダクタンス素子５３、５４の
規格化されたサセプタンスをＢN 、キャパシタンス素子
５５の規格化されたリアクタンスをＸN とすると、キャ
パシタンス素子５５、インダクタンスシタンス素子５
３、５４よりなる高域通過フイルタ７における進相量θ
2 は次の数式２で表される。
規格化されたサセプタンスをＢN 、キャパシタンス素子
５５の規格化されたリアクタンスをＸN とすると、キャ
パシタンス素子５５、インダクタンスシタンス素子５
３、５４よりなる高域通過フイルタ７における進相量θ
2 は次の数式２で表される。
【００１１】
【数２】
【００１２】上記のように、図４の回路は、第１単極双
投スイッチ２、第２単極双投スイッチ４を、各スイッチ
ング信号入力端子２１、２１、４１、４２に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ６あるいは高域通過フイルタ７のいずれかを選択する
ことにより、マイクロ波信号に対する高域通過・低域通
過形移相器として動作する。
投スイッチ２、第２単極双投スイッチ４を、各スイッチ
ング信号入力端子２１、２１、４１、４２に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ６あるいは高域通過フイルタ７のいずれかを選択する
ことにより、マイクロ波信号に対する高域通過・低域通
過形移相器として動作する。
【００１３】
【発明が解決しようとする課題】上記のような従来のマ
イクロ波移相器では、低域通過フイルタ６、高域通過フ
イルタ７中の各キャパシタンス素子５２、５５の値が固
定されているので、移相量を可変にできないという問題
があった。本発明はこのような従来の移相器の問題を解
消してマイクロ波信号の移相量を可変にできるマイクロ
波移相器を得ることを目的とする。
イクロ波移相器では、低域通過フイルタ６、高域通過フ
イルタ７中の各キャパシタンス素子５２、５５の値が固
定されているので、移相量を可変にできないという問題
があった。本発明はこのような従来の移相器の問題を解
消してマイクロ波信号の移相量を可変にできるマイクロ
波移相器を得ることを目的とする。
【００１４】
【課題を解決するための手段】本願の第１の発明に係る
マイクロ波移相器は、信号入力端子と信号出力端子との
間に直列に接続された第１および第２のインダクタンス
素子と、該第１インダクタンス素子と第２のインダクタ
ンス素子との相互接続点と基準電位点との間に接続され
たデュアルゲートＦＥＴとからなる低域通過フイルタに
より構成される。デュアルゲートＦＥＴの一方のゲート
電極には当該デュアルゲートＦＥＴをピンチオフ状態に
維持するのに十分な大きさのバイアス電圧が供給され、
他方のゲート電極にはこのデュアルゲートＦＥＴで所要
の大きさのキャパシタンス値を得るのに必要な大きさの
バイアス電圧が供給される。
マイクロ波移相器は、信号入力端子と信号出力端子との
間に直列に接続された第１および第２のインダクタンス
素子と、該第１インダクタンス素子と第２のインダクタ
ンス素子との相互接続点と基準電位点との間に接続され
たデュアルゲートＦＥＴとからなる低域通過フイルタに
より構成される。デュアルゲートＦＥＴの一方のゲート
電極には当該デュアルゲートＦＥＴをピンチオフ状態に
維持するのに十分な大きさのバイアス電圧が供給され、
他方のゲート電極にはこのデュアルゲートＦＥＴで所要
の大きさのキャパシタンス値を得るのに必要な大きさの
バイアス電圧が供給される。
【００１５】本願の第２の発明に係るマイクロ波移相器
は、信号入力端子と信号出力端子との間に接続されたデ
ュアルゲートＦＥＴと、上記信号入力端子と基準電位点
との間、上記信号出力端子と基準電位点との間にそれぞ
れ接続された第１および第２のインダクタンス素子とか
らなる高域通過フイルタにより構成される。デュアルゲ
ートＦＥＴの一方のゲート電極には当該デュアルゲート
ＦＥＴをピンチオフ状態に維持するのに十分な大きさの
バイアス電圧が供給され、他方のゲート電極にはこのデ
ュアルゲートＦＥＴで所要の大きさのキャパシタンス値
を得るのに必要な大きさのバイアス電圧が供給される。
は、信号入力端子と信号出力端子との間に接続されたデ
ュアルゲートＦＥＴと、上記信号入力端子と基準電位点
との間、上記信号出力端子と基準電位点との間にそれぞ
れ接続された第１および第２のインダクタンス素子とか
らなる高域通過フイルタにより構成される。デュアルゲ
ートＦＥＴの一方のゲート電極には当該デュアルゲート
ＦＥＴをピンチオフ状態に維持するのに十分な大きさの
バイアス電圧が供給され、他方のゲート電極にはこのデ
ュアルゲートＦＥＴで所要の大きさのキャパシタンス値
を得るのに必要な大きさのバイアス電圧が供給される。
【００１６】本願の第３の発明に係るマイクロ波移相器
は、信号入力端子と第１および第２の出力端子とを具え
た第１単極双投スイッチと、信号出力端子と第１および
第２の入力端子とを具えた第２単極双投スイッチと、上
記第１単極双投スイッチの第１の出力端子と第２単極双
投スイッチの第１の入力端子との間に接続された低域通
過フイルタと、上記第１単極双投スイッチの第２の出力
端子と第２単極双投スイッチの第２の入力端子との間に
接続された高域通過フイルタとからなる。上記低域通過
フイルタは、上記第１の出力端子と第１の入力端子との
間に直列に接続された第１および第２のインダクタンス
素子と、両インダクタンス素子の相互接続点と基準電位
点との間に接続されたデュアルゲートＦＥＴとからな
り、上記高域通過フイルタは、上記第２の出力端子と第
２の入力端子との間に接続されたデュアルゲートＦＥＴ
と、上記第２の出力端子と基準電位点との間、上記第２
の入力端子と基準電位点との間にそれぞれ接続された第
１および第２のインダクタンス素子とからなる。上記各
デュアルゲートＦＥＴの一方のゲート電極には当該デュ
アルゲートＦＥＴを常にピンチオフ状態に維持するのに
十分な大きさのバイアス電圧が供給され、他方のゲート
電極にはこれらのデュアルゲートＦＥＴで所要の大きさ
のキャパシタンス値を得るのに必要な大きさのバイアス
電圧が供給される。
は、信号入力端子と第１および第２の出力端子とを具え
た第１単極双投スイッチと、信号出力端子と第１および
第２の入力端子とを具えた第２単極双投スイッチと、上
記第１単極双投スイッチの第１の出力端子と第２単極双
投スイッチの第１の入力端子との間に接続された低域通
過フイルタと、上記第１単極双投スイッチの第２の出力
端子と第２単極双投スイッチの第２の入力端子との間に
接続された高域通過フイルタとからなる。上記低域通過
フイルタは、上記第１の出力端子と第１の入力端子との
間に直列に接続された第１および第２のインダクタンス
素子と、両インダクタンス素子の相互接続点と基準電位
点との間に接続されたデュアルゲートＦＥＴとからな
り、上記高域通過フイルタは、上記第２の出力端子と第
２の入力端子との間に接続されたデュアルゲートＦＥＴ
と、上記第２の出力端子と基準電位点との間、上記第２
の入力端子と基準電位点との間にそれぞれ接続された第
１および第２のインダクタンス素子とからなる。上記各
デュアルゲートＦＥＴの一方のゲート電極には当該デュ
アルゲートＦＥＴを常にピンチオフ状態に維持するのに
十分な大きさのバイアス電圧が供給され、他方のゲート
電極にはこれらのデュアルゲートＦＥＴで所要の大きさ
のキャパシタンス値を得るのに必要な大きさのバイアス
電圧が供給される。
【００１７】
【作用】本願のいずれの発明においても、デュアルゲー
トＦＥＴの第２のゲート電極に供給されるバイアス電圧
を変化させることにより各フイルタ回路中のキャパシタ
ンス値を調整することができるから、低域通過フイルタ
による遅相量、高域通過フイルタによる進相量を調整し
て、マイクロ波信号に対する移相量を調整することがで
きる。
トＦＥＴの第２のゲート電極に供給されるバイアス電圧
を変化させることにより各フイルタ回路中のキャパシタ
ンス値を調整することができるから、低域通過フイルタ
による遅相量、高域通過フイルタによる進相量を調整し
て、マイクロ波信号に対する移相量を調整することがで
きる。
【００１８】
【実施例】図１は本発明のマイクロ波移相器の第１の実
施例の等価回路図である。同図において、入力側の第１
単極双投スイッチ２、出力側の第２単極双投スイッチ４
はその構成、動作共図４に示す従来のマイクロ波移相器
のそれと同じであるから、図４と同じ参照番号を付し、
それらに関する説明を省略する。第１単極双投スイッチ
２の第１の出力端子１１と第２単極双投スイッチ４の第
１の入力端子３１との間には、直列に接続されたインダ
クタンス素子６１、６２と、両インダクタンス素子の接
続点と基準電位点、例えば接地電位点との間にソース接
地形式で接続されたキャパシタンス素子として作用する
デュアルゲートＦＥＴ６３とからなる低域通過フイルタ
６０が接続されている。また、第１単極双投スイッチ２
の第２の出力端子１２と第２単極双投スイッチ４の第２
の入力端子３２との間には、キャパシタンス素子として
作用するデュアルゲートＦＥＴ７３と、上記出力端子１
２と基準電位点、例えば接地電位点との間、上記入力端
子３２と基準電位点、例えば接地電位点との間にそれぞ
れ接続されたインダクタンス素子７１、７２とからなる
高域通過フイルタ７０が接続されている。図４の従来の
マイクロ波移相器と同様に上記の第１単極双投スイッチ
２、第２単極双投スイッチ４、低域通過フイルタ６０、
高域通過フイルタ７０は一般に１枚の半導体基板上に形
成される。
施例の等価回路図である。同図において、入力側の第１
単極双投スイッチ２、出力側の第２単極双投スイッチ４
はその構成、動作共図４に示す従来のマイクロ波移相器
のそれと同じであるから、図４と同じ参照番号を付し、
それらに関する説明を省略する。第１単極双投スイッチ
２の第１の出力端子１１と第２単極双投スイッチ４の第
１の入力端子３１との間には、直列に接続されたインダ
クタンス素子６１、６２と、両インダクタンス素子の接
続点と基準電位点、例えば接地電位点との間にソース接
地形式で接続されたキャパシタンス素子として作用する
デュアルゲートＦＥＴ６３とからなる低域通過フイルタ
６０が接続されている。また、第１単極双投スイッチ２
の第２の出力端子１２と第２単極双投スイッチ４の第２
の入力端子３２との間には、キャパシタンス素子として
作用するデュアルゲートＦＥＴ７３と、上記出力端子１
２と基準電位点、例えば接地電位点との間、上記入力端
子３２と基準電位点、例えば接地電位点との間にそれぞ
れ接続されたインダクタンス素子７１、７２とからなる
高域通過フイルタ７０が接続されている。図４の従来の
マイクロ波移相器と同様に上記の第１単極双投スイッチ
２、第２単極双投スイッチ４、低域通過フイルタ６０、
高域通過フイルタ７０は一般に１枚の半導体基板上に形
成される。
【００１９】次に図１の本発明のマイクロ波移相器の動
作を説明する。デュアルゲートＦＥＴ６３、７３の一方
のゲート電極、例えば、第１ゲート電極６４、７４に
は、これらのデュアルゲートＦＥＴ６３、７３を常にピ
ンチオフ状態に維持するのに十分な大きさの電圧が印加
され、第２ゲート電極６５、７５には所定の大きさのキ
ャパシタンス値を得るのに必要な大きさのバイアス電圧
が印加される。図３はデュアルゲートＦＥＴの各ゲート
電極に印加されるバイアス電圧に対して当該デュアルゲ
ートＦＥＴがどのように作用するかを示した図で、図３
（ａ）のデュアルゲートＦＥＴの第１ゲート電極、第２
ゲート電極に当該デュアルゲートＦＥＴをオン状態にす
る大きさのバイアス電圧を印加すると、当該デュアルゲ
ートＦＥＴは図３（ｂ）に示すように純抵抗として作用
し、少なくとも一方のゲート電極に当該デュアルゲート
ＦＥＴをピンチオフするのに十分な大きさのバイアス電
圧を印加すると、当該デュアルゲートＦＥＴは図３
（ｃ）、（ｄ）、（ｅ）のいずれかで示すキャパシタン
ス素子として動作する。本発明のマイクロ波移相器で使
用される各フイルタ中のデュアルゲートＦＥＴ６３、７
３は共に図３（ｃ）、（ｄ）、（ｅ）のいずれかの状態
で動作するようにバイアスされる。
作を説明する。デュアルゲートＦＥＴ６３、７３の一方
のゲート電極、例えば、第１ゲート電極６４、７４に
は、これらのデュアルゲートＦＥＴ６３、７３を常にピ
ンチオフ状態に維持するのに十分な大きさの電圧が印加
され、第２ゲート電極６５、７５には所定の大きさのキ
ャパシタンス値を得るのに必要な大きさのバイアス電圧
が印加される。図３はデュアルゲートＦＥＴの各ゲート
電極に印加されるバイアス電圧に対して当該デュアルゲ
ートＦＥＴがどのように作用するかを示した図で、図３
（ａ）のデュアルゲートＦＥＴの第１ゲート電極、第２
ゲート電極に当該デュアルゲートＦＥＴをオン状態にす
る大きさのバイアス電圧を印加すると、当該デュアルゲ
ートＦＥＴは図３（ｂ）に示すように純抵抗として作用
し、少なくとも一方のゲート電極に当該デュアルゲート
ＦＥＴをピンチオフするのに十分な大きさのバイアス電
圧を印加すると、当該デュアルゲートＦＥＴは図３
（ｃ）、（ｄ）、（ｅ）のいずれかで示すキャパシタン
ス素子として動作する。本発明のマイクロ波移相器で使
用される各フイルタ中のデュアルゲートＦＥＴ６３、７
３は共に図３（ｃ）、（ｄ）、（ｅ）のいずれかの状態
で動作するようにバイアスされる。
【００２０】図４に示す従来のマイクロ波移相器と同様
に、一方のスイッチング信号入力端子２１、４１に供給
されるスイッチング信号のレベルがＬ（ローレベル）、
他方のスイッチング信号入力端子２２、４２に供給され
るスイッチング信号のレベルがＨ（ハイレベル）である
と、第１単極双投スイッチ２のＦＥＴ１６がオン、ＦＥ
Ｔ１７がオフ、ＦＥＴ１８がオフ、ＦＥＴ１９がオンに
なり、また第２単極双投スイッチ４のＦＥＴ３６がオ
ン、ＦＥＴ３７がオフ、ＦＥＴ３８がオフ、ＦＥＴ３９
がオンになる。このとき、マイクロストリップ線路より
なる入力線路１３を経て入力端子３に供給されたマイク
ロ波信号はオン状態にあるＦＥＴ１６を経て遅相器とし
て働く低域通過フイルタ６０に供給され、該低域通過フ
イルタ６０で遅相された信号は第２単極双投スイッチ４
の第１の入力端子３１よりオン状態にあるＦＥＴ３６を
経て出力端子５に供給される。出力端子５に発生した遅
相されたマイクロ波信号はマイクロストリップ線路から
なる出力線路１５を経て次段に送られる。
に、一方のスイッチング信号入力端子２１、４１に供給
されるスイッチング信号のレベルがＬ（ローレベル）、
他方のスイッチング信号入力端子２２、４２に供給され
るスイッチング信号のレベルがＨ（ハイレベル）である
と、第１単極双投スイッチ２のＦＥＴ１６がオン、ＦＥ
Ｔ１７がオフ、ＦＥＴ１８がオフ、ＦＥＴ１９がオンに
なり、また第２単極双投スイッチ４のＦＥＴ３６がオ
ン、ＦＥＴ３７がオフ、ＦＥＴ３８がオフ、ＦＥＴ３９
がオンになる。このとき、マイクロストリップ線路より
なる入力線路１３を経て入力端子３に供給されたマイク
ロ波信号はオン状態にあるＦＥＴ１６を経て遅相器とし
て働く低域通過フイルタ６０に供給され、該低域通過フ
イルタ６０で遅相された信号は第２単極双投スイッチ４
の第１の入力端子３１よりオン状態にあるＦＥＴ３６を
経て出力端子５に供給される。出力端子５に発生した遅
相されたマイクロ波信号はマイクロストリップ線路から
なる出力線路１５を経て次段に送られる。
【００２１】ここで、インダクタンス素子６１、６２の
規格化されたリアクタンスをＸN 、デュアルゲートＦＥ
Ｔ６３のオフ容量によって与えられるキャパシタンス素
子の規格化されたサセプタンスをＢN とすると、上記イ
ンダクタンス素子６１、６２およびキャパシタンス素子
として作用する上記デュアルゲートＦＥＴよりなる低域
通過フイルタ６０における遅相量θ3 は次の数式３で表
される。
規格化されたリアクタンスをＸN 、デュアルゲートＦＥ
Ｔ６３のオフ容量によって与えられるキャパシタンス素
子の規格化されたサセプタンスをＢN とすると、上記イ
ンダクタンス素子６１、６２およびキャパシタンス素子
として作用する上記デュアルゲートＦＥＴよりなる低域
通過フイルタ６０における遅相量θ3 は次の数式３で表
される。
【００２２】
【数３】
【００２３】一方のスイッチング信号入力端子２１、４
１に供給されるスイッチング信号のレベルがＨ（ハイレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＬ（ローレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１８が
オン、ＦＥＴ１９がオフ、ＦＥＴ１６がオフ、ＦＥＴ１
７がオンになり、また第２単極双投スイッチ４のＦＥＴ
３８がオン、ＦＥＴ３９がオフ、ＦＥＴ３６がオフ、Ｆ
ＥＴ３７がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１８を経て進相器として働く高域通過フイルタ７
０に供給され、該高域通過フイルタ７０で進相された信
号は第２単極双投スイッチ４の第２の入力端子３２より
オン状態にあるＦＥＴ３８を経て出力端子５に供給され
る。出力端子５に発生した進相されたマイクロ波信号は
出力線路１５を経て次段に送られる。
１に供給されるスイッチング信号のレベルがＨ（ハイレ
ベル）、他方のスイッチング信号入力端子２２、４２に
供給されるスイッチング信号のレベルがＬ（ローレベ
ル）であると、第１単極双投スイッチ２のＦＥＴ１８が
オン、ＦＥＴ１９がオフ、ＦＥＴ１６がオフ、ＦＥＴ１
７がオンになり、また第２単極双投スイッチ４のＦＥＴ
３８がオン、ＦＥＴ３９がオフ、ＦＥＴ３６がオフ、Ｆ
ＥＴ３７がオンになる。このとき、入力線路１３より入
力端子３に供給されたマイクロ波信号はオン状態にある
ＦＥＴ１８を経て進相器として働く高域通過フイルタ７
０に供給され、該高域通過フイルタ７０で進相された信
号は第２単極双投スイッチ４の第２の入力端子３２より
オン状態にあるＦＥＴ３８を経て出力端子５に供給され
る。出力端子５に発生した進相されたマイクロ波信号は
出力線路１５を経て次段に送られる。
【００２４】ここで、インダクタンス素子７１、７２の
規格化されたサセプタンスをＢN 、デュアルゲートＦＥ
Ｔのオフ容量によって与えられるキャパシタンス素子の
規格化されたリアクタンスをＸN とすると、デュアルゲ
ートＦＥＴ７３、インダクタンスシタンス素子７１、７
２よりなる高域通過フイルタ７０における進相量θ４は
次の数式４で表される。
規格化されたサセプタンスをＢN 、デュアルゲートＦＥ
Ｔのオフ容量によって与えられるキャパシタンス素子の
規格化されたリアクタンスをＸN とすると、デュアルゲ
ートＦＥＴ７３、インダクタンスシタンス素子７１、７
２よりなる高域通過フイルタ７０における進相量θ４は
次の数式４で表される。
【００２５】
【数４】
【００２６】上記のように、図１の回路は、第１単極双
投スイッチ２、第２単極双投スイッチ４を、各スイッチ
ング信号入力端子２１、２１、４１、４２に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ６０あるいは高域通過フイルタ７０のいずれかを選択
することにより、マイクロ波信号に対する高域通過・低
域通過形移相器として動作する。また、デュアルゲート
ＦＥＴ６３、７３の一方のゲート電極に印加されるバイ
アス電圧を、これらのデュアルゲートＦＥＴをピンチオ
フ状態に維持するのに十分な大きさの電圧に設定してお
き、他方のゲート電極に印加されるバイアス電圧を調整
することにより、上記デュアルゲートＦＥＴの実効キャ
パシタンス値を調整することができるから、これに伴っ
てマイクロ波信号の遅相量あるいは進相量を調整するこ
とができる。各単極双投スイッチで使用されるＦＥＴを
Ｐチャンネル形に変更できることは言う迄もない。
投スイッチ２、第２単極双投スイッチ４を、各スイッチ
ング信号入力端子２１、２１、４１、４２に供給される
スイッチング信号に応じて切り換えて、低域通過フイル
タ６０あるいは高域通過フイルタ７０のいずれかを選択
することにより、マイクロ波信号に対する高域通過・低
域通過形移相器として動作する。また、デュアルゲート
ＦＥＴ６３、７３の一方のゲート電極に印加されるバイ
アス電圧を、これらのデュアルゲートＦＥＴをピンチオ
フ状態に維持するのに十分な大きさの電圧に設定してお
き、他方のゲート電極に印加されるバイアス電圧を調整
することにより、上記デュアルゲートＦＥＴの実効キャ
パシタンス値を調整することができるから、これに伴っ
てマイクロ波信号の遅相量あるいは進相量を調整するこ
とができる。各単極双投スイッチで使用されるＦＥＴを
Ｐチャンネル形に変更できることは言う迄もない。
【００２７】図２は本発明の他の実施例で、図１におけ
るデュアルゲートＦＥＴの代わりに２個のシングルゲー
トＦＥＴを直列接続して使用したものである。すなわ
ち、図２の実施例では、低域通過フイルタ６０中のイン
ダクタンス素子６１、６２の相互接続点と基準電位点、
例えば接地電位点との間にキャパシタンス素子として作
用する２個のシングルゲートＦＥＴ６６、６７が直列に
接続されており、また、高域通過フイルタ７０中に同様
にキャパシタンス素子として動作する２個のシングルゲ
ートＦＥＴ７６、７７が端子１２、３２間に接続されて
いる。動作中は、低域通過フイルタ６０中のＦＥＴ６
６、６７のいずれか一方のゲート電極にはそのＦＥＴを
ピンチオフ状態に維持するのに十分な大きさのバイアス
電圧が印加され、他方のＦＥＴのゲート電極に供給され
るバイアス電圧を調整してキャパシタンス値を調整す
る。高域通過フイルタ７０中のＦＥＴ７６、７７につい
ても、一方のＦＥＴはピンチオフ状態に維持され、他方
のＦＥＴのゲート電極に印加されるバイアス電圧を調整
してキャパシタンス値を調整する。
るデュアルゲートＦＥＴの代わりに２個のシングルゲー
トＦＥＴを直列接続して使用したものである。すなわ
ち、図２の実施例では、低域通過フイルタ６０中のイン
ダクタンス素子６１、６２の相互接続点と基準電位点、
例えば接地電位点との間にキャパシタンス素子として作
用する２個のシングルゲートＦＥＴ６６、６７が直列に
接続されており、また、高域通過フイルタ７０中に同様
にキャパシタンス素子として動作する２個のシングルゲ
ートＦＥＴ７６、７７が端子１２、３２間に接続されて
いる。動作中は、低域通過フイルタ６０中のＦＥＴ６
６、６７のいずれか一方のゲート電極にはそのＦＥＴを
ピンチオフ状態に維持するのに十分な大きさのバイアス
電圧が印加され、他方のＦＥＴのゲート電極に供給され
るバイアス電圧を調整してキャパシタンス値を調整す
る。高域通過フイルタ７０中のＦＥＴ７６、７７につい
ても、一方のＦＥＴはピンチオフ状態に維持され、他方
のＦＥＴのゲート電極に印加されるバイアス電圧を調整
してキャパシタンス値を調整する。
【００２８】なお、請求項中、「課題を解決するための
手段」、「発明の効果」等で使用されている「デュアル
ゲートＦＥＴ」なる用語は、図１の実施例中で使用され
ている本来のデュアルゲートＦＥＴの他に図２の実施例
中で使用されている直列接続された２個のシングルゲー
トＦＥＴをも含む。
手段」、「発明の効果」等で使用されている「デュアル
ゲートＦＥＴ」なる用語は、図１の実施例中で使用され
ている本来のデュアルゲートＦＥＴの他に図２の実施例
中で使用されている直列接続された２個のシングルゲー
トＦＥＴをも含む。
【００２９】
【発明の効果】以上説明したように、本発明のマイクロ
波移相器によれば、低域通過フイルタ６０、高域通過フ
イルタ７０中のデュアルゲートＦＥＴの一方のゲート電
極に印加されるバイアス電圧を調整することにより、そ
の実効キャパシタンス値を調整することができるので、
上記バイアス電圧によってマイクロ波信号の遅相量、進
相量を調整することができるという効果が得られる。
波移相器によれば、低域通過フイルタ６０、高域通過フ
イルタ７０中のデュアルゲートＦＥＴの一方のゲート電
極に印加されるバイアス電圧を調整することにより、そ
の実効キャパシタンス値を調整することができるので、
上記バイアス電圧によってマイクロ波信号の遅相量、進
相量を調整することができるという効果が得られる。
【図１】本発明のマイクロ波移相器の第１の実施例の等
価回路図である。
価回路図である。
【図２】本発明のマイクロ波移相器の第２の実施例の等
価回路図である。
価回路図である。
【図３】本発明のマイクロ波移相器で使用されるデュア
ルゲートＦＥＴとその等価回路を示す図である。
ルゲートＦＥＴとその等価回路を示す図である。
【図４】従来のマイクロ波移相器の等価回路図である。
２ 第１単極双投スイッチ ３ 入力端子 ４ 第２単極双投スイッチ ５ 出力端子 １１ 第１の出力端子 １２ 第２の出力端子 ３１ 第１の入力端子 ３２ 第２の入力端子 ６０ 低域通過フイルタ ６１ インダクタンス素子 ６２ インダクタンス素子 ６３ デュアルゲートＦＥＴ ７０ 高域通過フイルタ ７１ インダクタンス素子 ７２ インダクタンス素子 ７３ デュアルゲートＦＥＴ
Claims (3)
- 【請求項１】 信号入力端子と信号出力端子との間に直
列に接続された第１および第２のインダクタンス素子
と、該第１のインダクタンス素子と第２のインダクタン
ス素子との相互接続点と基準電位点との間に接続された
デュアルゲートＦＥＴとからなる低域通過フイルタによ
り構成され、上記デュアルゲートＦＥＴはキャパシタン
ス素子として作用し、その一方のゲート電極には当該デ
ュアルゲートＦＥＴを常にピンチオフ状態に維持するの
に十分な大きさのバイアス電圧が供給され、他方のゲー
ト電極に所要の大きさのキャパシタンス値を得るのに必
要な大きさのバイアス電圧が供給されることを特徴とす
る遅相器として動作するマイクロ波移相器。 - 【請求項２】 信号入力端子と信号出力端子との間に接
続されたデュアルゲートＦＥＴと、上記信号入力端子と
基準電位点との間、上記信号出力端子と基準電位点との
間にそれぞれ接続された第１および第２のインダクタン
ス素子とからなる高域通過フイルタにより構成され、上
記デュアルゲートＦＥＴはキャパシタンス素子として作
用し、その一方のゲート電極には当該デュアルゲートＦ
ＥＴを常にピンチオフ状態に維持するのに十分な大きさ
のバイアス電圧が供給され、他方のゲート電極に所要の
大きさのキャパシタンス値を得るのに必要な大きさのバ
イアス電圧が供給されることを特徴とする進相器として
動作するマイクロ波移相器。 - 【請求項３】 信号入力端子と第１および第２の出力端
子とを具えた第１単極双投スイッチと、信号出力端子と
第１および第２の入力端子とを具えた第２単極双投スイ
ッチと、上記第１単極双投スイッチの第１の出力端子と
第２単極双投スイッチの第１の入力端子との間に接続さ
れた低域通過フイルタと、上記第１単極双投スイッチの
第２の出力端子と第２単極双投スイッチの第２の入力端
子との間に接続された高域通過フイルタとからなり、上
記低域通過フイルタは、上記第１の出力端子と第１の入
力端子との間に直列に接続された第１および第２のイン
ダクタンス素子と、両インダクタンス素子の相互接続点
と基準電位点との間に接続されたデュアルゲートＦＥＴ
とからなり、上記高域通過フイルタは、上記第２の出力
端子と第２の入力端子との間に接続されたデュアルゲー
トＦＥＴと、上記第２の出力端子と基準電位点との間、
上記第２の入力端子と基準電位点との間にそれぞれ接続
された第１および第２のインダクタンス素子とからな
り、上記各デュアルゲートＦＥＴの一方のゲート電極に
は当該デュアルゲートＦＥＴを常にピンチオフ状態に維
持するのに十分な大きさのバイアス電圧が供給され、他
方のゲート電極に所要の大きさのキャパシタンス値を得
るのに必要な大きさのバイアス電圧が供給されることを
特徴とする遅相・進相器として動作するマイクロ波移相
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8452393A JPH06303095A (ja) | 1993-04-12 | 1993-04-12 | マイクロ波移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8452393A JPH06303095A (ja) | 1993-04-12 | 1993-04-12 | マイクロ波移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303095A true JPH06303095A (ja) | 1994-10-28 |
Family
ID=13833006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8452393A Pending JPH06303095A (ja) | 1993-04-12 | 1993-04-12 | マイクロ波移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303095A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212888A (zh) * | 2018-12-20 | 2019-09-06 | 佛山臻智微芯科技有限公司 | 一种微带高低通型数字移相器结构 |
| CN115694395A (zh) * | 2022-10-25 | 2023-02-03 | 南通米乐为微电子科技有限公司 | 宽带移相电路 |
| CN106841736B (zh) * | 2017-04-13 | 2023-05-23 | 河北工业大学 | 适用于三维磁特性测量系统的自动化谐振电容匹配器 |
-
1993
- 1993-04-12 JP JP8452393A patent/JPH06303095A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106841736B (zh) * | 2017-04-13 | 2023-05-23 | 河北工业大学 | 适用于三维磁特性测量系统的自动化谐振电容匹配器 |
| CN110212888A (zh) * | 2018-12-20 | 2019-09-06 | 佛山臻智微芯科技有限公司 | 一种微带高低通型数字移相器结构 |
| CN115694395A (zh) * | 2022-10-25 | 2023-02-03 | 南通米乐为微电子科技有限公司 | 宽带移相电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JPH0563966B2 (ja) | ||
| US5767721A (en) | Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only | |
| JP3469563B2 (ja) | 移相器及び多ビット移相器 | |
| EP1351388B1 (en) | Phase shifter and multibit phase shifter | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JPH06303095A (ja) | マイクロ波移相器 | |
| JP2656284B2 (ja) | モノリシックマイクロ波移相器 | |
| JP2001339276A (ja) | 移相器 | |
| JP6373543B2 (ja) | 高周波スイッチ | |
| JP3074798B2 (ja) | 移相器 | |
| JP2001094302A (ja) | 移相ユニット及びマイクロ波移相器 | |
| JP3171915B2 (ja) | モノリシック・マイクロ波移相器 | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JP2002246802A (ja) | 半導体スイッチ、移相回路及び減衰器 | |
| US4853658A (en) | Microwave phase shifters | |
| JP2537518B2 (ja) | 移相器 | |
| JPH0570967B2 (ja) | ||
| JPH09261111A (ja) | Ｒｆスイッチ及びｒｆ信号セレクタ | |
| JPH02146810A (ja) | 移相器 | |
| JPH0733026U (ja) | 移相器 | |
| JP3315299B2 (ja) | マイクロ波スイッチ | |
| JPS6097720A (ja) | 高周波スイツチ回路 | |
| JPH0370380B2 (ja) | ||
| JPS63142716A (ja) | 入力切換回路 |