JPH05291957A - 比較基準切換スイッチ付ワンチップ・コンパレータ - Google Patents
比較基準切換スイッチ付ワンチップ・コンパレータInfo
- Publication number
- JPH05291957A JPH05291957A JP32428691A JP32428691A JPH05291957A JP H05291957 A JPH05291957 A JP H05291957A JP 32428691 A JP32428691 A JP 32428691A JP 32428691 A JP32428691 A JP 32428691A JP H05291957 A JPH05291957 A JP H05291957A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- voltage
- reference voltage
- switch
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータ等に組み込まれたワン
チップ・コンパレータで、従来の内部基準電圧による比
較と、外部からの２入力電圧間での比較も可能なコンパ
レータを得ることを目的とする。 【構成】 コンパレータの比較基準入力として、外部か
らのアナログ入力端子Ｖ２と、内部の基準電圧端子Ｖｒ
とを切り替えるスイッチ回路１１を設けた。必要に応じ
て、切り換えスイッチ１１はソフトウェアで設定が可能
な構成としている。
チップ・コンパレータで、従来の内部基準電圧による比
較と、外部からの２入力電圧間での比較も可能なコンパ
レータを得ることを目的とする。 【構成】 コンパレータの比較基準入力として、外部か
らのアナログ入力端子Ｖ２と、内部の基準電圧端子Ｖｒ
とを切り替えるスイッチ回路１１を設けた。必要に応じ
て、切り換えスイッチ１１はソフトウェアで設定が可能
な構成としている。
Description
【０００１】
【産業上の利用分野】この発明は、比較基準を自由に設
定できるワンチップ・コンパレータに関するものであ
る。
定できるワンチップ・コンパレータに関するものであ
る。
【０００２】
【従来の技術】コンパレータとは、周知のようにアナロ
グの２入力電圧に対し、大小関係を判定して結果を出力
する装置または回路である。図４はコンパレータ回路の
時間的な動作変化を示す図であり、図において、動作は
以下のようになる。即ちＶｉｎは外部からの入力電圧で
あり、時間と共に変動する。一方、Ｖｒは基準電圧であ
り、コンパレータの電圧比較の判定基準となる。そし
て、ｔｏにおいてコンパレータの出力が反転する。入力
電圧Ｖｉｎが、時間ｔ＜ｔｏの場合、基準電圧Ｖｒより
も低いあるいは小さいため、コンパレータ出力は、この
例では”０”である。時間ｔ＞ｔｏとなると、入力電圧
Ｖｉｎは基準電圧Ｖｒよりも高いためコンパレータ出力
は反転して”１”となる。
グの２入力電圧に対し、大小関係を判定して結果を出力
する装置または回路である。図４はコンパレータ回路の
時間的な動作変化を示す図であり、図において、動作は
以下のようになる。即ちＶｉｎは外部からの入力電圧で
あり、時間と共に変動する。一方、Ｖｒは基準電圧であ
り、コンパレータの電圧比較の判定基準となる。そし
て、ｔｏにおいてコンパレータの出力が反転する。入力
電圧Ｖｉｎが、時間ｔ＜ｔｏの場合、基準電圧Ｖｒより
も低いあるいは小さいため、コンパレータ出力は、この
例では”０”である。時間ｔ＞ｔｏとなると、入力電圧
Ｖｉｎは基準電圧Ｖｒよりも高いためコンパレータ出力
は反転して”１”となる。
【０００３】図５は従来のコンパレータ回路の代表的な
構成図である。図中の１０は電圧比較を行うコンパレー
タ、１２はコンパレータの動作と停止を制御するコンパ
レータ制御回路である。１３はワンチップマイクロコン
ピュータの中央演算処理装置（図示せず：以下ＣＰＵと
略す）とを結ぶデータバス、１４は任意のディジタル値
が設定できるｎ＋１ビット長のコンパレータレジスタで
ある。１５はコンパレータレジスタに設定したビットの
値によりＯＮ／ＯＦＦするスイッチツリー、１６は電源
電圧Ｖｃｃ−Ｖｓｓ間電圧を抵抗分割する抵抗ラダー
で、このスイッチツリー１５と抵抗ラダー１６によっ
て、任意の内部基準電圧Ｖｒを発生する。
構成図である。図中の１０は電圧比較を行うコンパレー
タ、１２はコンパレータの動作と停止を制御するコンパ
レータ制御回路である。１３はワンチップマイクロコン
ピュータの中央演算処理装置（図示せず：以下ＣＰＵと
略す）とを結ぶデータバス、１４は任意のディジタル値
が設定できるｎ＋１ビット長のコンパレータレジスタで
ある。１５はコンパレータレジスタに設定したビットの
値によりＯＮ／ＯＦＦするスイッチツリー、１６は電源
電圧Ｖｃｃ−Ｖｓｓ間電圧を抵抗分割する抵抗ラダー
で、このスイッチツリー１５と抵抗ラダー１６によっ
て、任意の内部基準電圧Ｖｒを発生する。
【０００４】従来のワンチップマイクロコンピュータに
内蔵されているコンパレータ回路の動作を説明する。最
初にコンパレータレジスタ１４に対して比較したい内部
基準電圧Ｖｒに対応するディジタル値を書き込む。コン
パレータ１０には、電源電圧と選択された抵抗ラダー値
で決る内部基準電圧Ｖｒが比較基準として与えられる。
コンパレータ制御回路１２により比較開始信号がでるこ
とにより電圧比較を開始する。コンパレータ１０は入力
電圧Ｖｉｎと内部基準電圧Ｖｒとの比較を行い結果をデ
ィジタル値でコンパレータレジスタ１４のビットｎに格
納する。このビットｎの値を読み出せば、内部基準電圧
に対して入力電圧が高いのか低いのかがわかる。
内蔵されているコンパレータ回路の動作を説明する。最
初にコンパレータレジスタ１４に対して比較したい内部
基準電圧Ｖｒに対応するディジタル値を書き込む。コン
パレータ１０には、電源電圧と選択された抵抗ラダー値
で決る内部基準電圧Ｖｒが比較基準として与えられる。
コンパレータ制御回路１２により比較開始信号がでるこ
とにより電圧比較を開始する。コンパレータ１０は入力
電圧Ｖｉｎと内部基準電圧Ｖｒとの比較を行い結果をデ
ィジタル値でコンパレータレジスタ１４のビットｎに格
納する。このビットｎの値を読み出せば、内部基準電圧
に対して入力電圧が高いのか低いのかがわかる。
【０００５】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータに内蔵されているコンパレータは、以上のように
構成されているので、内部の基準電圧に対してのみ入力
電圧の比較判定が可能で、外部からの２入力電圧間での
電圧比較が行えないという課題があった。
ュータに内蔵されているコンパレータは、以上のように
構成されているので、内部の基準電圧に対してのみ入力
電圧の比較判定が可能で、外部からの２入力電圧間での
電圧比較が行えないという課題があった。
【０００６】この発明は上記の課題を解決するためにな
されたもので、マイクロコンピュータ等に組込まれたワ
ンチップ・コンパレータで、従来の内部基準電圧による
比較と、外部からの２入力電圧間での比較という両方の
電圧比較が可能なワンチップ・コンパレータを得ること
を目的とする。
されたもので、マイクロコンピュータ等に組込まれたワ
ンチップ・コンパレータで、従来の内部基準電圧による
比較と、外部からの２入力電圧間での比較という両方の
電圧比較が可能なワンチップ・コンパレータを得ること
を目的とする。
【０００７】
【課題を解決するための手段】この発明に係るワンチッ
プ・コンパレータは、比較のための基準入力として、内
部基準電圧か、外部からの基準電圧かを選択するスイッ
チを設けた。
プ・コンパレータは、比較のための基準入力として、内
部基準電圧か、外部からの基準電圧かを選択するスイッ
チを設けた。
【０００８】
【作用】この発明におけるワンチップ・コンパレータ
は、切換スイッチで設定された入力の比較基準電圧が、
他方の測定入力に対する基準となる。
は、切換スイッチで設定された入力の比較基準電圧が、
他方の測定入力に対する基準となる。
【０００９】
【実施例】実施例１．以下、この発明の一実施例を図面
に基づいて説明する。図１はこの発明の一実施例である
コンパレータ回路のブロック図である。１１はアナログ
入力電圧Ｖ２と内部基準電圧Ｖｒとを切り替えるスイッ
チ回路であり、１１ａはアナログ入力電圧端子、１１ｂ
は内部基準電圧端子、１１ｃはコンパレータへの入力端
子である。
に基づいて説明する。図１はこの発明の一実施例である
コンパレータ回路のブロック図である。１１はアナログ
入力電圧Ｖ２と内部基準電圧Ｖｒとを切り替えるスイッ
チ回路であり、１１ａはアナログ入力電圧端子、１１ｂ
は内部基準電圧端子、１１ｃはコンパレータへの入力端
子である。
【００１０】スイッチ１１において、端子１１ｃが端子
１１ａに接続されているとき、コンパレータ１０の入力
にはアナログ入力電圧Ｖ１およびＶ２が接続されてい
る。この状態でコンパレータ制御回路１２から比較開始
信号が出力されれば、内部基準電圧Ｖｒとはまったく無
関係にアナログ入力電圧Ｖ１とＶ２間で比較が行われ
る。その結果はコンパレータレジスタ１４のビットｎに
１ビットディジタル値で格納される。ＣＰＵ（図示せ
ず）がデータバス１３を介して読み出すことにより、比
較結果を知ることができる。
１１ａに接続されているとき、コンパレータ１０の入力
にはアナログ入力電圧Ｖ１およびＶ２が接続されてい
る。この状態でコンパレータ制御回路１２から比較開始
信号が出力されれば、内部基準電圧Ｖｒとはまったく無
関係にアナログ入力電圧Ｖ１とＶ２間で比較が行われ
る。その結果はコンパレータレジスタ１４のビットｎに
１ビットディジタル値で格納される。ＣＰＵ（図示せ
ず）がデータバス１３を介して読み出すことにより、比
較結果を知ることができる。
【００１１】スイッチ１１において、端子１１ｃが端子
１１ｂに接続されていた場合、コンパレータの入力には
アナログ入力電圧Ｖ１と内部基準電圧Ｖｒが接続され
る。この場合コンパレータレジスタ１４に内部基準電圧
Ｖｒに対応するディジタル値を設定しておき、抵抗ラダ
ー１６とスイッチツリー１５によって内部基準電圧Ｖｒ
が発生する。コンパレータ１０は内部基準電圧Ｖｒに対
するアナログ入力電圧Ｖ１との電圧比較を行う。この状
態では従来と全く同じ測定回路となる。以上のようにス
イッチ１１を切り換えることにより、外部２入力と、従
来の内部基準電圧に対する比較という、両方の比較方法
が選択可能である。
１１ｂに接続されていた場合、コンパレータの入力には
アナログ入力電圧Ｖ１と内部基準電圧Ｖｒが接続され
る。この場合コンパレータレジスタ１４に内部基準電圧
Ｖｒに対応するディジタル値を設定しておき、抵抗ラダ
ー１６とスイッチツリー１５によって内部基準電圧Ｖｒ
が発生する。コンパレータ１０は内部基準電圧Ｖｒに対
するアナログ入力電圧Ｖ１との電圧比較を行う。この状
態では従来と全く同じ測定回路となる。以上のようにス
イッチ１１を切り換えることにより、外部２入力と、従
来の内部基準電圧に対する比較という、両方の比較方法
が選択可能である。
【００１２】実施例２．なお、上記実施例１ではアナロ
グ入力電圧Ｖ２と内部基準電圧Ｖｒの切り換えを単なる
スイッチ１１と示したが、図２に示す電圧制御スイッチ
による選択回路を用いてもよい。
グ入力電圧Ｖ２と内部基準電圧Ｖｒの切り換えを単なる
スイッチ１１と示したが、図２に示す電圧制御スイッチ
による選択回路を用いてもよい。
【００１３】以下図２について説明する。２１はデータ
フリップフロップ（以下Ｄ・Ｆ／Ｆと略す）であり、２
２ａおよび２２ｂはトランスミッションゲートである。
そして制御端子１１ａ、１１ｂに印加される、制御信号
により、あたかもスイッチが接続／非接続するかのよう
にＯＮ／ＯＦＦする。２３はインバータ素子であり、入
力信号を反転して出力し、この場合にはゲート２２ａと
２２ｂのＯＮ／ＯＦＦの反転を保証している。なお、１
１ａ、１１ｂ、１１ｃはそれぞれ図１中のスイッチ１１
の端子と対応している。
フリップフロップ（以下Ｄ・Ｆ／Ｆと略す）であり、２
２ａおよび２２ｂはトランスミッションゲートである。
そして制御端子１１ａ、１１ｂに印加される、制御信号
により、あたかもスイッチが接続／非接続するかのよう
にＯＮ／ＯＦＦする。２３はインバータ素子であり、入
力信号を反転して出力し、この場合にはゲート２２ａと
２２ｂのＯＮ／ＯＦＦの反転を保証している。なお、１
１ａ、１１ｂ、１１ｃはそれぞれ図１中のスイッチ１１
の端子と対応している。
【００１４】ＣＰＵ（図示せず）からデータバス１３を
介してＤ・Ｆ／Ｆ２１に対して”０”または”１”を設
定する。例えばＤ・Ｆ／Ｆ２１が”０”に設定された場
合、トランスミッションゲート２２ａがアクティブとな
り、従って、トランスミッションゲート２２ｂがノンア
クティブとなる。このときはゲート２２ａが導通し、ア
ナログ入力電圧Ｖ２のみがコンパレータ１０に接続され
る。逆にＤ・Ｆ／Ｆ２１が”１”に設定された場合、ト
ランスミッションゲート２２ａはノンアクティブ、トラ
ンスミッションゲート２２ｂがアクティブとなり、ゲー
ト２２ｂが導通して、内部基準電圧Ｖｒがコンパレータ
１０に接続される。
介してＤ・Ｆ／Ｆ２１に対して”０”または”１”を設
定する。例えばＤ・Ｆ／Ｆ２１が”０”に設定された場
合、トランスミッションゲート２２ａがアクティブとな
り、従って、トランスミッションゲート２２ｂがノンア
クティブとなる。このときはゲート２２ａが導通し、ア
ナログ入力電圧Ｖ２のみがコンパレータ１０に接続され
る。逆にＤ・Ｆ／Ｆ２１が”１”に設定された場合、ト
ランスミッションゲート２２ａはノンアクティブ、トラ
ンスミッションゲート２２ｂがアクティブとなり、ゲー
ト２２ｂが導通して、内部基準電圧Ｖｒがコンパレータ
１０に接続される。
【００１５】以上のように、Ｄ・Ｆ／Ｆ２１にディジタ
ル値を設定することによりアナログ電圧Ｖ２と内部基準
電圧Ｖｒとのどちらかが選択可能で、ソフトウェア指定
で自由に選択することが可能である。
ル値を設定することによりアナログ電圧Ｖ２と内部基準
電圧Ｖｒとのどちらかが選択可能で、ソフトウェア指定
で自由に選択することが可能である。
【００１６】実施例３．また、上記実施例１では比較基
準入力の設定に、アナログ入力電圧Ｖ２と内部基準電圧
Ｖｒとの切り換えスイッチ１１を付加したコンパレータ
回路を説明したが、抵抗ラダー１６への供給電源を電源
電圧Ｖｃｃと入力基準電圧Ｖｒｅｆとを切り換えるスイ
ッチ回路を付加したコンパレータ回路を説明する。以
下、実施例３を図に基づいて説明する。図３においてＶ
ｒｅｆ／Ｖ２は入力基準電圧Ｖｒｅｆとアナログ入力電
圧Ｖ２の両方を兼ねており、スイッチ３１はＶｒｅｆ／
Ｖ２端子と電源電圧Ｖｃｃ端子を切り換えて抵抗ラダー
１６への供給電圧を選択可能となっている。スイッチ３
１中の端子３１ａはＶｒｅｆ／Ｖ２端子に、３１ｂは電
源電圧Ｖｃｃに、３１ｃは抵抗ラダー１６に接続されて
いる。
準入力の設定に、アナログ入力電圧Ｖ２と内部基準電圧
Ｖｒとの切り換えスイッチ１１を付加したコンパレータ
回路を説明したが、抵抗ラダー１６への供給電源を電源
電圧Ｖｃｃと入力基準電圧Ｖｒｅｆとを切り換えるスイ
ッチ回路を付加したコンパレータ回路を説明する。以
下、実施例３を図に基づいて説明する。図３においてＶ
ｒｅｆ／Ｖ２は入力基準電圧Ｖｒｅｆとアナログ入力電
圧Ｖ２の両方を兼ねており、スイッチ３１はＶｒｅｆ／
Ｖ２端子と電源電圧Ｖｃｃ端子を切り換えて抵抗ラダー
１６への供給電圧を選択可能となっている。スイッチ３
１中の端子３１ａはＶｒｅｆ／Ｖ２端子に、３１ｂは電
源電圧Ｖｃｃに、３１ｃは抵抗ラダー１６に接続されて
いる。
【００１７】Ｖｒｅｆ／Ｖ２端子を、入力基準電圧Ｖｒ
ｅｆとして使用する場合には、スイッチ３１において３
１ａと３１ｃとを接続するように切り換えることによっ
て内部基準電圧Ｖｒは、Ｖｒｅｆ−Ｖｓｓ間でコンパレ
ータレジスタ１４に設定した値に対応した電圧が発生す
る。コンパレータ１０は、この内部基準電圧Ｖｒに対し
てアナログ入力電圧Ｖ１との電圧比較を行う。アナログ
入力電圧Ｖ１が微小レベルの場合、入力基準電圧Ｖｒｅ
ｆには、アナログ電圧Ｖ１と比較するに最適な低い電圧
を入力することで、電圧比較はより精度よく行われる。
またスイッチ３１において３１ｂと３１ｃとを接続する
ように切り換えると、電源電圧Ｖｃｃ−Ｖｓｓ間で内部
基準電圧Ｖｒが発生する。アナログ入力電圧Ｖ１がＶｃ
ｃ−Ｖｓｓ間で大きく振幅する場合に有効である。
ｅｆとして使用する場合には、スイッチ３１において３
１ａと３１ｃとを接続するように切り換えることによっ
て内部基準電圧Ｖｒは、Ｖｒｅｆ−Ｖｓｓ間でコンパレ
ータレジスタ１４に設定した値に対応した電圧が発生す
る。コンパレータ１０は、この内部基準電圧Ｖｒに対し
てアナログ入力電圧Ｖ１との電圧比較を行う。アナログ
入力電圧Ｖ１が微小レベルの場合、入力基準電圧Ｖｒｅ
ｆには、アナログ電圧Ｖ１と比較するに最適な低い電圧
を入力することで、電圧比較はより精度よく行われる。
またスイッチ３１において３１ｂと３１ｃとを接続する
ように切り換えると、電源電圧Ｖｃｃ−Ｖｓｓ間で内部
基準電圧Ｖｒが発生する。アナログ入力電圧Ｖ１がＶｃ
ｃ−Ｖｓｓ間で大きく振幅する場合に有効である。
【００１８】実施例４．上記実施例３では、切換スイッ
チを２ケ設けたが１ケとしてもよい。即ち、切換スイッ
チ１１をなくし、１１ｃと１１ｂを接続した状態とす
る。この場合には、切換スイッチ３１を、３１ａと３１
ｃを接続するように動作させると、Ｖｒｅｆ−Ｖｓｓ間
でレジスタ１４で設定した値に対応した比較基準電圧が
得られる。なお、実施例３、実施例４において切換スイ
ッチは、実施例２で述べたソフトウェア指定で選択でき
るスイッチであってもよい。
チを２ケ設けたが１ケとしてもよい。即ち、切換スイッ
チ１１をなくし、１１ｃと１１ｂを接続した状態とす
る。この場合には、切換スイッチ３１を、３１ａと３１
ｃを接続するように動作させると、Ｖｒｅｆ−Ｖｓｓ間
でレジスタ１４で設定した値に対応した比較基準電圧が
得られる。なお、実施例３、実施例４において切換スイ
ッチは、実施例２で述べたソフトウェア指定で選択でき
るスイッチであってもよい。
【００１９】
【発明の効果】以上のようにこの発明によれば、コンパ
レータの比較基準入力として、外部の２入力電圧間と、
内部基準電圧に対する比較との二通りの比較を切換て設
定できるようにしたので、アナログ入力電圧にみあった
入力基準電圧が与えられ、精度良く電圧比較が行えると
いう効果がある。
レータの比較基準入力として、外部の２入力電圧間と、
内部基準電圧に対する比較との二通りの比較を切換て設
定できるようにしたので、アナログ入力電圧にみあった
入力基準電圧が与えられ、精度良く電圧比較が行えると
いう効果がある。
【図１】本発明の一実施例によるワンチップ・コンパレ
ータ回路のブロック図である。
ータ回路のブロック図である。
【図２】ソフトウェア指定で切換が可能な切換スイッチ
の回路図である。
の回路図である。
【図３】本発明の他の実施例であるワンチップ・コンパ
レータ回路のブロック図である。
レータ回路のブロック図である。
【図４】コンパレータの時間的な動作変化を表した図で
ある。
ある。
【図５】従来のワンチップマイクロコンピュータに内蔵
されるコンパレータ回路のブロック図である。
されるコンパレータ回路のブロック図である。
１０ コンパレータ １１ スイッチ回路 １２ コンパレータ制御回路 １４ コンパレータレジスタ １５ スイッチツリー １６ 抵抗ラダー ２１ データフリップフロップ ２２ トランスミッションゲート ２３ インバータ ３１ スイッチ回路
Claims (1)
- 【請求項１】 比較のための基準入力に、内部基準電圧
と外部基準電圧を切換て設定するスイッチを備えた比較
基準切換スイッチ付ワンチップ・コンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32428691A JPH05291957A (ja) | 1991-12-09 | 1991-12-09 | 比較基準切換スイッチ付ワンチップ・コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32428691A JPH05291957A (ja) | 1991-12-09 | 1991-12-09 | 比較基準切換スイッチ付ワンチップ・コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291957A true JPH05291957A (ja) | 1993-11-05 |
Family
ID=18164112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32428691A Pending JPH05291957A (ja) | 1991-12-09 | 1991-12-09 | 比較基準切換スイッチ付ワンチップ・コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291957A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149260A (ja) * | 2005-11-29 | 2007-06-14 | Toshiba Corp | 受光素子回路、光ヘッド装置、光ディスク装置 |
| CN114499526A (zh) * | 2021-12-31 | 2022-05-13 | 杭州士兰微电子股份有限公司 | 模数转换电路 |
-
1991
- 1991-12-09 JP JP32428691A patent/JPH05291957A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149260A (ja) * | 2005-11-29 | 2007-06-14 | Toshiba Corp | 受光素子回路、光ヘッド装置、光ディスク装置 |
| CN114499526A (zh) * | 2021-12-31 | 2022-05-13 | 杭州士兰微电子股份有限公司 | 模数转换电路 |
| CN114499526B (zh) * | 2021-12-31 | 2024-10-11 | 杭州士兰微电子股份有限公司 | 模数转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008821B1 (ko) | 디지탈/아날로그변환기 | |
| US4783607A (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| KR0154844B1 (ko) | 출력 부하 검출 장치 | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| US20020140402A1 (en) | Voltage detecting circuit | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JPH038126B2 (ja) | ||
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| JP2000111589A (ja) | 半導体集積回路 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| JPH07193504A (ja) | デジタル／アナログ変換回路 | |
| JPH07174829A (ja) | 半導体集積回路 | |
| JP2000252822A (ja) | 割込回路 | |
| JPH04270969A (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH05129956A (ja) | Ａ／ｄコンバータ回路 | |
| JP3092551B2 (ja) | Ｄ／ａコンバータ | |
| KR930005167Y1 (ko) | 모드제어논리 스위치 회로 | |
| JPH08292227A (ja) | 終端回路 | |
| JPH08314560A (ja) | 電流源回路 | |
| KR920005779Y1 (ko) | 동기신호신장회로 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH01101736A (ja) | 入力回路 |