JPH07193504A - デジタル／アナログ変換回路 - Google Patents
デジタル／アナログ変換回路Info
- Publication number
- JPH07193504A JPH07193504A JP5330705A JP33070593A JPH07193504A JP H07193504 A JPH07193504 A JP H07193504A JP 5330705 A JP5330705 A JP 5330705A JP 33070593 A JP33070593 A JP 33070593A JP H07193504 A JPH07193504 A JP H07193504A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- signal
- analog
- analog conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/72—Sequential conversion in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 デジタル信号を変換して得られるアナログ信
号の出力、非出力を可能にし、デジタル／アナログ変換
特性に非直線範囲が生じないようにする。 【構成】 デジタル信号入力側及び、アナログ信号出力
側の間に介装している抵抗Ｄ1 ，Ｄ2 …Ｄn と、デジタ
ル信号入力側との間にトライステート非反転バッファＢ
1 ，Ｂ2 …Ｂn を介装する。抵抗Ｄn のアナログ信号出
力側と接地電位部との間にMOS トランジスタ20を介装す
る構成にする。
号の出力、非出力を可能にし、デジタル／アナログ変換
特性に非直線範囲が生じないようにする。 【構成】 デジタル信号入力側及び、アナログ信号出力
側の間に介装している抵抗Ｄ1 ，Ｄ2 …Ｄn と、デジタ
ル信号入力側との間にトライステート非反転バッファＢ
1 ，Ｂ2 …Ｂn を介装する。抵抗Ｄn のアナログ信号出
力側と接地電位部との間にMOS トランジスタ20を介装す
る構成にする。
Description
【０００１】
【産業上の利用分野】本発明はR-2R型のデジタル／アナ
ログ変換回路に関し、更に詳述すればデジタル信号を変
換して得られるアナログ信号の出力，非出力を可能に
し、デジタル／アナログ変換特性に、非出力機能を備え
たことに起因する非直線範囲が生じることがないデジタ
ル／アナログ変換回路を提案するものである。
ログ変換回路に関し、更に詳述すればデジタル信号を変
換して得られるアナログ信号の出力，非出力を可能に
し、デジタル／アナログ変換特性に、非出力機能を備え
たことに起因する非直線範囲が生じることがないデジタ
ル／アナログ変換回路を提案するものである。
【０００２】
【従来の技術】図６は従来のR-2R型のデジタル／アナロ
グ変換回路を内蔵し、アナログ信号を外部へ出力、非出
力にできるようにしているワンチップマイクロコンピュ
ータの構成を示すブロック図である。ワンチップマイク
ロコンピュータ１には信号入出力兼用端子２を設けてい
る。そしてワンチップマイクロコンピュータ１内には、
CPU ３、ROM ４、RAM ５、データレジスタ６、D/A(デジ
タル／アナログ) 変換器選択レジスタ７、デジタル／ア
ナログ変換回路８、スイッチ回路９、デジタル信号入出
力ポート10及びバス11を内蔵している。
グ変換回路を内蔵し、アナログ信号を外部へ出力、非出
力にできるようにしているワンチップマイクロコンピュ
ータの構成を示すブロック図である。ワンチップマイク
ロコンピュータ１には信号入出力兼用端子２を設けてい
る。そしてワンチップマイクロコンピュータ１内には、
CPU ３、ROM ４、RAM ５、データレジスタ６、D/A(デジ
タル／アナログ) 変換器選択レジスタ７、デジタル／ア
ナログ変換回路８、スイッチ回路９、デジタル信号入出
力ポート10及びバス11を内蔵している。
【０００３】CPU ３、ROM ４、RAM ５、データレジスタ
６、D/A 変換器選択レジスタ７及びデジタル信号入出力
ポート10はバス11により接続されている。D/A 変換器選
択レジスタ７のデータはスイッチ回路９及びデジタル信
号入出力ポート10へ与えられる。データレジスタ６のデ
ジタルデータはデジタル／アナログ変換回路８へ入力さ
れ、デジタル／アナログ変換したアナログ信号はスイッ
チ回路９を介して信号入出力兼用端子２へ出力される。
信号入出力兼用端子２へ外部から入力されたデジタル信
号はデジタル信号入出力ポート10へ入力されるようにな
っている。
６、D/A 変換器選択レジスタ７及びデジタル信号入出力
ポート10はバス11により接続されている。D/A 変換器選
択レジスタ７のデータはスイッチ回路９及びデジタル信
号入出力ポート10へ与えられる。データレジスタ６のデ
ジタルデータはデジタル／アナログ変換回路８へ入力さ
れ、デジタル／アナログ変換したアナログ信号はスイッ
チ回路９を介して信号入出力兼用端子２へ出力される。
信号入出力兼用端子２へ外部から入力されたデジタル信
号はデジタル信号入出力ポート10へ入力されるようにな
っている。
【０００４】このワンチップマイクロコンピュータ１
は、D/A 変換器選択レジスタ７のデータによりスイッチ
回路９を導通させると、デジタル／アナログ変換回路８
でデジタル／アナログ変換したアナログ信号を信号入出
力兼用端子２へ出力でき、スイッチ回路９を非導通にす
ると、外部から信号入出力兼用端子２へデジタル信号を
入力した場合に、そのデジタル信号をデジタル信号入出
力ポート10へ入力できる。またデジタル信号入出力ポー
ト10から信号入出力兼用端子２へデジタル信号を出力で
きる。
は、D/A 変換器選択レジスタ７のデータによりスイッチ
回路９を導通させると、デジタル／アナログ変換回路８
でデジタル／アナログ変換したアナログ信号を信号入出
力兼用端子２へ出力でき、スイッチ回路９を非導通にす
ると、外部から信号入出力兼用端子２へデジタル信号を
入力した場合に、そのデジタル信号をデジタル信号入出
力ポート10へ入力できる。またデジタル信号入出力ポー
ト10から信号入出力兼用端子２へデジタル信号を出力で
きる。
【０００５】図７はデジタル／アナログ変換回路８及び
スイッチ回路９の構成を示すブロック図である。なお、
図中のカッコ内は抵抗値を示している。デジタル信号DT
(MSB〜LSB)が入力される出力抵抗ｒの非反転バッファＢ
1 ，Ｂ2 …Ｂn の出力側は、夫々の抵抗値が2R−ｒの抵
抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。抵抗Ｄ1の
他端子は、夫々の抵抗値が2Rの抵抗Ｅ1 ，Ｅ2 …Ｅn の
直列回路を介して接地される。抵抗Ｄ2 の他端子は抵抗
Ｅ1 とＥ2 との接続部と接続され、抵抗Ｄn の他端子は
抵抗Ｅn の接地していない側の一端子と接続される。
スイッチ回路９の構成を示すブロック図である。なお、
図中のカッコ内は抵抗値を示している。デジタル信号DT
(MSB〜LSB)が入力される出力抵抗ｒの非反転バッファＢ
1 ，Ｂ2 …Ｂn の出力側は、夫々の抵抗値が2R−ｒの抵
抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。抵抗Ｄ1の
他端子は、夫々の抵抗値が2Rの抵抗Ｅ1 ，Ｅ2 …Ｅn の
直列回路を介して接地される。抵抗Ｄ2 の他端子は抵抗
Ｅ1 とＥ2 との接続部と接続され、抵抗Ｄn の他端子は
抵抗Ｅn の接地していない側の一端子と接続される。
【０００６】また抵抗Ｄ1 と抵抗Ｅ1 との接続部は、Ｐ
チャネルMOS トランジスタＱP とＮチャネルMOS トラン
ジスタＱN との並列回路の一側端子と接続される。MOS
トランジスタＱP とMOS トランジスタＱN との並列回路
の他側端子からアナログ信号ANが出力される。MOS トラ
ンジスタＱP ，ＱN をオン, オフ制御するオン, オフ制
御信号ＳC は、MOS トランジスタＱN のゲートへ入力さ
れ、インバータIVを介してMOS トランジスタＱP のゲー
トへ入力される。
チャネルMOS トランジスタＱP とＮチャネルMOS トラン
ジスタＱN との並列回路の一側端子と接続される。MOS
トランジスタＱP とMOS トランジスタＱN との並列回路
の他側端子からアナログ信号ANが出力される。MOS トラ
ンジスタＱP ，ＱN をオン, オフ制御するオン, オフ制
御信号ＳC は、MOS トランジスタＱN のゲートへ入力さ
れ、インバータIVを介してMOS トランジスタＱP のゲー
トへ入力される。
【０００７】図８は非反転バッファＢ1 ，Ｂ2 …Ｂn 夫
々の構成を示すブロック図である。デジタル信号DTが入
力されるインバータIVB の出力側は、ＰチャネルMOS ト
ランジスタＱPB及びＮチャネルMOS トランジスタＱNBの
各ゲートと接続される。MOSトランジスタＱPBとＮチャ
ネルMOS トランジスタＱNBとが直列接続された、その直
列回路の一端側には電源電圧ＶD が与えられ、他端側に
は接地電位ＶS が与えられる。MOS トランジスタＱPBと
ＱNBとの接続部からデジタル信号が出力される。
々の構成を示すブロック図である。デジタル信号DTが入
力されるインバータIVB の出力側は、ＰチャネルMOS ト
ランジスタＱPB及びＮチャネルMOS トランジスタＱNBの
各ゲートと接続される。MOSトランジスタＱPBとＮチャ
ネルMOS トランジスタＱNBとが直列接続された、その直
列回路の一端側には電源電圧ＶD が与えられ、他端側に
は接地電位ＶS が与えられる。MOS トランジスタＱPBと
ＱNBとの接続部からデジタル信号が出力される。
【０００８】次にこのデジタル／アナログ変換回路８及
びスイッチ回路９の動作を説明する。デジタル信号DTが
非反転バッファＢ1 ，Ｂ2 …Ｂn へ入力されると、デジ
タル信号DTが例えばＨレベル (Ｌレベル) であると図８
に示すインバータIVB の出力がＬレベル（Ｈレベル）に
なり、MOS トランジスタＱPB（ＱNB）がオンして電源電
圧ＶD （接地電位ＶS ）、つまりＨレベル（Ｌレベル）
のデジタル信号を出力する。そしてデジタル信号DTに応
じて非反転バッファＢ1 ，Ｂ2 …Ｂn から出力されるデ
ジタル信号を抵抗Ｄ1 ，Ｄ2 …Ｄn 及び抵抗Ｅ1 ，Ｅ2
…Ｅn からなる抵抗群へ与えて、デジタル信号をアナロ
グ信号に変換する。ｎビットのデジタル／アナログ変換
回路では、０，ＶD ／２n ，…｛（２n −１）ＶD ｝／
２n の２n 種類の電圧レベルのアナログ信号が得られ
る。
びスイッチ回路９の動作を説明する。デジタル信号DTが
非反転バッファＢ1 ，Ｂ2 …Ｂn へ入力されると、デジ
タル信号DTが例えばＨレベル (Ｌレベル) であると図８
に示すインバータIVB の出力がＬレベル（Ｈレベル）に
なり、MOS トランジスタＱPB（ＱNB）がオンして電源電
圧ＶD （接地電位ＶS ）、つまりＨレベル（Ｌレベル）
のデジタル信号を出力する。そしてデジタル信号DTに応
じて非反転バッファＢ1 ，Ｂ2 …Ｂn から出力されるデ
ジタル信号を抵抗Ｄ1 ，Ｄ2 …Ｄn 及び抵抗Ｅ1 ，Ｅ2
…Ｅn からなる抵抗群へ与えて、デジタル信号をアナロ
グ信号に変換する。ｎビットのデジタル／アナログ変換
回路では、０，ＶD ／２n ，…｛（２n −１）ＶD ｝／
２n の２n 種類の電圧レベルのアナログ信号が得られ
る。
【０００９】そして、デジタル／アナログ変換回路をデ
ジタル／アナログ変換動作させているときはオン，オフ
制御信号ＳC をＨレベルにする。反対にデジタル／アナ
ログ変換動作をさせていないときはオン，オフ制御信号
ＳC をＬレベルにするとともに非反転バッファＢ1 ，Ｂ
2 …Ｂn の入力を全てＬレベルにする。これにより、オ
ン，オフ制御信号ＳC がＨレベルのときに、デジタル信
号をアナログ変換して得たアナログ信号ANをスイッチ回
路９から出力し、オン，オフ制御信号ＳC がＬレベルの
ときには、アナログ信号ANをスイッチ回路９から出力し
ない。
ジタル／アナログ変換動作させているときはオン，オフ
制御信号ＳC をＨレベルにする。反対にデジタル／アナ
ログ変換動作をさせていないときはオン，オフ制御信号
ＳC をＬレベルにするとともに非反転バッファＢ1 ，Ｂ
2 …Ｂn の入力を全てＬレベルにする。これにより、オ
ン，オフ制御信号ＳC がＨレベルのときに、デジタル信
号をアナログ変換して得たアナログ信号ANをスイッチ回
路９から出力し、オン，オフ制御信号ＳC がＬレベルの
ときには、アナログ信号ANをスイッチ回路９から出力し
ない。
【００１０】
【発明が解決しようとする課題】ところで、デジタル／
アナログ変換回路８でデジタル／アナログ変換されて、
スイッチ回路９から出力されたアナログ信号ANを図７に
示すように負荷抵抗Ｌへ与える場合、負荷抵抗Ｌの抵抗
値が極めて高い場合には負荷抵抗Ｌを通って電流が殆ど
流れず、スイッチ回路９における電圧降下が殆ど生じな
いから負荷抵抗Ｌに与えられるアナログ信号の電圧レベ
ルは殆ど低下しない。そのため図９に示す破線Ｘのよう
にデジタル信号の変化に対し、デジタル／アナログ変換
したアナログ信号の電圧レベルは直線的に変化する。
アナログ変換回路８でデジタル／アナログ変換されて、
スイッチ回路９から出力されたアナログ信号ANを図７に
示すように負荷抵抗Ｌへ与える場合、負荷抵抗Ｌの抵抗
値が極めて高い場合には負荷抵抗Ｌを通って電流が殆ど
流れず、スイッチ回路９における電圧降下が殆ど生じな
いから負荷抵抗Ｌに与えられるアナログ信号の電圧レベ
ルは殆ど低下しない。そのため図９に示す破線Ｘのよう
にデジタル信号の変化に対し、デジタル／アナログ変換
したアナログ信号の電圧レベルは直線的に変化する。
【００１１】しかし、負荷抵抗Ｌの抵抗値が低いときに
は、スイッチ回路９のMOS トランジスタＱP ，ＱN のオ
ン抵抗による電圧降下が生じる。このオン抵抗は、その
入力電圧の所定範囲ではひときわ高くなる領域が存在す
る。そのため負荷抵抗Ｌの電流が大きい場合は図９に実
線Ｙで示すように、デジタル信号の所定範囲Ｈではデジ
タル信号に対しアナログ信号の電圧レベルが直線的に変
化しなくなる。これにより負荷抵抗Ｌの抵抗値が小さい
場合はデジタル信号をアナログ信号に変換する変換精度
が低下するという問題がある。
は、スイッチ回路９のMOS トランジスタＱP ，ＱN のオ
ン抵抗による電圧降下が生じる。このオン抵抗は、その
入力電圧の所定範囲ではひときわ高くなる領域が存在す
る。そのため負荷抵抗Ｌの電流が大きい場合は図９に実
線Ｙで示すように、デジタル信号の所定範囲Ｈではデジ
タル信号に対しアナログ信号の電圧レベルが直線的に変
化しなくなる。これにより負荷抵抗Ｌの抵抗値が小さい
場合はデジタル信号をアナログ信号に変換する変換精度
が低下するという問題がある。
【００１２】そこでこのようなデジタル信号の変化に対
し、アナログ信号の電圧レベルを直線的に変化させるた
めには、スイッチ回路９のトランジスタＱP ，ＱN のチ
ャネル幅Ｗを広くして、オン抵抗を低くする必要があ
る。本発明は斯かる問題に鑑み、デジタル信号をアナロ
グ変換して得られるアナログ信号を出力，非出力にで
き、デジタル信号の変化に対し、アナログ信号の電圧レ
ベルが直線的に変化するデジタル／アナログ変換回路を
提供することを目的とする。
し、アナログ信号の電圧レベルを直線的に変化させるた
めには、スイッチ回路９のトランジスタＱP ，ＱN のチ
ャネル幅Ｗを広くして、オン抵抗を低くする必要があ
る。本発明は斯かる問題に鑑み、デジタル信号をアナロ
グ変換して得られるアナログ信号を出力，非出力にで
き、デジタル信号の変化に対し、アナログ信号の電圧レ
ベルが直線的に変化するデジタル／アナログ変換回路を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係るデジタル／
アナログ変換回路は、デジタル信号入力側及びアナログ
信号出力側の間に介装している抵抗と、前記デジタル信
号入力側との間に、非出力状態が得られる第１のバッフ
ァを介装させ、前記抵抗のアナログ信号出力側及び正又
は負の基準電位側の間に非出力状態が得られる第２のバ
ッファを介装する構成にする。
アナログ変換回路は、デジタル信号入力側及びアナログ
信号出力側の間に介装している抵抗と、前記デジタル信
号入力側との間に、非出力状態が得られる第１のバッフ
ァを介装させ、前記抵抗のアナログ信号出力側及び正又
は負の基準電位側の間に非出力状態が得られる第２のバ
ッファを介装する構成にする。
【００１４】
【作用】信号入力側から第１のトランジスタスイッチに
デジタル信号を入力する。第１のトランジスタスイッチ
を出力状態にすると、第１のトランジスタスイッチは入
力されたデジタル信号に応じて正又は負の基準電位を選
択し、選択した基準電位が抵抗に与えられる。第２のト
ランジスタスイッチを出力状態にすると、抵抗が基準電
位に接続され、第１のトランジスタスイッチが選択した
正又は負の基準電位に基づくデジタル信号をアナログ信
号に変換して信号出力側へ出力する。第１のトランジス
タスイッチを非出力状態にすると、第１のトランジスタ
スイッチは正又は負の基準電位を選択せず、正又は負の
基準電位を抵抗に与えない。第２のトランジスタスイッ
チを非出力状態にすると抵抗が基準電位から切離され、
正又は負の基準電位に基づくデジタル信号をアナログ信
号に変換しない。これにより、デジタル信号をアナログ
変換して得られるアナログ信号を出力、非出力の状態に
できる。またアナログ信号の非出力状態では、抵抗を通
って電流が流れない。
デジタル信号を入力する。第１のトランジスタスイッチ
を出力状態にすると、第１のトランジスタスイッチは入
力されたデジタル信号に応じて正又は負の基準電位を選
択し、選択した基準電位が抵抗に与えられる。第２のト
ランジスタスイッチを出力状態にすると、抵抗が基準電
位に接続され、第１のトランジスタスイッチが選択した
正又は負の基準電位に基づくデジタル信号をアナログ信
号に変換して信号出力側へ出力する。第１のトランジス
タスイッチを非出力状態にすると、第１のトランジスタ
スイッチは正又は負の基準電位を選択せず、正又は負の
基準電位を抵抗に与えない。第２のトランジスタスイッ
チを非出力状態にすると抵抗が基準電位から切離され、
正又は負の基準電位に基づくデジタル信号をアナログ信
号に変換しない。これにより、デジタル信号をアナログ
変換して得られるアナログ信号を出力、非出力の状態に
できる。またアナログ信号の非出力状態では、抵抗を通
って電流が流れない。
【００１５】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るデジタル／アナログ変換回
路の構成を示すブロック図である。図１においてカッコ
内は抵抗値を示している。デジタル信号DT(MSB〜LSB)が
入力される出力抵抗ｒのトライステートバッファたる非
反転バッファＢ1 ，Ｂ2 …Ｂn の出力側は、抵抗値が2R
−ｒの抵抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。
述する。図１は本発明に係るデジタル／アナログ変換回
路の構成を示すブロック図である。図１においてカッコ
内は抵抗値を示している。デジタル信号DT(MSB〜LSB)が
入力される出力抵抗ｒのトライステートバッファたる非
反転バッファＢ1 ，Ｂ2 …Ｂn の出力側は、抵抗値が2R
−ｒの抵抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。
【００１６】抵抗Ｄ1 の他端子は、抵抗値がＲの抵抗Ｅ
1 ，抵抗Ｅ2 …と抵抗値が2R−ｒの抵抗Ｄn+1 との直列
回路と、MOS トランジスタ20との直列回路を介して接地
される。抵抗Ｄ2 の他端子は抵抗Ｅ1 と抵抗Ｅ2 との接
続部と接続される。抵抗Ｄnの他端子は、MOS トランジ
スタ20を接続していない側の抵抗Ｄn+1 の一端子と接続
される。
1 ，抵抗Ｅ2 …と抵抗値が2R−ｒの抵抗Ｄn+1 との直列
回路と、MOS トランジスタ20との直列回路を介して接地
される。抵抗Ｄ2 の他端子は抵抗Ｅ1 と抵抗Ｅ2 との接
続部と接続される。抵抗Ｄnの他端子は、MOS トランジ
スタ20を接続していない側の抵抗Ｄn+1 の一端子と接続
される。
【００１７】抵抗Ｄ1 と抵抗Ｅ1 との接続部からアナロ
グ信号ANが出力される。非反転バッファＢ1 ，Ｂ2 …Ｂ
n の制御端子及びMOS トランジスタ20のゲートには、オ
ン,オフ制御信号ＳB が与えられる。抵抗Ｄ1 ，Ｄ2 …
Ｄn ，Ｄn+1 の抵抗値は、非反転バッファＢ1 , Ｂ2 …
Ｂn 、MOS トランジスタ20のオン抵抗を考慮して選定し
ている。即ち、非反転バッファＢ1 ，Ｂ2 …Ｂn のオン
抵抗とMOS トランジスタ20のオン抵抗とを等しくしてい
る。
グ信号ANが出力される。非反転バッファＢ1 ，Ｂ2 …Ｂ
n の制御端子及びMOS トランジスタ20のゲートには、オ
ン,オフ制御信号ＳB が与えられる。抵抗Ｄ1 ，Ｄ2 …
Ｄn ，Ｄn+1 の抵抗値は、非反転バッファＢ1 , Ｂ2 …
Ｂn 、MOS トランジスタ20のオン抵抗を考慮して選定し
ている。即ち、非反転バッファＢ1 ，Ｂ2 …Ｂn のオン
抵抗とMOS トランジスタ20のオン抵抗とを等しくしてい
る。
【００１８】そして、非反転バッファＢ1 , Ｂ2 …Ｂn
と、抵抗Ｄ1 , Ｄ2 …Ｄn , Ｄn+1と、抵抗Ｅ1 , Ｅ2
…とMOS トランジスタ20とによりデジタル／アナログ変
換回路12を構成している。
と、抵抗Ｄ1 , Ｄ2 …Ｄn , Ｄn+1と、抵抗Ｅ1 , Ｅ2
…とMOS トランジスタ20とによりデジタル／アナログ変
換回路12を構成している。
【００１９】図２は非反転バッファＢ1 ，Ｂ2 …Ｂn 夫
々の構成を示すブロック図である。デジタル信号DTはCM
OSNAND回路NDの一入力端子及びCMOSNOR 回路NRの一入力
端子へ入力される。オン, オフ制御信号ＳB はNAND回路
NDの他入力端子及びインバータＩへ入力される。インバ
ータＩの出力はNOR 回路NRの他入力端子へ入力される。
NAND回路NDの出力はＰチャネルトランジスタＱPBのゲー
トへ、NOR 回路NRの出力はＮチャネルトランジスタＱNB
のゲートへ入力される。ＰチャネルトランジスタＱPB及
びＮチャネルトランジスタＱNBの直列回路の一側端子に
は正の基準電位たる電圧ＶD が与えられ、他側端子には
負の基準電位たる電位ＶS が与えられる。トランジスタ
ＱPBとトランジスタＱNBとの接続部から電圧ＶD 又は電
位ＶS が出力される。
々の構成を示すブロック図である。デジタル信号DTはCM
OSNAND回路NDの一入力端子及びCMOSNOR 回路NRの一入力
端子へ入力される。オン, オフ制御信号ＳB はNAND回路
NDの他入力端子及びインバータＩへ入力される。インバ
ータＩの出力はNOR 回路NRの他入力端子へ入力される。
NAND回路NDの出力はＰチャネルトランジスタＱPBのゲー
トへ、NOR 回路NRの出力はＮチャネルトランジスタＱNB
のゲートへ入力される。ＰチャネルトランジスタＱPB及
びＮチャネルトランジスタＱNBの直列回路の一側端子に
は正の基準電位たる電圧ＶD が与えられ、他側端子には
負の基準電位たる電位ＶS が与えられる。トランジスタ
ＱPBとトランジスタＱNBとの接続部から電圧ＶD 又は電
位ＶS が出力される。
【００２０】次にこのように構成したデジタル／アナロ
グ変換回路の動作を説明する。デジタル信号DTを非反転
バッファＢ1 ，Ｂ2 …Ｂn へ入力し、オン, オフ制御信
号ＳB をＨレベルにすると、非反転バッファＢ1 ，Ｂ2
…Ｂn が出力状態 (イネーブル) になり、MOS トランジ
スタ20が出力状態 (イネーブル) になって、抵抗Ｄn+1
が電位ＶS と接続される。そして、非反転バッファ
Ｂ1 ，Ｂ2 …Ｂn から出力される電圧ＶD 又は電位ＶS
が抵抗Ｄ1 ，Ｄ2 …Ｄn , Ｄn+1 及び抵抗Ｅ1 ，Ｅ2 …
からなる抵抗群へ与えられて、デジタル信号がアナログ
信号に変換される。ｎビットのデジタル／アナログ変換
回路では０，ＶD ／２n ，…｛（２n −１）ＶD ｝／２
n の２n 種類の電圧レベルのアナログ信号が得られる。
グ変換回路の動作を説明する。デジタル信号DTを非反転
バッファＢ1 ，Ｂ2 …Ｂn へ入力し、オン, オフ制御信
号ＳB をＨレベルにすると、非反転バッファＢ1 ，Ｂ2
…Ｂn が出力状態 (イネーブル) になり、MOS トランジ
スタ20が出力状態 (イネーブル) になって、抵抗Ｄn+1
が電位ＶS と接続される。そして、非反転バッファ
Ｂ1 ，Ｂ2 …Ｂn から出力される電圧ＶD 又は電位ＶS
が抵抗Ｄ1 ，Ｄ2 …Ｄn , Ｄn+1 及び抵抗Ｅ1 ，Ｅ2 …
からなる抵抗群へ与えられて、デジタル信号がアナログ
信号に変換される。ｎビットのデジタル／アナログ変換
回路では０，ＶD ／２n ，…｛（２n −１）ＶD ｝／２
n の２n 種類の電圧レベルのアナログ信号が得られる。
【００２１】ここで、デジタル／アナログ変換回路がデ
ジタル／アナログ変換動作しているときの電気的特性に
ついて考察する。いまデジタル／アナログ変換回路12に
よりデジタル信号をアナログ信号に変換して得られたア
ナログ信号を図１に示すように負荷抵抗Ｌへ与えると、
負荷抵抗Ｌの抵抗値が無限大（無負荷）である場合は、
デジタル／アナログ変換回路12内で電圧降下が生じず、
デジタル／アナログ変換したアナログ電圧はそのまま負
荷抵抗Ｌに与えられる。
ジタル／アナログ変換動作しているときの電気的特性に
ついて考察する。いまデジタル／アナログ変換回路12に
よりデジタル信号をアナログ信号に変換して得られたア
ナログ信号を図１に示すように負荷抵抗Ｌへ与えると、
負荷抵抗Ｌの抵抗値が無限大（無負荷）である場合は、
デジタル／アナログ変換回路12内で電圧降下が生じず、
デジタル／アナログ変換したアナログ電圧はそのまま負
荷抵抗Ｌに与えられる。
【００２２】そしてデジタル／アナログ変換特性は図３
に示す破線Ｘのように直線的な特性となる。一方、負荷
抵抗Ｌの抵抗値が低い場合、デジタル／アナログ変換回
路12の出力電圧はデジタル／アナログ変換回路12の出力
抵抗がＲであるため、無負荷時の出力電圧のＲL ／（Ｒ
＋ＲL ）＜但しＲL は負荷抵抗Ｌの抵抗値＞となる。こ
れにより、デジタル／アナログ変換特性は図３に実線Ｗ
で示すようになって、負荷抵抗Ｌの抵抗値が無限大であ
るときのデジタル／アナログ変換特性を示す破線Ｘの場
合のフルスケールより若干低下し、フルスケール誤差が
生じる。
に示す破線Ｘのように直線的な特性となる。一方、負荷
抵抗Ｌの抵抗値が低い場合、デジタル／アナログ変換回
路12の出力電圧はデジタル／アナログ変換回路12の出力
抵抗がＲであるため、無負荷時の出力電圧のＲL ／（Ｒ
＋ＲL ）＜但しＲL は負荷抵抗Ｌの抵抗値＞となる。こ
れにより、デジタル／アナログ変換特性は図３に実線Ｗ
で示すようになって、負荷抵抗Ｌの抵抗値が無限大であ
るときのデジタル／アナログ変換特性を示す破線Ｘの場
合のフルスケールより若干低下し、フルスケール誤差が
生じる。
【００２３】しかし、デジタル信号を変換して得られた
アナログ信号を出力、非出力にするスイッチ回路が介在
しないので、従来のようなスイッチ回路によるオン抵抗
の電圧降下の影響が生じないから、そのオン抵抗による
非直線誤差が生じることがなく、デジタル信号が変化す
る全範囲にわたってデジタル／アナログ変換精度を高め
ることができる。
アナログ信号を出力、非出力にするスイッチ回路が介在
しないので、従来のようなスイッチ回路によるオン抵抗
の電圧降下の影響が生じないから、そのオン抵抗による
非直線誤差が生じることがなく、デジタル信号が変化す
る全範囲にわたってデジタル／アナログ変換精度を高め
ることができる。
【００２４】一方、オン，オフ制御信号ＳB をＬレベル
にすると、非反転バッファＢ1 ，Ｂ2 …Ｂn 及びMOS ト
ランジスタ20が非出力状態になり、非反転バッファ
Ｂ1 ，Ｂ2 …Ｂn からのデジタル信号が非出力になり、
また抵抗Ｄn+1 が接地電位側と切離される。それにより
アナログ信号が非出力になるとともに、抵抗Ｄn+1 を通
って流れる電流を遮断することになる。そのためアナロ
グ信号を出力しない場合には、無用の電流を消費するこ
とがない。
にすると、非反転バッファＢ1 ，Ｂ2 …Ｂn 及びMOS ト
ランジスタ20が非出力状態になり、非反転バッファ
Ｂ1 ，Ｂ2 …Ｂn からのデジタル信号が非出力になり、
また抵抗Ｄn+1 が接地電位側と切離される。それにより
アナログ信号が非出力になるとともに、抵抗Ｄn+1 を通
って流れる電流を遮断することになる。そのためアナロ
グ信号を出力しない場合には、無用の電流を消費するこ
とがない。
【００２５】図４は本発明に係るデジタル／アナログ変
換回路の他の実施例の構成を示すブロック図である。抵
抗Ｄn+1 の他端子を非反転バッファＢn+1 の出力側と接
続し、その入力側にはデジタル信号DTの如きＨレベル又
はＬレベルの信号を出力する信号出力手段ＶHLが接続さ
れる。この非反転バッファＢn+1 の制御端子にはオン，
オフ制御信号ＳB が入力される。この非反転バッファＢ
n+1 は他の非反転バッファＢ1 ，Ｂ2 …Ｂn と同様、図
２に示す如く構成される。図４におけるそれ以外の構成
は図１に示す構成と同様となっており、同一構成部分に
は同一符号を付している。
換回路の他の実施例の構成を示すブロック図である。抵
抗Ｄn+1 の他端子を非反転バッファＢn+1 の出力側と接
続し、その入力側にはデジタル信号DTの如きＨレベル又
はＬレベルの信号を出力する信号出力手段ＶHLが接続さ
れる。この非反転バッファＢn+1 の制御端子にはオン，
オフ制御信号ＳB が入力される。この非反転バッファＢ
n+1 は他の非反転バッファＢ1 ，Ｂ2 …Ｂn と同様、図
２に示す如く構成される。図４におけるそれ以外の構成
は図１に示す構成と同様となっており、同一構成部分に
は同一符号を付している。
【００２６】次にこのデジタル／アナログ変換回路の動
作を説明する。信号出力手段ＶHLから例えばＬレベルの
信号を出力するようにして、オン，オフ制御信号ＳB を
Ｈレベルにし、非反転バッファＢ1 ，Ｂ2 …Ｂn を出力
状態にし、非反転バッファＢn+1 を出力状態にすると、
MSB からLSB までのデジタル信号DTの入力値に応じて、
０，ＶD ／２n ，…｛（２n −１）ＶD ｝／２n の２n
種類の電圧レベルのアナログ信号ANが出力される。ま
た、信号出力手段ＶHLからＨレベルの信号を出力し、デ
ジタル信号DTを全てＨレベルにすると、電圧ＶD の電圧
レベルのアナログ信号ANが出力される。これら２n ＋１
種類の全ての抵抗値はいずれの場合もデジタル／アナロ
グ変換回路の出力抵抗Ｒの定抵抗特性が得られる。
作を説明する。信号出力手段ＶHLから例えばＬレベルの
信号を出力するようにして、オン，オフ制御信号ＳB を
Ｈレベルにし、非反転バッファＢ1 ，Ｂ2 …Ｂn を出力
状態にし、非反転バッファＢn+1 を出力状態にすると、
MSB からLSB までのデジタル信号DTの入力値に応じて、
０，ＶD ／２n ，…｛（２n −１）ＶD ｝／２n の２n
種類の電圧レベルのアナログ信号ANが出力される。ま
た、信号出力手段ＶHLからＨレベルの信号を出力し、デ
ジタル信号DTを全てＨレベルにすると、電圧ＶD の電圧
レベルのアナログ信号ANが出力される。これら２n ＋１
種類の全ての抵抗値はいずれの場合もデジタル／アナロ
グ変換回路の出力抵抗Ｒの定抵抗特性が得られる。
【００２７】一方、オン，オフ制御信号ＳB をＬレベル
にすると、非反転バッファＢ1 ，Ｂ2 …Ｂn ，Ｂn+1 が
ともに非出力状態になり、非反転バッファＢ1 ，Ｂ2 …
Ｂnからデジタル信号に応じた信号を出力せず、非反転
バッファＢn+1 からはＨレベル又はＬレベルのいずれの
信号をも出力しない。即ちデジタル／アナログ変換が行
われずアナログ信号が非出力になるとともに、抵抗Ｄ
n+1 には無用の電流が流れない。
にすると、非反転バッファＢ1 ，Ｂ2 …Ｂn ，Ｂn+1 が
ともに非出力状態になり、非反転バッファＢ1 ，Ｂ2 …
Ｂnからデジタル信号に応じた信号を出力せず、非反転
バッファＢn+1 からはＨレベル又はＬレベルのいずれの
信号をも出力しない。即ちデジタル／アナログ変換が行
われずアナログ信号が非出力になるとともに、抵抗Ｄ
n+1 には無用の電流が流れない。
【００２８】図５は本発明のデジタル／アナログ変換回
路を内蔵したCMOSワンチップマイクロコンピュータの構
成を示すブロック図である。ワンチップマイクロコンピ
ュータ１内にはCPU ３、ROM ４、RAM ５、データレジス
タ６、D/A 変換器選択レジスタ７、デジタル／アナログ
変換回路12、デジタル信号入出力ポート10及びバス11を
内蔵している。CPU ３、ROM ４、RAM ５、データレジス
タ６、D/A 変換器選択レジスタ７及びデジタル信号入出
力ポート10はバス11により接続されている。D/A 変換器
選択レジスタ７のデータはデジタル／アナログ変換回路
12及びデジタル信号入出力ポート10へ与えられる。
路を内蔵したCMOSワンチップマイクロコンピュータの構
成を示すブロック図である。ワンチップマイクロコンピ
ュータ１内にはCPU ３、ROM ４、RAM ５、データレジス
タ６、D/A 変換器選択レジスタ７、デジタル／アナログ
変換回路12、デジタル信号入出力ポート10及びバス11を
内蔵している。CPU ３、ROM ４、RAM ５、データレジス
タ６、D/A 変換器選択レジスタ７及びデジタル信号入出
力ポート10はバス11により接続されている。D/A 変換器
選択レジスタ７のデータはデジタル／アナログ変換回路
12及びデジタル信号入出力ポート10へ与えられる。
【００２９】データレジスタ６のデジタルデータは、デ
ジタル／アナログ変換回路12へ入力され、デジタル／ア
ナログ変換したアナログ信号は信号入出力兼用端子２へ
出力される。信号入出力兼用端子２へ外部から入力され
たデジタル信号はデジタル信号入出力ポート10へ入力さ
れる。
ジタル／アナログ変換回路12へ入力され、デジタル／ア
ナログ変換したアナログ信号は信号入出力兼用端子２へ
出力される。信号入出力兼用端子２へ外部から入力され
たデジタル信号はデジタル信号入出力ポート10へ入力さ
れる。
【００３０】次にこのワンチップマイクロコンピュータ
１の動作を説明する。ROM ４のプログラム内容によっ
て、CPU ３がデジタル／アナログ変換器選択レジスタ７
にデジタル信号入出力ポート10を選択するデータを設定
すると、デジタル信号入出力ポート10がイネーブル状態
となり、一方、デジタル／アナログ変換回路12が非出力
状態になって、信号入出力兼用端子２はデジタル信号入
出力ポート10を介して入出力されるデジタル信号の入出
力機能になる。
１の動作を説明する。ROM ４のプログラム内容によっ
て、CPU ３がデジタル／アナログ変換器選択レジスタ７
にデジタル信号入出力ポート10を選択するデータを設定
すると、デジタル信号入出力ポート10がイネーブル状態
となり、一方、デジタル／アナログ変換回路12が非出力
状態になって、信号入出力兼用端子２はデジタル信号入
出力ポート10を介して入出力されるデジタル信号の入出
力機能になる。
【００３１】またデータレジスタ６にCPU ３によりデー
タを設定し、更にデジタル／アナログ変換器選択レジス
タ７にデジタル／アナログ変換回路12を選択するデータ
を設定すると、デジタル信号入出力ポート10が非出力状
態に、即ちプルアップもポート出力も行わない状態とな
り、一方、デジタル／アナログ変換回路12が出力状態と
なって信号入出力兼用端子２は、デジタル／アナログ変
換回路12からのアナログ信号の出力機能になる。
タを設定し、更にデジタル／アナログ変換器選択レジス
タ７にデジタル／アナログ変換回路12を選択するデータ
を設定すると、デジタル信号入出力ポート10が非出力状
態に、即ちプルアップもポート出力も行わない状態とな
り、一方、デジタル／アナログ変換回路12が出力状態と
なって信号入出力兼用端子２は、デジタル／アナログ変
換回路12からのアナログ信号の出力機能になる。
【００３２】そして、デジタル／アナログ変換回路12が
非出力状態の場合は、前述したようにデジタル／アナロ
グ変換回路12内のMOS トランジスタ20又は非反転バッフ
ァＢn+1 が非出力状態になるから、MOS トランジスタ20
及び非反転バッファＢn+1 には電流が流れることがな
い。したがって、アナログ信号を出力しないときに、信
号入出力兼用端子２に外部からデジタル信号を入力して
も、そのデジタル信号の電圧レベルを変化させる虞れは
ない。
非出力状態の場合は、前述したようにデジタル／アナロ
グ変換回路12内のMOS トランジスタ20又は非反転バッフ
ァＢn+1 が非出力状態になるから、MOS トランジスタ20
及び非反転バッファＢn+1 には電流が流れることがな
い。したがって、アナログ信号を出力しないときに、信
号入出力兼用端子２に外部からデジタル信号を入力して
も、そのデジタル信号の電圧レベルを変化させる虞れは
ない。
【００３３】本実施例では、デジタル／アナログ変換回
路とデジタル信号入出力ポートの端子を兼用にしたが、
デジタル／アナログ変換回路とデジタル信号入力ポート
あるいはデジタル信号出力ポートの端子を兼用にしても
よい。また本実施例では、デジタル／アナログ変換回路
をワンチップマイクロコンピュータに内蔵したが、これ
は単なる例示であり、ワンチップマイクロコンピュータ
以外に適用して、同様の効果が得られるのは言うまでも
ない。更に、デジタル信号を非反転バッファへ入力した
が、非反転バッファの代わりに反転バッファを用いるこ
ともできる。
路とデジタル信号入出力ポートの端子を兼用にしたが、
デジタル／アナログ変換回路とデジタル信号入力ポート
あるいはデジタル信号出力ポートの端子を兼用にしても
よい。また本実施例では、デジタル／アナログ変換回路
をワンチップマイクロコンピュータに内蔵したが、これ
は単なる例示であり、ワンチップマイクロコンピュータ
以外に適用して、同様の効果が得られるのは言うまでも
ない。更に、デジタル信号を非反転バッファへ入力した
が、非反転バッファの代わりに反転バッファを用いるこ
ともできる。
【００３４】
【発明の効果】以上詳述したように本発明のデジタル／
アナログ変換回路は、デジタル信号をアナログ変換して
得られたアナログ信号をトランジスタを用いたスイッチ
回路で出力、非出力にするようにしていないから、その
トランジスタのオン抵抗によりデジタル／アナログ変換
特性の直線性が損なわれることがなく、デジタル信号が
変化する全範囲にわたって高精度にデジタル信号をアナ
ログ信号に変換できる。
アナログ変換回路は、デジタル信号をアナログ変換して
得られたアナログ信号をトランジスタを用いたスイッチ
回路で出力、非出力にするようにしていないから、その
トランジスタのオン抵抗によりデジタル／アナログ変換
特性の直線性が損なわれることがなく、デジタル信号が
変化する全範囲にわたって高精度にデジタル信号をアナ
ログ信号に変換できる。
【００３５】また、デジタル／アナログ変換したアナロ
グ信号を出力しない場合は、アナログ信号に変換するた
めの抵抗を正又は負の基準電位から切離すから、抵抗を
通って無用の電流が流れず、そのため信号入出力兼用端
子へ外部からデジタル信号が入力された場合に、その電
圧レベルを変化させる虞もないデジタル／アナログ変換
回路を提供できる優れた効果を奏する。
グ信号を出力しない場合は、アナログ信号に変換するた
めの抵抗を正又は負の基準電位から切離すから、抵抗を
通って無用の電流が流れず、そのため信号入出力兼用端
子へ外部からデジタル信号が入力された場合に、その電
圧レベルを変化させる虞もないデジタル／アナログ変換
回路を提供できる優れた効果を奏する。
【図１】本発明に係るデジタル／アナログ変換回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】非反転バッファの構成を示すブロック図であ
る。
る。
【図３】デジタル／アナログ変換特性を示すグラフであ
る。
る。
【図４】本発明に係るデジタル／アナログ変換回路の他
の実施例の構成を示すブロック図である。
の実施例の構成を示すブロック図である。
【図５】デジタル／アナログ変換回路を内蔵したワンチ
ップマイクロコンピュータ内の構成を示すブロック図で
ある。
ップマイクロコンピュータ内の構成を示すブロック図で
ある。
【図６】従来のデジタル／アナログ変換回路を内蔵した
ワンチップマイクロコンピュータ内の構成を示すブロッ
ク図である。
ワンチップマイクロコンピュータ内の構成を示すブロッ
ク図である。
【図７】従来のデジタル／アナログ変換回路及びスイッ
チ回路の構成を示すブロック図である。
チ回路の構成を示すブロック図である。
【図８】図７に示す非反転バッファの構成を示すブロッ
ク図である。
ク図である。
【図９】デジタル／アナログ変換回路とスイッチ回路と
を用いた場合のデジタル／アナログ変換特性を示すグラ
フである。
を用いた場合のデジタル／アナログ変換特性を示すグラ
フである。
Ｂ1 ，Ｂ2 …Ｂn ，Ｂn+1 非反転バッファ Ｄ1 ，Ｄ2 …Ｄn ，Ｄn+1 抵抗 Ｅ1 ，Ｅ2 … 抵抗 Ｌ 負荷抵抗 12 デジタル／アナログ変換回路 20 MOS トランジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】図７はデジタル／アナログ変換回路８及び
スイッチ回路９の構成を示すブロック図である。なお、
図中のカッコ内は抵抗値を示している。デジタル信号DT
(MSB〜LSB)が入力される出力抵抗ｒの非反転バッファＢ
1 ，Ｂ2 …Ｂn の出力側は、夫々の抵抗値が2R−ｒの抵
抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。抵抗Ｄ1の
他端子は、夫々の抵抗値がＲの抵抗Ｅ1 ，Ｅ2 …及び抵
抗値が２Ｒの抵抗Ｅnの直列回路を介して接地される。
抵抗Ｄ2 の他端子は抵抗Ｅ1 とＥ2 との接続部と接続さ
れ、抵抗Ｄn の他端子は抵抗Ｅn の接地していない側の
一端子と接続される。
スイッチ回路９の構成を示すブロック図である。なお、
図中のカッコ内は抵抗値を示している。デジタル信号DT
(MSB〜LSB)が入力される出力抵抗ｒの非反転バッファＢ
1 ，Ｂ2 …Ｂn の出力側は、夫々の抵抗値が2R−ｒの抵
抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。抵抗Ｄ1の
他端子は、夫々の抵抗値がＲの抵抗Ｅ1 ，Ｅ2 …及び抵
抗値が２Ｒの抵抗Ｅnの直列回路を介して接地される。
抵抗Ｄ2 の他端子は抵抗Ｅ1 とＥ2 との接続部と接続さ
れ、抵抗Ｄn の他端子は抵抗Ｅn の接地していない側の
一端子と接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るデジタル／アナログ変換回
路の構成を示すブロック図である。図１においてカッコ
内は抵抗値を示している。デジタル信号DT(MSB〜LSB)が
入力される出力抵抗ｒのスリーステートバッファたる非
反転バッファＢ1 ，Ｂ2 …Ｂn の出力側は、抵抗値が2R
−ｒの抵抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。
述する。図１は本発明に係るデジタル／アナログ変換回
路の構成を示すブロック図である。図１においてカッコ
内は抵抗値を示している。デジタル信号DT(MSB〜LSB)が
入力される出力抵抗ｒのスリーステートバッファたる非
反転バッファＢ1 ，Ｂ2 …Ｂn の出力側は、抵抗値が2R
−ｒの抵抗Ｄ1 ，Ｄ2 …Ｄn の一端子と接続される。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (3)
- 【請求項１】 デジタル信号入力側及びアナログ信号出
力側の間に抵抗を介装しているR-2R型デジタル／アナロ
グ変換回路において、前記デジタル信号入力側と、前記
抵抗との間に介装されており、非出力状態を得ることが
でき、正又は負の基準電位を選択する第１のトランジス
タスイッチ、及び前記抵抗のアナログ信号出力側と、正
又は負の基準電位側との間に介装されており、非出力状
態を得ることができ、正又は負の基準電位を選択する第
２のトランジスタスイッチを備えていることを特徴とす
るデジタル／アナログ変換回路。 - 【請求項２】 第１のトランジスタスイッチはトライス
テートバッファであり、第２のトランジスタスイッチは
MOS トランジスタである請求項１記載のデジタル／アナ
ログ変換回路。 - 【請求項３】 第１のトランジスタスイッチ及び第２の
トランジスタスイッチはトライステートバッファである
請求項１記載のデジタル／アナログ変換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33070593A JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
| US08/345,754 US5602552A (en) | 1993-12-27 | 1994-11-22 | D/A converter capable of disabling the output |
| DE69414538T DE69414538T2 (de) | 1993-12-27 | 1994-11-30 | Digital/Analogwandlerschaltung |
| EP94118890A EP0660529B1 (en) | 1993-12-27 | 1994-11-30 | Digital/analog converting circuit |
| KR1019940036806A KR0149707B1 (ko) | 1993-12-27 | 1994-12-26 | 디지탈/아날로그 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33070593A JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193504A true JPH07193504A (ja) | 1995-07-28 |
| JP3551200B2 JP3551200B2 (ja) | 2004-08-04 |
Family
ID=18235643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33070593A Expired - Fee Related JP3551200B2 (ja) | 1993-12-27 | 1993-12-27 | デジタル／アナログ変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5602552A (ja) |
| EP (1) | EP0660529B1 (ja) |
| JP (1) | JP3551200B2 (ja) |
| KR (1) | KR0149707B1 (ja) |
| DE (1) | DE69414538T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023548232A (ja) * | 2020-12-31 | 2023-11-15 | 深▲セン▼市紫光同創電子有限公司 | Ｄ／ａ変換回路及び方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815104A (en) * | 1997-03-20 | 1998-09-29 | Sigmatel, Inc. | Method and apparatus for digital to analog conversion |
| JP4116190B2 (ja) * | 1999-05-06 | 2008-07-09 | 日本テキサス・インスツルメンツ株式会社 | Ｄａ変換器及びａｄ変換器 |
| US8487800B2 (en) * | 2011-11-14 | 2013-07-16 | Semtech Corporation | Resistive digital-to-analog conversion |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3145889A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Integrierbarer digital/analog-wandler |
| JPS6190521A (ja) * | 1984-10-09 | 1986-05-08 | Nippon Gakki Seizo Kk | デジタル・アナログ変換器 |
| US4779029A (en) * | 1985-03-11 | 1988-10-18 | Ncr Corporation | Digitally compensated multiplying digital to analog converter |
| JPS6333014A (ja) * | 1986-07-26 | 1988-02-12 | Canon Inc | デジタルアナログ変換回路 |
| US4833473A (en) * | 1987-10-05 | 1989-05-23 | Harris Semiconductor Patents, Inc. | Digital to analog converter with switch function compensation |
| JPH0734542B2 (ja) * | 1988-06-29 | 1995-04-12 | 日本電気株式会社 | Ｄ−ａ変換回路 |
| JPH0377430A (ja) * | 1989-08-19 | 1991-04-03 | Fujitsu Ltd | Ｄ／ａコンバータ |
-
1993
- 1993-12-27 JP JP33070593A patent/JP3551200B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-22 US US08/345,754 patent/US5602552A/en not_active Expired - Fee Related
- 1994-11-30 EP EP94118890A patent/EP0660529B1/en not_active Expired - Lifetime
- 1994-11-30 DE DE69414538T patent/DE69414538T2/de not_active Expired - Fee Related
- 1994-12-26 KR KR1019940036806A patent/KR0149707B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023548232A (ja) * | 2020-12-31 | 2023-11-15 | 深▲セン▼市紫光同創電子有限公司 | Ｄ／ａ変換回路及び方法 |
| US12407355B2 (en) | 2020-12-31 | 2025-09-02 | Shenzhen Pango Microsystems Co., Ltd. | Digital-to-analog conversion circuit and method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69414538D1 (de) | 1998-12-17 |
| JP3551200B2 (ja) | 2004-08-04 |
| KR950022163A (ko) | 1995-07-28 |
| DE69414538T2 (de) | 1999-05-06 |
| KR0149707B1 (ko) | 1998-12-15 |
| US5602552A (en) | 1997-02-11 |
| EP0660529B1 (en) | 1998-11-11 |
| EP0660529A1 (en) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008821B1 (ko) | 디지탈/아날로그변환기 | |
| JP2016189539A (ja) | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| EP0466145B1 (en) | D/A converter | |
| JPH1093436A (ja) | デジタル・アナログ変換回路 | |
| US5612696A (en) | Digital-to-analog converter of current segmentation | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JPH07193504A (ja) | デジタル／アナログ変換回路 | |
| JP4537840B2 (ja) | 電流源セルおよびそれを用いたｄ／ａコンバータ | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US5220306A (en) | Digital signal comparator for comparing n-bit binary signals | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| JP6785350B2 (ja) | Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JPH10283090A (ja) | マイクロコンピュータ | |
| AU608179B2 (en) | Current split circuit having a digital to analog converter | |
| JP3360298B2 (ja) | Ｄ／ａコンバータ | |
| US7358886B2 (en) | Voltage output digital-to-analog converter circuit | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPH08305681A (ja) | マイクロコンピュータ | |
| JPH11191737A (ja) | 参照電圧切換えスイッチ及び電圧分割回路 | |
| JPS5914795Y2 (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |