JPH0529231A - Iii−v族化合物半導体の気相成長方法 - Google Patents

Iii−v族化合物半導体の気相成長方法

Info

Publication number
JPH0529231A
JPH0529231A JP18250191A JP18250191A JPH0529231A JP H0529231 A JPH0529231 A JP H0529231A JP 18250191 A JP18250191 A JP 18250191A JP 18250191 A JP18250191 A JP 18250191A JP H0529231 A JPH0529231 A JP H0529231A
Authority
JP
Japan
Prior art keywords
iii
compound semiconductor
vapor phase
substrate
phase growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18250191A
Other languages
English (en)
Inventor
Hideyuki Doi
秀之 土井
Kouichi Koukado
浩一 香門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18250191A priority Critical patent/JPH0529231A/ja
Publication of JPH0529231A publication Critical patent/JPH0529231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 スパイク状のn型層を形成することなく、半
絶縁性基板の上にIII-V族化合物半導体を気相成長する
方法を提供しようとするものである。 【構成】 気相成長に先立って、成長室内の圧力を数T
orr〜大気圧の範囲に保ちながら、水素ガス中のアル
シンガスのモル分率を1×10-3以上としてアルシンガ
スを流し、400〜900℃の範囲の温度で、上記基板
を熱処理することを特徴とするIII-V族化合物半導体の
気相成長方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、III 族元素からなる有
機化合物及びV族元素からなる水素化物もしくは有機化
合物を熱分解してIII-V族化合物半導体を気相成長する
方法(OMVPE法という)に関する。
【0002】
【従来の技術】図4及び図5は、OMVPE法を実施す
る装置の概念図である。図4はバレル型サセプタを使用
する装置であり、図5はパンケーキ型サセプタを使用す
る装置である。以下、GaAs基板上にIII-V族化合物
半導体を気相成長する場合について説明する。通常、結
晶成長を行うGaAs基板は、予め、硫酸系のエッチン
グ液(硫酸/過酸化水素/水からなる混液)中でエッチ
ングして基板表面に形成されている自然酸化膜を除去す
る。前処理を施した基板5は、バレル型サセプタ3若し
くはパンケーキ型サセプタ8に装着し、すみやかに成長
室4内に収容し、室内を排気する。その後、成長室4内
部の抵抗加熱器若しくは外部の誘導加熱器により、基板
5を所定の温度に加熱する。その際に、GaAs基板か
らAsの脱離を防ぐため、水素ガス中に少量のアルシン
(AsH3 ) を含有するガスを流すのが普通である。基
板の温度が所定温度に達すると、ノズル2から成長室4
に原料ガス1を供給し、基板5の上に半導体結晶膜を形
成する。過剰のガスは排気管7から排出される。なお、
成長時にはサセプタ3,8は回転軸6により所定の回転
数で回転させる。
【0003】
【発明が解決しようとする課題】電界効果トラトジスタ
(FET)用ウエハは、上記の方法で、GaAs基板上
に、不純物を添加しないGaAsバッファ層を成長さ
せ、引き続き、n型不純物、例えばシランガスを添加し
たn−GaAs活性層を成長させてFET用ウエハを製
造する。該ウエハ表面にショットキー電極を形成して、
電子濃度の深さ方向の分布を調べたところ、図2に示す
ように、基板とバッファ層の間にスパイク状のn型層が
形成されていることを見いだした。SIMS(Seco
ndaryIon Mass Spectrometr
y)で分析すると、活性層の電子密度が1.2×1017
cm-3であるのに対して、半絶縁性基板とバッファ層の
界面に1×1018cm-3以上のシリコン(Si)が存在
することが判明した。このようなスパイク状のn型層が
存在すると、活性層下にリーク電流が発生し、FETに
使用することができない。
【0004】そこで、本発明は、上記の欠点を解消し、
スパイク状のn型層を形成することなく、半絶縁性基板
の上にIII-V族化合物半導体を気相成長する方法を提供
しようとするものである。
【0005】
【課題を解決するためき手段】本発明は、半絶縁性基板
の上にIII-V族化合物半導体を気相成長する方法におい
て、気相成長に先立って、成長室内の圧力を10〜10
0Torrの範囲に保ちながら、水素ガス中のモル分率
で6.0×10-3以上のアルシンガスを流し、600℃
以上の温度で20分以上で、上記基板を熱処理すること
を特徴とするIII-V族化合物半導体の気相成長方法であ
る。
【0006】熱処理に際して、成長室内の圧力は数To
rr乃至大気圧、好ましくは、10〜100Torr、
特に好ましくは、20〜50Torrの範囲に保つこと
がよい。なお、熱処理中の圧力は、成長圧力と同じが好
ましい。圧力の変更は界面に悪影響を及ぼす。また、熱
処理中、水素ガス中のアルシンガスのモル分率は、1×
10-3以上に保つ必要があり、この値を下回るとAs抜
けが激しく表面荒れが発生する。好ましくは、3×10
-3〜3×10-2の範囲に保つことが良く、この範囲は実
用的な範囲であり、上限値を上回っても効果に変化はな
い。なお、特に好ましい範囲は6×10-3〜10×10
-3である。さらに、熱処理条件として、成長温度は、4
00〜600℃の範囲に保つ必要があり、この範囲を下
回るとエッチング効果がなく、上回るとAs抜けが激し
く表面荒れが発生する。好ましくは、500〜800
℃、特に好ましくは、600〜750℃の範囲である。
処理時間は、高濃度Si層をエッチングするために、2
0〜40分の範囲が好ましい。
【0007】
【作用】本発明は、成長室内の圧力を10〜100To
rrの範囲に保ちながら、水素ガス中のモル分率で6.
0×10-3以上のアルシンガスを流し、600℃以上の
温度で20分以上で、半絶縁性基板を予め熱処理するこ
とにより、基板とIII-V族化合物半導体層との間に高電
子濃度層の生成を抑制するものである。
【0008】
【実施例】(実施例)図4の装置を用い、図3の基板の
成長温度並びにアルシン流量のプロファイルの下で、G
aAs半絶縁性基板上にGaAsバッファ層及びn型G
aAs活性層をOMVPE法で形成した。まず、上記基
板をバレル型サセプタに装着し、成長室を真空排気して
から、基板からAs脱離を防ぐために、10%に水素希
釈されたAsH3 ガスを1リットル/分で流しながら、
基板温度を700℃まで昇温し、次いで、上記AsH3
ガスを2.5リットル/分に増やして30分間保持し
た。この間のAsH3 のモル分率は7.7×10-3であ
った。その後、基板温度を650℃に降温してから、成
長圧力50Torrの下で、(CH3 ) 3 Ga(トリメ
チルガリウム)を流量20sccm、AsH3 (アルシ
ン)を流量1.2リットル/分水素を30リットル/分
で成長室上方のノズルから30分間供給して、厚さ0.
5μmのGaAsバッファ層を形成し、次いで、上記の
原料ガスにSiH4 (シランガス)を流量50sccm
で添加して30分間供給して、厚さ0.5μmのn−G
aAs活性層を形成して、FET用ウエハを得た。得ら
れたウエハの表面にショットキー電極を形成して電子濃
度の深さ方向の分布を調べたところ、図1の通りであっ
た。即ち、基板とバッファ層の界面にスパイク状のn型
層は認められず、SIMSによる分析では、上記界面の
電子濃度は1×1016cm-3以下のレベルまで低減され
ていた。このウエハは、FET用として良好な品質を備
えていた。なお、熱処理時間を20分間として同様の実
験を行ったところ、上記と同様の品質を有するウエハを
得ることができた。
【0009】(比較例)実施例の熱処理操作を省略し
て、実施例と同様の条件の下でGaAs半絶縁性基板上
にGaAsバッファ層及びn型GaAs活性層をOMV
PE法で形成し、得られたウエハの表面にショットキー
電極を形成して電子濃度の深さ方向の分布を調べたとこ
ろ、図2の通り、基板とバッファ層の界面にスパイク状
のn型層が認められ、SIMSによる分析では、1×1
18cm-3以上のSiの存在が確認された。
【0010】
【発明の効果】本発明は、上記の構成を採用することに
より、半絶縁性基板とIII-V族化合物半導体層との間に
高電子濃度層の生成を抑制することができ、FET用ウ
エハに適した良好なIII-V族化合物半導体層を成長する
ことができるようになった。
【図面の簡単な説明】
【図1】本発明の実施例で得たウエハの電子濃度の深さ
方向の分布図である。
【図2】比較例2で得たウエハの電子濃度の深さ方向の
分布図である。
【図3】本発明の実施例で採用した基板温度並びにアル
シン流量のプロファイル図である。
【図4】バレル型サセプタを用いた、OMVPE装置の
概念図である。
【図5】パンケーキ型サセプタを用いた、OMVPE装
置の概念図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半絶縁性基板の上にIII-V族化合物半導
    体を気相成長する方法において、気相成長に先立って、
    成長室内の圧力を数Torr〜大気圧の範囲に保ちなが
    ら、水素ガス中のアルシンガスのモル分率を1×10-3
    以上で流し、400〜900℃の範囲の温度で、上記基
    板を熱処理することを特徴とするIII-V族化合物半導体
    の気相成長方法。
  2. 【請求項2】 請求項1記載の成長方法において、有機
    金属気相成長方法で気相成長することを特徴とするIII-
    V族化合物半導体の気相成長方法。
  3. 【請求項3】 請求項1または2記載の成長方法におい
    て、半絶縁性基板の上にバッファ層及び活性層を気相成
    長することを特徴とするIII-V族化合物半導体の気相成
    長方法。
JP18250191A 1991-07-23 1991-07-23 Iii−v族化合物半導体の気相成長方法 Pending JPH0529231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18250191A JPH0529231A (ja) 1991-07-23 1991-07-23 Iii−v族化合物半導体の気相成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18250191A JPH0529231A (ja) 1991-07-23 1991-07-23 Iii−v族化合物半導体の気相成長方法

Publications (1)

Publication Number Publication Date
JPH0529231A true JPH0529231A (ja) 1993-02-05

Family

ID=16119400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18250191A Pending JPH0529231A (ja) 1991-07-23 1991-07-23 Iii−v族化合物半導体の気相成長方法

Country Status (1)

Country Link
JP (1) JPH0529231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595259B2 (en) 2004-06-01 2009-09-29 Sumitomo Chemical Company, Limited Method for manufacturing compound semiconductor substrate with pn junction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595259B2 (en) 2004-06-01 2009-09-29 Sumitomo Chemical Company, Limited Method for manufacturing compound semiconductor substrate with pn junction

Similar Documents

Publication Publication Date Title
JP3093904B2 (ja) 化合物半導体結晶の成長方法
US4579609A (en) Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US6749687B1 (en) In situ growth of oxide and silicon layers
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
JPH06204149A (ja) 化合物半導体製造方法
US5296258A (en) Method of forming silicon carbide
JP2010141037A (ja) 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
JP2002539327A (ja) 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置
EP0573270B1 (en) Method of preparing compound semiconductor
JP2789861B2 (ja) 有機金属分子線エピタキシャル成長方法
JP3214505B2 (ja) 半導体装置の製造方法
JPH11268996A (ja) 化合物半導体混晶の成長方法
JPH0754802B2 (ja) GaAs薄膜の気相成長法
JP2739778B2 (ja) 3−5族化合物半導体の選択成長方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP2897107B2 (ja) 結晶成長方法
JP2853226B2 (ja) 半導体装置およびその製造方法
JPH0575163A (ja) 半導体装置の製造方法
JP3213551B2 (ja) Iii−v族化合物半導体の気相成長方法及びその装置
JP2733167B2 (ja) 化合物半導体薄膜の選択的成長方法
JP2021044538A (ja) 窒化珪素パッシベーション膜の成膜方法、半導体装置の製造方法及び半導体装置
JPH0587190B2 (ja)
JPH11233442A (ja) Iii−v族化合物半導体の成長方法