JPH05292556A - スイッチシステムおよびスイッチング方法 - Google Patents

Abstract

(57)【要約】 【目的】 遅延時間を最小にした上で大規模スイッチを
構成すること。 【構成】 入力フレーム間相互のフレーム位相をずら
し、かつ、フレーム位相をずらした状態のままバイトス
ライスによりフレームを分割する。このとき入力フレー
ムに付属するポインタを用いてフレーム内のバーチャル
コンテナの位相を調整することにより遅延時間およびゲ
ート数の増大を防ぐ。そして分割した単位ごとにスイッ
チングを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＴＭ（Synchronous
Transfer Mode）伝送装置およびＳＴＭ交換機に用いる
スイッチの方式およびスイッチシステムに関する。

【０００２】

【従来の技術】従来の時分割型スイッチは、「ディジタ
ル通信技術(p.247-251)」（田中公男著：東海大学出版
会発行 ISBN4-486-00898-7 C3355）に示される。上記
従来技術は、入力ハイウェイ上の信号を全て一旦多重化
した上でデータメモリに書き込み、データメモリの読み
出し側で読み出し順序を制御し、つぎに、出力ハイウェ
イ単位に分離することによりスイッチング処理を実現す
る。

【０００３】上記公知例による方法を図１１に示す。図
１１に示す従来の方法では、多重部40において、全ての
入力ハイウェイ上のフレームを多重する。したがって、
入力ハイウェイの数が増大した場合にはスイッチ回路の
動作速度が増大する。動作速度はスイッチ回路に用いる
デバイスに依存して上限が設定される。この上限以上に
動作速度が増大するのを防ぐためには、まず、入力フレ
ームに対して直列並列変換を施してから多重処理を行う
方法が一般的に用いられる。

【０００４】ここで、入力ハイウェイの数がＮ（Ｎは２
以上の自然数）である場合、入力ハイウェイ上での信号
伝送速度とスイッチ回路の動作速度とを同一速度に保つ
には、入力フレームの入力ハイウェイ上における並列展
開数をＮ倍にすればよい。例えば、入力ハイウェイ上で
の信号の並列展開数が8ビット並列であったとすると、
全入力ハイウェイの数がＮ本の場合は、各入力フレーム
の並列展開数を（8×Ｎ）ビット並列に展開した後に多
重すれば、入力ハイウェイ上の信号伝送速度とスイッチ
回路の動作速度を同一にできる。図１１において、Ｎ＝
６、フレーム長＝１２バイトとした場合の多重前のハイ
ウェイ3-1〜3-6上のフレームフォーマットを図１２に示
す。ハイウェイ3-1〜3-6上のフレームにそれぞれ名称A
〜Fを与えた。図１２において、A-1は、フレームＡの第
１番目のタイムスロットであることを示す。フレームは
８ビットに並列展開されているので、１タイムスロット
は１バイトに相当する。

【０００５】また、多重後のハイウェイ4-1〜4-6上のフ
レームフォーマットを図１３に示す。 図１１におい
て、各受信部は、それぞれのハイウェイからのフレーム
を受信して、フレームの先頭を検出し、８ビットに並列
展開し、並列展開したフレームを各フレーム位相制御部
に出力する。各フレーム位相制御部は、タイミング生成
部２０からの基準信号に基づいて、フレームの先頭の位
相を合わせて多重部４０に出力する。多重部４０では、
図１２に示すようなフォーマットのフレームが、各フレ
ーム位相制御部から入力されて、一時的に、ラッチ用フ
リップフロップなどの記憶手段に記憶され、図１３に示
すようなフォーマットのフレームに多重されてを出力さ
れる。この場合、例えば、図１３に示すA-6のタイムス
ロットが出力される時間は、図１２に示すA-6のタイム
スロットの入力時間より後になる。フレームのデータを
記憶するデータメモリ（ＤＭ）に、各フレームがそれぞ
れ入力されて同時にスイッチングをするために、図１３
に示すフレームは、それぞれのＤＭに同期して入力され
る。このため、少なくともA-6のタイムスロットの入力
時間より後に、A-1〜A-6のタイムスロットの出力がされ
るので、その分遅延する。 各ＤＭには、入力されたフ
レームのデータがシーケンシャルに書き込まれて、予め
アドレスコントロールメモリに書き込まれている内容が
示すデータメモリのアドレスにしたがって、データが読
みだされる。この時、アドレスコントロールメモリの内
容は、出力ハイウェイに対応するデータメモリのアドレ
スが書き込まれている。アドレスコントロールメモリの
内容により読みだされることでスイッチングされて、分
離部４１に入力される。分離部４１は、各ＤＭから出力
されたデータを、一時的に、ラッチ用フリップフロップ
などの記憶手段に記憶し、多重部における動作とは逆
に、図１２に示すようなフォーマットのフレームに分離
し、それぞれの送信部に各フレームを出力する。各送信
部は、直列に変換してそれぞれの出力ハイウェイに各フ
レームのデータが出力される。

【０００６】

【発明が解決しようとする課題】上記の処理を行うと、
図１１に示す多重部40には、並列展開処理のために（入
力ハイウェイ数×並列展開数）個のラッチ用フリップフ
ロップが必要になる。つまり、入力ハイウェイ数が増大
すればするほど多重部のラッチによる遅延が増大し、か
つ、ラッチに要するゲート数も増大する。また、この現
象は、分離部41においても発生する。すなわち、多重さ
れた状態でメモリから読み出される出力フレームを出力
ハイウェイに分離出力するために（入力ハイウェイ数×
並列展開数）個のラッチ用フリップフロップが必要とな
る。

【０００７】本発明の目的は、スイッチング処理に必要
な多重部および分離部における遅延時間および回路規模
を増大させることなく大規模スイッチ装置およびスイッ
チング方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、複数の入力ハ
イウェイと複数の出力ハイウェイとを接続してスイッチ
ングをするスイッチシステムにおいて、各入力ハイウェ
イに対応して設けられ、入力ハイウェイのフレーム位相
を予め指示された位相分づつずらして出力する位相制御
部と、各位相制御部からのフレームを予め指示された出
力ハイウェイに対してスイッチングするスイッチ部とを
有し、前記スイッチ部は、それぞれの位相制御部から各
フレームの位相差を利用して、空間的にタイムスロット
ごとにスイッチする空間スイッチと、対応する出力ハイ
ウェイに対してタイムスロットの入れ替え処理をする時
間スイッチと、入れ替え後のタイムスロットを入力ハイ
ウェイされたフレームデータに変換するためにスイッチ
する空間スイッチとを備える。 上記入力フレームは、
フレームのデータ部分の先頭位置を示す情報を備え、位
相制御部は、入力ハイウェイのフレームのデータ部分の
先頭位置を示す情報を書き替えるポインタ生成部を有
し、前記ポインタ生成部は、予め指示された位相分と、
指示された基準点と入力ハイウェイのフレームとの位相
差とからフレームのデータ部分の先頭位置を示す情報を
算出して、フレームのデータ部分の先頭位置を示す情報
を書き替えることにより、フレームの位相をずらす。

【０００９】前記それぞれのポインタ生成部は、入力フ
レーム間相互のフレーム位相をＭ（Ｍは自然数）タイム
スロット分ずつずらようにする。

【００１０】上記スイッチシステムのスイッチング方法
は、以下に示すようになる。

【００１１】入力ハイウェイ上のフレーム位相を入力ハ
イウェイごとにＭ（Ｍは自然数でかつＰの約数）タイム
スロットずつ相対的にずらし、第１のＮ入力Ｎ出力の空
間スイッチにより、前記Ｎ本の各入力ハイウェイの基準
点から第ｉ（ｉは１以上Ｎ以下の自然数）番目のタイム
スロットブロックを、前記第１のＮ入力Ｎ出力の空間ス
イッチのＮ本の出力ハイウェイのうち第［｛（ｉ−１）
／Ｍ｝％Ｎ＋１］番目（ただし、｛（ｉ−１）／Ｍ｝％
Ｎ＋１は、ｉから１を引いた値をＭで割った商を、Ｎで
割ったあまりに１を加えることを示す）のハイウェイ上
に出力するように制御し、次に各ハイウェイ単位にタイ
ムスロット入れ換え処理を行う。

【００１２】タイムスロット入れ換え処理終了後、第２
のＮ入力Ｎ出力の空間スイッチにより、前記第２のＮ入
力Ｎ出力の空間スイッチのＮ本の各入力ハイウェイ上の
基準点から第ｊ（ｊは１以上Ｎ以下の自然数）番目のタ
イムスロットブロックを、前記第２のＮ入力Ｎ出力の空
間スイッチのＮ本の出力ハイウェイのうち第［｛（ｊ−
１）／Ｍ｝％Ｎ＋１］番目のハイウェイ上に出力するよ
うに制御する。

【００１３】前記フレームがオーバーヘッド部分とデー
タ部分とからなる場合、前記入力ハイウェイから入力さ
れるフレームの位相をそれぞれＭタイムスロットずつ相
対的にずらす手段は、前記Ｎ本の入力ハイウェイ上のフ
レームのそれぞれの中のデータ部分のみを各ハイウェイ
に一意に対応するメモリに書き込み、次に、前記メモリ
からデータ部分を読み出す際に、Ｎ本のハイウェイ上の
読み出しフレームのフレームの位相をそれぞれＭバイト
ずつ相対的にずらした状態で読み出す。

【００１４】フレーム内のデータ部分の先頭位置をフレ
ーム内の任意の位置に設定でき、かつ、その位置をオー
バーヘッド内に設けた指示子により数値で指示できる場
合、前記フレーム相互の位相をずらすために用いる手段
は、まず、前記Ｎ本の入力ハイウェイ上のフレームのそ
れぞれの中のデータ部分のみを各ハイウェイに一意に対
応するメモリに書き込み、次に、メモリからデータ部分
を読み出す際に、Ｎ本のハイウェイ上の読み出しフレー
ムのフレームの位相をそれぞれＭタイムスロットずつ相
対的にずらした状態で読み出し、その際、フレーム内に
おけるデータ部分の先頭位置をさす指示子の値を再計算
し、読み出しフレームに付加する。

【００１５】前記Ｍの値は１としてもよい。また、フレ
ーム長をＰ（Ｐは自然数）タイムスロットとするとＮは
Ｐの約数としてもよい。

【００１６】また、前記フレームは、ＣＣＩＴＴ勧告G.
709に定めるフレームであってもよい。

【００１７】

【作用】各入力ハイウェイに対応して設けられたそれぞ
れの位相制御部は、入力ハイウェイのフレーム位相を予
め指示された位相分づつずらして出力する。例えば、入
力フレーム間相互のフレーム位相をＭタイムスロット分
ずつずらす。このとき、各位相制御部のポインタ生成部
は、予め指示された位相分と、指示された基準点と入力
ハイウェイのフレームとの位相差とからフレームのデー
タ部分の先頭位置を示す情報を算出して、フレームのデ
ータ部分の先頭位置を示す情報（入力フレームに付属す
るポインタ）を書き替えることによりフレーム内のバー
チャルコンテナの位相を調整し、遅延時間の増大を防
ぐ。

【００１８】つぎに、スイッチ部では、第１のＮ入力−
Ｎ出力の空間スイッチが、前記Ｎ本の各入力ハイウェイ
の基準点から第ｉ（ｉは１以上Ｎ以下の自然数）番目の
タイムスロットブロックを、前記第１のＮ入力Ｎ出力の
空間スイッチのＮ本の出力ハイウェイのうち、第
［｛（ｉ−１）／Ｍ｝％Ｎ＋１］番目（ただし、｛（ｉ
−１）／Ｍ｝％Ｎ＋１は、ｉから１を引いた値をＭで割
った商を、Ｎで割ったあまりに１を加えることを示す）
のハイウェイ上に出力するように制御する。

【００１９】つぎに、時間スイッチは、タイムスロット
を対応する出力ハイウェイに対して入れ替え処理をする
ことにより、各ハイウェイ上で所望の状態にタイムスロ
ット入れ換えを行う。

【００２０】つぎに、第２のＮ入力Ｎ出力の空間スイッ
チは、前記第２のＮ入力Ｎ出力の空間スイッチのＮ本の
各入力ハイウェイ上の基準点から第ｊ（ｊは１以上Ｎ以
下の自然数）番目のタイムスロットブロックを、前記第
２のＮ入力Ｎ出力の空間スイッチのＮ本の出力ハイウェ
イのうち第［｛（ｊ−１）／Ｍ｝％Ｎ＋１］番目のハイ
ウェイ上に出力するように制御する。

【００２１】上記操作により、スイッチング遅延時間お
よび回路規模を抑える。

【００２２】

【実施例】本発明の第１の実施例の説明を図１を用いて
行う。図１は、６本の入力ハイウェイを６本の出力ハイ
ウェイに接続するスイッチシステムである。各入力ハイ
ウェイ上のフレームには、それぞれＡ、Ｂ、Ｃ、Ｄ、
Ｅ、Ｆの名称を与えることとする。図１において、各フ
レーム位相制御部は、各入力ハイウェイに対応して設け
られ、入力ハイウェイのフレーム位相を予め指示された
位相分づつずらして出力する。また、空間スイッチ１３
は、第一の空間スイッチであり、それぞれの位相制御部
から各フレームの位相差を利用して、空間的にタイムス
ロットごとにスイッチする。空間スイッチ１３の後段
は、時間スイッチを構成し、対応する出力ハイウェイに
対してタイムスロットの入れ替え処理をする。時間スイ
ッチは、入力されたデータを蓄積するデータメモリ14-1
〜14-6、スイッチング処理を行うためのアドレスコント
ロールメモリ、データメモリの書き込み制御をする書き
込み制御部およびデータメモリの読み出し制御をする読
み出し制御部を有している。空間スイッチ１８は、第二
の空間スイッチであり、入れ替え後のタイムスロットを
入力ハイウェイされたフレームデータに変換するために
スイッチする。

【００２３】ここで、本実施例で使用するフレームの構
成を図２に示す。図２に示すフレームはオーバーヘッド
部分とデータ部分（以下、バーチャルコンテナと称す
る）とからなる。フレーム長は１２バイトである。オー
バーヘッドは３バイト、バーチャルコンテナ部分は９バ
イトである。また、本実施例では、入力ハイウェイから
のフレームは８ビット並列展開してあるので、１タイム
スロットは１バイトに相当する。図２に示すフレームの
構成は例示であるので、フレーム長はＰタイムスロット
（ただし、Ｐは、自然数）で、オーバーヘッド部分およ
びバーチャルコンテナ部分の領域は任意に定めることが
できる。

【００２４】また、バーチャルコンテナは、オーバーヘ
ッドに対して位相が任意に決定できる。すなわち、図３
に示すオーバーヘッド内にもつポインタ（１バイト）に
より、バーチャルコンテナの先頭がポインタから何バイ
ト離れているかを２進数で表示する。ポインタは、入力
ハイウェイのフレームのデータ部分の先頭位置を示す情
報であり、たとえば、ポインタとバーチャルコンテナの
先頭とが１０バイト離れているときは、ポインタには１
０という値（２進表記では、１０１０）が表示されてい
る。なお、図３に示すように１フレーム内に収まらない
部分は次のフレームにまたがって収容される。このポイ
ンタの示す値により、フレームのバーチャルコンテナの
先頭、すなわち、実際のデータ部先頭がどこから始まる
かがわかる。

【００２５】なお、図２に示すフレームは、図４に示す
ＣＣＩＴＴ勧告G.709に定められるＳＤＨ（Synchronous
Digital Hierarchy）およびＡＮＳＩで定めるＳＯＮＥ
Ｔ（Synchronous Optical Network）のフレームを簡略
化したものであり、本発明は両者にも適用することを考
慮してある。

【００２６】図１において、受信部11-1〜11-6では、ま
ず、受信フレームのフレーム同期およびバイト同期など
のオーバーヘッド終端処理を行う。バイト同期により、
フレームの先頭を検出し、バイト同期が確立した状態で
直列並列変換し、８ビット並列に展開し、並列展開した
フレームを各フレーム位相制御部に出力する。

【００２７】つぎに、フレーム位相制御部12-1〜12-6の
動作の説明を図５を用いて行う。図５は、図１に示す各
フレーム位相制御部の内部回路を示している。図５にお
いて、フレーム位相制御部は、メモリ３０、書き込み制
御部３１、読み出し制御部３２、ポインタ生成部３３お
よび選択器３４を有している。メモリ３０は、入力した
フレームデータを蓄積し、書き込み制御部３１により書
き込みを制御され、読み出し制御部３２により読み出し
が制御される。書き込み制御部３１は、各受信部からの
フレーム先頭信号およびクロックに基づいて、書き込み
指示をする。読み出し制御部３２は、読み出し側のタイ
ミング生成部２０からのフレーム先頭信号およびクロッ
クの基準信号に基づいて、読み出し制御をする。ポイン
タ生成部３３は、予め指示された位相分と、指示された
基準点と入力ハイウェイのフレームとの位相差とからフ
レームのデータ部分の先頭位置を示す情報を算出して、
フレームのデータ部分の先頭位置を示す情報を書き替え
ることのより、フレームの位相をずらす。選択器３４
は、オーバーヘッドの領域の時には、ポインタ生成部３
３からの出力を選択し、データ部の領域の時には、メモ
リからの出力を選択する。

【００２８】フレーム位相制御部では、入力ハイウェイ
上のフレーム内のバーチャルコンテナ部分のみが必要な
データであり、オーバーヘッドの部分の情報は使用しな
い。このため、メモリ３０には、書き込み制御部３１
が、各受信部からのフレーム先頭信号およびクロックに
基づいて、オーバーヘッドの部分の情報は書き込まない
ようにする。ここで、メモリ30の書き込み側のフレーム
位相は、受信フレームの伝送経路によって異なるので任
意のフレーム位相になる。

【００２９】そして、前記メモリ３０から読み出すとき
は、読み出し側のタイミング生成部２０からのフレーム
先頭信号およびクロックの基準信号に基づいて、フレー
ムの先頭の位相を合わせて空間スイッチ１３に出力す
る。出力は、フレーム位相にあわせてメモリ30から読み
出して出力し、オーバーヘッドの部分は、ポインタ生成
部３３からの出力が選択器３４により選択されて出力す
る。この時、各フレーム位相制御部の内部のそれぞれの
メモリ30の出力フレームの位相は、１タイムスロット
（もしくは、Ｍタイムスロット、ただし、Ｍは自然数）
ずつずらすようにタイミング生成部２０が制御する。こ
こで、各メモリの書き込み側と読み出し側とではフレー
ム位相が異なるので、各バーチャルコンテナのフレーム
内における位相をポインタを用いて調整する。この調整
をポインタ生成部３３が行う。ポインタ生成部３３は、
受信フレームのデータとフレーム先頭信号とから、受信
フレームのポインタの値を検出する。ポインタの値は、
日較差や年較差などの変動以外にはほとんど変わらない
ので、あらかじめ定めた数のフレームのポインタを検出
してそれが同じであれば、その値をポインタ値として蓄
えておき、以後は、該ポインタ値をポインタの書替えに
利用することができる。また、ポインタ生成部３３は、
メモリへのデータ書き込み時とメモリからのデータの読
み出し時との位相差を検出し、タイミング生成部２０か
ら指示されたタイミングで出力されたデータに新たにポ
インタの値を書き込む。例えば、この位相差を検出する
のに、ポインタ生成部３３の内部に有するダウンカウン
タにポインタの値を設定し、基準点から該フレームの先
頭位置の指示があるまで、クロックに従ってダウンカウ
ントすることにより検出することができる。さらに、ポ
インタ生成部３３は、タイミング生成部２０からＭタイ
ムスロットずらすことを指示されて、ポインタの値を算
出する。すなわち、ポインタ生成部３３は、受信フレー
ムのデータのポインタの値と、基準点と受信フレームと
の位相差と、基準点から何タイムスロットずらすかのＭ
タイムスロットとから、出力する際のフレームのバーチ
ャルコンテナの位置を算出し、ポインタ値として書き込
み、オーバーヘッドの部分を付加する。

【００３０】この様子を図８に示す。図８に示す（ａ）
は、フレーム位相制御部への入力フレームフォーマット
を示し、（ｂ）は、フレーム位相制御部からの入力フレ
ームフォーマットを示す。図８においては、ハイウェイ
２−１のフレームの先頭位置を基準点とし、他のハイウ
ェイのフレームは伝送経路が異なるので位相がずれてい
る。この場合、ハイウェイ２−２は、基準点から１タイ
ムスロットスライドさせ、各ハイウェイごとに順々に１
タイムスロットスライドさせ、ハイウェイ２−６は、５
タイムスロットスライドさせている。フレーム位相制御
部において、ポインタの値を書き替えることにより、ハ
イウェイ２−２のバーチャルコンテナの位置と、ハイウ
ェイ３−２のバーチャルコンテナの位置とは、ポインタ
の書替えに要する処理時間の遅れだけずれただけで、ほ
とんど遅延していない。図８には示していないが、フレ
ームは連続してきているため、例えば、Ｍタイムスロッ
トずらすのにポインタの値がＭより小さい場合には、バ
ーチャルコンテナは、その前のフレームに収容されて出
力される。ここで入力ハイウェイの基準点からスライド
させるタイムスロットの数の値は、フレーム長の約数に
したほうがよい。

【００３１】このように、ポインタ生成部３３を用いて
ポインタの値を書き込むことにより、フレーム内の任意
の位置にバーチャルコンテナを収容でき、その結果とし
て遅延を最小にしてフレーム位相を制御できる。

【００３２】つぎに、空間スイッチ13での処理を示す。
各入力ハイウェイ3-1〜3-6上のフレームの空間スイッチ
13への入力フォーマットを図６に示す。空間スイッチ13
は、６入力６出力の空間スイッチである。この空間スイ
ッチを操作することにより、出力側のフレームを図７に
示すように変換する。すなわち、前記６本の入力ハイウ
ェイ上のフレームの先頭を基準点とし、基準点から第ｉ
（ｉは１以上１２以下の自然数）番目のタイムスロット
を、前記６入力６出力の空間スイッチの６本の出力ハイ
ウェイのうち第［（ｉ−１）％６＋１］番目のハイウェ
イ上に出力するように制御する。例えば、図６に示す、
前記６本の入力ハイウェイ上のフレームのうち、第１番
目のハイウェイ(3-1)上の３番目のタイムスロット（A-
3）を、図７に示す、前記６入力６出力の空間スイッチ
の６本の出力ハイウェイのうち、第３番目のハイウェイ
(4-3)上の基準点から第１番目のタイムスロットに出力
するように制御する（３から１を引いて６で割った余り
に１を加えると３になるので、３番目の出力ハイウェイ
上に出力する）。また、図６に示す、第３番目のハイウ
ェイ上の１番目のタイムスロット（C-1）を、図７に示
す前記６入力６出力の空間スイッチの６本の出力ハイウ
ェイのうち、第１番目のハイウェイ上の基準点から第３
番目のタイムスロットに出力するように制御する。例え
ば、図６に示す、A-3タイムスロットは、第１のハイウ
ェイの基準点から３つ目のタイムスロットなので、第３
のハイウェイに出力する。また、C-1は第３のハイウェ
イの１つめのタイムスロットなので第１のハイウェイに
出力する。

【００３３】上記操作により、入力フレームを（８×
６）ビットに並列展開し、かつ、バイト多重したことに
なる。しかも上記方式では、多重操作にはシフトレジス
タのかわりに空間スイッチを用いてあるため、遅延時間
も小さく、かつ、ゲート数も格段に小さくなっている。

【００３４】つぎに、空間スイッチ13の出力は、図７に
示すように１バイトずつにバイトスライスされた状態で
ハイウェイ4-1〜4-6に転送され、時間スイッチのデータ
メモリ（以下、ＤＭと称する。）14-1〜14-6にそれぞれ
書き込まれる。

【００３５】各ＤＭには、アドレスコントロールメモリ
（以下、ＡＣＭと称する。）が付随しており、その内容
はすべて同じである。各ＤＭには、入力されたフレーム
のデータがシーケンシャルに書き込まれてる。入力フレ
ームが、各ハイウェイ間で１クロックずつずれて入って
くるので、それぞれのＤＭの動作も１クロックずつずれ
て同じ動作をすることになる。つまり、図６に示すよう
に、ＤＭ14-2にA-2を書き込んでいるときには、ＤＭ14-
1には、B-1を書き込むことになる。

【００３６】読み出し側では、ＡＣＭから読み出される
アドレス値に従い、ＤＭからデータを読み出す。予めア
ドレスコントロールメモリに書き込まれている内容が示
すデータメモリのアドレスにしたがって、データが読み
だされる。この時、アドレスコントロールメモリの内容
は、出力ハイウェイに対応するデータメモリのアドレス
が書き込まれている。アドレスコントロールメモリの内
容により読みだされることでスイッチングされる。この
場合のフレームの様子を図９に示す。ここで読み出し順
序は、Ｆ、Ｅ、Ｄ、Ｃ、Ｂ、Ａの順としている。

【００３７】以上の原理説明は、デ−タメモリに対して
デ−タをシーケンシャルに書き込み、アドレスコントロ
−ルメモリの内容を用いて、読出制御部がデ−タメモリ
からデ−タをランダムに読み出す方式（シ−ケンシャル
書込／ランダム読出方式）を例にしたが、他の方式の場
合についても適用可能である。例えば、書込カウンタ値
を用いてデ−タメモリにアドレスコントロ−ルメモリの
内容を用いて、デ−タをランダムに書き込み、デ−タメ
モリからデ−タをシーケンシャルに読み出す方式（ラン
ダム書込／シ−ケンシャル読出方式）でも適用できる。
作用については、シ−ケンシャル書込／ランダム読出方
式と同じとなる。

【００３８】そして、空間スイッチ18では、図１０に示
すようにフレームを変形する。即ち、空間スイッチ18の
入力ハイウェイ上の基準点から第ｊ（ｊは１以上Ｎ以下
の自然数）番目のタイムスロットを、空間スイッチ18の
６本の出力ハイウェイのうち第［（ｊ−１）％６＋１］
番目のハイウェイ上に出力するように制御する。例え
ば、A-3は第３のハイウェイの第１番目のタイムスロッ
トなので、第１のハイウェイに出力される。この結果、
ハイウェイ6-1〜6-6には、それぞれＦ、Ｅ、Ｄ、Ｃ、
Ｂ、Ａのフレームが出現しており、スイッチング動作が
完了したことがわかる。

【００３９】以上の操作により、スイッチングを実行
し、送信部においてオーバーヘッドの挿入などの処理を
行って出力ハイウェイ7-1〜7-6へ各フレームを送出す
る。

【００４０】つぎに、第２の実施例を図１４、図１５、
図１６および図１７を参照して説明する。第２の実施例
は、スイッチ構成は上記実施例と同じ構成であり、Ｎ
（Ｎは２以上の自然数）本の入力ハイウェイとＮ本の出
力ハイウェイを接続し、フレーム長がＰタイムスロット
（Ｐは自然数）のスイッチシステムにおける、スライド
させるタイムスロット数Ｍ（Ｍは自然数でかつＰの約
数）が１より大きい場合について示す。スライドさせる
タイムスロット数が１より大きい場合、例えば、２タイ
ムスロットづつずらしたときには、各フレーム位相制御
部からの入力フレームフォーマットは、図１４に示すよ
うに、ハイウェイ３−１には、基準点から順にＡ−１，
Ａ−２，…，が出力され、ハイウェイ３−２には、Ｂ−
１，Ｂ−２…のように出力され、同様に、それぞれのフ
レームは、２タイムスロットずつれて出力される。

【００４１】また、空間スイッチ１３からの出力フレー
ムフォーマットは、図１５に示すように、ハイウェイ４
−１には、基準点から順にＡ−１，Ａ−２，Ｂ−１，Ｂ
−２…のように２タイムスロットずつ出力される。ハイ
ウェイ４−２には、それから２タイムスロットずれて、
基準点から順にＡ−３，Ａ−４，Ｂ−３，Ｂ−４…のよ
うに出力され、以下、２タイムスロットが同じハイウェ
イに出力される。

【００４２】この場合、入力ハイウェイ上のフレーム位
相を入力ハイウェイごとにＭ（Ｍは自然数でかつＰの約
数）タイムスロットずつ相対的にずらし、第１のＮ入力
Ｎ出力の空間スイッチにより、前記Ｎ本の各入力ハイウ
ェイの基準点から第ｉ（ｉは１以上Ｎ以下の自然数）番
目のタイムスロットブロックを、前記第１のＮ入力Ｎ出
力の空間スイッチのＮ本の出力ハイウェイのうち第
［｛（ｉ−１）／Ｍ｝％Ｎ＋１］番目（ただし、｛（ｉ
−１）／Ｍ｝％Ｎ＋１は、ｉから１を引いた値をＭで割
った商を、Ｎで割った余りに１を加えることを示す）の
ハイウェイ上に出力するように制御し、次に、各ハイウ
ェイ単位にタイムスロット入れ換え処理を行う。

【００４３】例えば、図１３に示す、前記３本の入力ハ
イウェイ上のフレームのうち、第１番目のハイウェイ(3
-1)上の３番目のタイムスロット（A-3）を、図１５に示
す、前記３入力３出力の空間スイッチの３本の出力ハイ
ウェイのうち、第２番目のハイウェイ(4-2)上の基準点
から第１番目のタイムスロットに出力するように制御す
る（３から１を引いて２で割った商を、３で割り、余り
に１を加えると２になるので、２番目の出力ハイウェイ
上に出力する）。また、図１４に示す、第３番目のハイ
ウェイ上の１番目のタイムスロット（C-1）を、図１５
に示す前記３入力３出力の空間スイッチの３本の出力ハ
イウェイのうち、第１番目のハイウェイ上の基準点から
第５番目のタイムスロットに出力するように制御する。

【００４４】つぎに、空間スイッチ13の出力は、図１５
に示すように１バイトずつにバイトスライスされた状態
でハイウェイ4-1〜4-3に転送され、時間スイッチのデー
タメモリ14-1〜14-3にそれぞれ書き込まれて、それぞれ
のタイムスロットは、対応する出力ハイウェイに対して
入れ替え処理される。図16に、データメモリからの出力
フレームフォーマットを示すように、上記実施例の時間
スイッチと同様に動作する。

【００４５】そして、空間スイッチ18では、図１７に示
すようにフレームを変形する。即ち、タイムスロット入
れ換え処理終了後、第２のＮ入力Ｎ出力の空間スイッチ
１８により、前記第２のＮ入力Ｎ出力の空間スイッチの
Ｎ本の各入力ハイウェイ上の基準点から第ｊ（ｊは１以
上Ｎ以下の自然数）番目のタイムスロットブロックを、
前記第２のＮ入力Ｎ出力の空間スイッチのＮ本の出力ハ
イウェイのうち第［｛（ｊ−１）／Ｍ｝％Ｎ＋１］番目
のハイウェイ上に出力するように制御する。

【００４６】以上のようにして、空間スイッチ１３と、
時間スイッチと、空間スイッチ１８とにより、スイッチ
ングの処理をすることができる。

【００４７】ここで、入力ハイウェイ数Ｎの値は、フレ
ーム長の約数にしたほうがよい。また、入力ハイウェイ
数がフレーム長の約数でない場合には、ダミースロット
を挿入することで対応できる。

【００４８】上記２つの実施例では、分離操作にはシフ
トレジスタのかわりに空間スイッチを用いてあるため、
遅延時間も小さく、かつ、ゲート数も格段に小さくなっ
ている。

【００４９】上記のように、多重部および分離部で空間
スイッチを用いることで遅延およびゲート数の増大を防
ぐ。

【００５０】なお、本説明では入力ハイウェイ数および
出力ハイウェイ数を簡単のために６本もしくは３本とし
たが、実際には２以上の任意の自然数でも可能である。

【００５１】また、本説明ではフレーム長を簡単のため
に１２バイトとしてあるが、これも任意の自然数で可能
である。

【００５２】また、入力ハイウェイの数はフレーム長の
約数であることが望ましい。

【００５３】

【発明の効果】本発明のスイッチング方法によれば、ス
イッチ内部の信号遅延時間を最小にしたスイッチ処理が
可能になり、信号遅延時間の小さい大容量の時間スイッ
チを構成できる。

【図面の簡単な説明】

【図１】本発明によるスイッチ構成図。

【図２】フレームフォーマット。

【図３】ポインタの機能およびバーチャルコンテナのフ
レームへのマッピングを表す説明図。

【図４】ＣＣＩＴＴ勧告G.709に定めるフレーム構成
図。

【図５】フレーム位相制御部の構成図。

【図６】空間スイッチ13への入力フレームフォーマッ
ト。

【図７】空間スイッチ13からの出力フレームフォーマッ
ト。

【図８】フレーム位相制御部の働きを示す図。

【図９】データメモリからの出力フレームフォーマッ
ト。

【図１０】空間スイッチ18からの出力フレームフォーマ
ット。

【図１１】従来の方法によるスイッチ構成図。

【図１２】多重部への入力フレームフォーマット。

【図１３】多重部からの出力フレームフォーマット。

【図１４】第２の実施例における、空間スイッチ13への
入力フレームフォーマット。

【図１５】第２の実施例における、空間スイッチ13から
の出力フレームフォーマット。

【図１６】第２の実施例における、データメモリからの
出力フレームフォーマット。

【図１７】第２の実施例における、空間スイッチ18から
の出力フレームフォーマット。

【符号の説明】

1-1・1-2・・・1-6…入力ハイウェイ、2-1・2-2・・・2
-6…ハイウェイ、3-1・3-2・・・3-6…ハイウェイ、4-1
・4-2・・・4-6…ハイウェイ、5-1・5-2・・・5-6…ハ
イウェイ、6-1・6-2・・・6-6…ハイウェイ、7-1・7-2
・・・7-6…出力ハイウェイ、11-1・11-2・・・11-6…
受信部、12-1・12-2・・・12-6…フレーム位相制御部、
13…空間スイッチ、14-1・14-2・・・14-6…データメモ
リ、15-1・15-2・・・15-6…書込制御部、16-1・16-2・
・・16-6…読出制御部、17-1・17-2・・・17-6…アドレ
スコントロールメモリ、18…空間スイッチ、19-1・19-2
・・・19-6…送信部、20…タイミング生成部、21-1・21
-2・・・21-6…受信クロック、22-1・22-2・・・22-6…
受信フレーム先頭信号、23…従来方法の場合のタイミン
グ信号、23-1・23-2・・・23-6…本特許によるタイミン
グ信号、30…メモリ、31…書込制御部、32…読出制御
部、33…ポインタ生成部、34…選択器、40…多重部、41
…分離部。

Claims (10)

【特許請求の範囲】
1. 【請求項１】複数の入力ハイウェイと複数の出力ハイウ
   ェイとを接続してスイッチングをするスイッチシステム
   において、 各入力ハイウェイに対応して設けられ、入力ハイウェイ
   のフレーム位相を予め指示された位相分づつずらして出
   力する位相制御部と、各位相制御部からのフレームを予
   め指示された出力ハイウェイに対してスイッチングする
   スイッチ部とを有し、 前記スイッチ部は、それぞれの位相制御部から各フレー
   ムの位相差を利用して、空間的にタイムスロットごとに
   スイッチする空間スイッチと、対応する出力ハイウェイ
   に対してタイムスロットの入れ替え処理をする時間スイ
   ッチと、入れ替え後のタイムスロットを入力ハイウェイ
   されたフレームデータに変換するためにスイッチする空
   間スイッチとを備えることを特徴とするスイッチシステ
   ム。
2. 【請求項２】請求項１において、入力フレームは、フレ
   ームのデータ部分の先頭位置を示す情報を備え、各位相
   制御部は、入力ハイウェイのフレームのデータ部分の先
   頭位置を示す情報を書き替えるポインタ生成部をそれぞ
   れ有し、 前記ポインタ生成部は、予め指示された位相分と、指示
   された基準点と入力ハイウェイのフレームとの位相差と
   からフレームのデータ部分の先頭位置を示す情報を算出
   して、フレームのデータ部分の先頭位置を示す情報を書
   き替えることにより、フレームの位相をずらすことを特
   徴とするスイッチシステム。
3. 【請求項３】請求項２において、前記それぞれのポイン
   タ生成部は、入力フレーム間相互のフレーム位相をＭ
   （Ｍは自然数）タイムスロット分ずつずらすことを特徴
   とするスイッチシステム。
4. 【請求項４】Ｎ（Ｎは２以上の自然数）本の入力ハイウ
   ェイとＮ本の出力ハイウェイを接続し、フレーム長がＰ
   タイムスロット（Ｐは自然数）のスイッチシステムのス
   イッチング方法において、 入力ハイウェイ上のフレーム位相を入力ハイウェイごと
   にＭ（Ｍは自然数でかつＰの約数）タイムスロットずつ
   相対的にずらし、第１のＮ入力Ｎ出力の空間スイッチに
   より、前記Ｎ本の各入力ハイウェイの基準点から第ｉ
   （ｉは１以上Ｎ以下の自然数）番目のタイムスロットブ
   ロックを、前記第１のＮ入力Ｎ出力の空間スイッチのＮ
   本の出力ハイウェイのうち、第［｛（ｉ−１）／Ｍ｝％
   Ｎ＋１］番目（ただし、｛（ｉ−１）／Ｍ｝％Ｎ＋１
   は、ｉから１を引いた値をＭで割った商を、Ｎで割った
   あまりに１を加えることを示す）のハイウェイ上に出力
   するように制御し、次に、各ハイウェイ単位にタイムス
   ロット入れ換え処理を行うことを特徴とするスイッチン
   グ方法。
5. 【請求項５】請求項４において、タイムスロット入れ換
   え処理終了後、第２のＮ入力Ｎ出力の空間スイッチによ
   り、前記第２のＮ入力Ｎ出力の空間スイッチのＮ本の各
   入力ハイウェイ上の基準点から第ｊ（ｊは１以上Ｎ以下
   の自然数）番目のタイムスロットブロックを、前記第２
   のＮ入力Ｎ出力の空間スイッチのＮ本の出力ハイウェイ
   のうち第［｛（ｊ−１）／Ｍ｝％Ｎ＋１］番目のハイウ
   ェイ上に出力するように制御することを特徴とするスイ
   ッチング方法。
6. 【請求項６】請求項４または５において、前記フレーム
   がオーバーヘッド部分とデータ部分とからなる場合、前
   記入力ハイウェイから入力されるフレームの位相をそれ
   ぞれＭタイムスロットずつ相対的にずらす手段は、前記
   Ｎ本の入力ハイウェイ上のフレームのそれぞれの中のデ
   ータ部分のみを各ハイウェイに一意に対応するメモリに
   書き込み、次に、前記メモリからデータ部分を読み出す
   際に、Ｎ本のハイウェイ上の読み出しフレームのフレー
   ムの位相をそれぞれＭバイトずつ相対的にずらした状態
   で読み出すことを特徴とするスイッチング方法。
7. 【請求項７】請求項６において、フレーム内のデータ部
   分の先頭位置をフレーム内の任意の位置に設定でき、か
   つ、その位置をオーバーヘッド内に設けた指示子により
   数値で指示できる場合、前記フレーム相互の位相をずら
   すために用いる手段は、まず、前記Ｎ本の入力ハイウェ
   イ上のフレームのそれぞれの中のデータ部分のみを各ハ
   イウェイに一意に対応するメモリに書き込み、次に、メ
   モリからデータ部分を読み出す際に、Ｎ本のハイウェイ
   上の読み出しフレームのフレームの位相をそれぞれＭタ
   イムスロットずつ相対的にずらした状態で読み出し、 その際、フレーム内におけるデータ部分の先頭位置をさ
   す指示子の値を再計算し、読み出しフレームに付加する
   ことを特徴とするスイッチング方法。
8. 【請求項８】請求項４、５、６または７において、前記
   Ｍの値は１であることを特徴とするスイッチング方法。
9. 【請求項９】請求項３、４、５、６または７において、
   フレーム長をＰ（Ｐは自然数）タイムスロットとすると
   ＮはＰの約数であることを特徴とするスイッチング方
   法。
10. 【請求項１０】請求項３、４、５、６、７または８にお
    いて、前記フレームは、ＣＣＩＴＴ勧告G.709に定める
    フレームであることを特徴とするスイッチング方法。