JPH0529412A - IC package with test pad - Google Patents
IC package with test padInfo
- Publication number
- JPH0529412A JPH0529412A JP17923191A JP17923191A JPH0529412A JP H0529412 A JPH0529412 A JP H0529412A JP 17923191 A JP17923191 A JP 17923191A JP 17923191 A JP17923191 A JP 17923191A JP H0529412 A JPH0529412 A JP H0529412A
- Authority
- JP
- Japan
- Prior art keywords
- board
- test
- test pad
- mounting
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】ＩＣ搭載用ボードの動作テスト用テストパッド
をＩＣ自体に具備し、ボード上のテストパッドを削除
し、より高密度実装のボードを実現する。
【構成】本テスト用パッド付ＩＣパッケージは、入出力
ピン１，２、入出力ピン１，２に対応したテスト用パッ
ド１Ａ，２Ａ、より構成されている。
【効果】ＩＣ搭載用ボード上の動作テスト用パッドを削
除し、ボードの実装をより高密度化する。
(57) [Abstract] [Purpose] A test pad for operation test of an IC mounting board is provided in the IC itself, and the test pad on the board is deleted to realize a board of higher density mounting. [Structure] This test pad IC package is composed of input / output pins 1 and 2 and test pads 1A and 2A corresponding to the input / output pins 1 and 2. [Effect] The operation test pad on the IC mounting board is deleted, and the mounting density of the board is increased.
Description
【０００１】[0001]
【産業上の利用分野】本発明はＩＣパッケージに係り、
特にＩＣを搭載するボードの動作テスト用パッドの実装
エリアを削減し、ボードの高密度実装を行うのに好適な
ＩＣパッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC package,
Particularly, the present invention relates to an IC package suitable for high-density board mounting by reducing the mounting area of the operation test pad of the board on which the IC is mounted.
【０００２】[0002]
【従来の技術】従来のこの種の装置は、特開平１−２６
２６５１号等に記載のように、ＩＣパッケージにおいて
は、ボード実装後のテストについて外部検査に対する工
夫はなされていたが、動作テストにおいてＩＣパッケー
ジ自体でのテストに対する工夫はなされていなかった。2. Description of the Related Art A conventional device of this type is disclosed in Japanese Patent Laid-Open No. 1-26.
As described in Japanese Patent No. 2651 and the like, in the IC package, the test after mounting the board was devised for the external inspection, but in the operation test, the test for the IC package itself was not devised.
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術は、ＩＣ
パッケージを搭載するボードにおいて、実装後の外部検
査に対してのものであり、動作テストに対する配慮がさ
れていなかった。The above-mentioned prior art is based on the IC
Regarding the board on which the package is mounted, it was for external inspection after mounting, and no consideration was given to the operation test.
【０００４】本発明の目的は、ＩＣ実装ボードにおい
て、動作用のテストパッドを設けるエリアを削除し、よ
り高密度実装を可能とするためのＩＣパッケージを提供
することにある。An object of the present invention is to provide an IC package for eliminating the area for providing a test pad for operation on the IC mounting board and enabling higher density mounting.
【０００５】[0005]
【課題を解決するための手段】上記目的は図１に示すよ
うに、ＩＣパッケージ上面部に、ＩＣの入出力ピンに対
応するテスト用パッド１Ａ，２Ａ，…を具備することに
より達成される。The above object is achieved by providing test pads 1A, 2A, ... Corresponding to IC input / output pins on the upper surface of the IC package, as shown in FIG.
【０００６】[0006]
【作用】ＩＣの入出力ピンにそれぞれ対応したテスト用
パッド１Ａ，２Ａ…から、任意のテスト用データを入力
し、出力を検知することにより、ＩＣ単体での動作テス
トはもちろん、ボードに実装した後でもボード上にテス
ト用パッドを設けることなくその動作テストを行うこと
ができる。Operation: By inputting arbitrary test data from the test pads 1A, 2A, ... Corresponding to the input / output pins of the IC, and detecting the output, not only the operation test of the IC alone but also the mounting on the board Even after that, the operation test can be performed without providing the test pad on the board.
【０００７】[0007]
【実施例】以下本発明の一実施例を図により説明する。
図２は本発明の一実施例を示す。図において、４はＩＣ
を搭載するボード、５及び６は本発明を適用したＩＣ、
７は５の入出力ピンの１つ、７Ａは７に対応したテスト
用パッド、８はＩＣ５とＩＣ６をつなぐボード上の配線
パターン、９はテストパッド７Ａとデータのやりとりを
行うピン、１０はデータの処理装置である。図３は従来
の技術を用いた場合の一例を示し、１１はＩＣを搭載す
るボード、１２及び１３は従来技術を用いたＩＣ、１４
は１２の入出力ピンの１つ、１４Ａは１４に対応したテ
スト用パッド、１５はＩＣ１２とＩＣ１３をつなぐボー
ド上の配線パターン、１６はテストパッド１４Ａとデー
タのやりとりを行うピン、１７はデータの処理装置であ
る。An embodiment of the present invention will be described below with reference to the drawings.
FIG. 2 shows an embodiment of the present invention. In the figure, 4 is an IC
Boards 5 and 6 for mounting the IC are ICs to which the present invention is applied,
7 is one of 5 input / output pins, 7A is a test pad corresponding to 7, 8 is a wiring pattern on the board connecting IC5 and IC6, 9 is a pin for exchanging data with the test pad 7A, and 10 is data Processing device. FIG. 3 shows an example of the case where the conventional technology is used, 11 is a board on which an IC is mounted, 12 and 13 are ICs using the conventional technology, and 14
Is one of 12 input / output pins, 14A is a test pad corresponding to 14, 15 is a wiring pattern on the board connecting the IC 12 and IC 13, 16 is a pin for exchanging data with the test pad 14A, and 17 is a data pad. It is a processing device.
【０００８】図２において、ボード４に実装されたＩＣ
５の動作テストは７Ａに代表される入出力ピンに対応し
たテストパッドによりピン９を通して処理装置１０とデ
ータのやりとりを行うことにより、テストすることがで
きる。またＩＣ６の動作テスト時にテストパッド７Ａを
使用することにより、ＩＣ６の動作テストと同時にＩＣ
５とＩＣ６をつなぐ配線パターン８の導通テスト等も同
時に行うことができ、ボード全体のテストが行える。In FIG. 2, the IC mounted on the board 4
The operation test of No. 5 can be tested by exchanging data with the processing unit 10 through the pin 9 by the test pad corresponding to the input / output pin represented by 7A. Further, by using the test pad 7A during the operation test of the IC6, the IC can be tested at the same time as the operation test of the IC6.
The continuity test of the wiring pattern 8 connecting the IC 5 and the IC 6 can be performed at the same time, and the entire board can be tested.
【０００９】図３に示す従来技術例においては、ＩＣ１
２、ＩＣ１３、及びそれらをつなぐ配線パターン１５を
テストするためには、配線パターン１５上に１４Ａに示
すテストパッドを設けなくてはならない。したがって、
実使用上では必要としない動作テストだけのためにテス
ト用パッドを設けるためのエリアがボード上に必要であ
る。In the prior art example shown in FIG. 3, IC1
In order to test 2, the IC 13, and the wiring pattern 15 that connects them, the test pad shown by 14A must be provided on the wiring pattern 15. Therefore,
An area for providing a test pad only for an operation test that is not necessary in actual use is required on the board.
【００１０】[0010]
【発明の効果】本発明によれば、従来技術を用いたＩＣ
搭載用のボードに設けられていたテスト用パッドをボー
ド上から削除することができ、ボード上の部品実装エリ
アが広がり、より高密度実装が可能となる。現在、ＩＣ
搭載用のボードは多ピンで小スペース化が進んでおり、
今後、より高密度実装ボードの必要性が高まっていく中
で本発明は非常に効果がある。According to the present invention, the IC using the prior art is used.
The test pad provided on the mounting board can be deleted from the board, and the component mounting area on the board is expanded, which enables higher-density mounting. Currently IC
The board for mounting is multi-pin and the space is getting smaller,
The present invention is extremely effective as the need for higher-density mounting boards increases in the future.
【図１】本発明の構成図である。FIG. 1 is a configuration diagram of the present invention.
【図２】本発明の実施例を示す図である。FIG. 2 is a diagram showing an example of the present invention.
【図３】従来技術の使用例を示す図である。FIG. 3 is a diagram showing a usage example of a conventional technique.
１，２…ＩＣの入出力ピン、 １Ａ，２Ａ…ＩＣの入出力ピン１，２に対応したテスト
用パッド。1, 2 ... IC input / output pins, 1A, 2A ... Test pads corresponding to IC input / output pins 1 and 2.
Claims (1)
るボードの動作テスト時に使用するテスト用パッドを具
備したことを特徴とするテスト用パッド付ＩＣパッケー
ジ。Claim: What is claimed is: 1. An IC package with a test pad, comprising: a test pad used during an operation test of a board on which the IC is mounted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17923191A JPH0529412A (en) | 1991-07-19 | 1991-07-19 | IC package with test pad |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17923191A JPH0529412A (en) | 1991-07-19 | 1991-07-19 | IC package with test pad |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529412A true JPH0529412A (en) | 1993-02-05 |
Family
ID=16062238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17923191A Pending JPH0529412A (en) | 1991-07-19 | 1991-07-19 | IC package with test pad |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529412A (en) |
-
1991
- 1991-07-19 JP JP17923191A patent/JPH0529412A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0756878B2 (en) | Inspection method of printed wiring board | |
| JPH06249919A (en) | Method for testing connection between terminals of semiconductor integrated circuit device | |
| JPH0529412A (en) | IC package with test pad | |
| JP2959542B2 (en) | Semiconductor device | |
| JPS55163699A (en) | Testing system for memory board | |
| JP3076424B2 (en) | Circuit board inspection method, inspection board, and circuit board inspection device | |
| JPH0627200A (en) | Semiconductor integrated circuit device | |
| JPH05121501A (en) | Semiconductor integrated circuit | |
| JPH0611486Y2 (en) | Reset status detection circuit | |
| JPS63201575A (en) | Printed circuit board mounting circuit test method | |
| JPH09186418A (en) | Connecting structure of printed circuit board for boundary scan test | |
| JP2504272Y2 (en) | Test adapter | |
| JPH04207050A (en) | Semiconductor device test method and test circuit | |
| US20050218920A1 (en) | Apparatus and method for providing system and test clock signals to an integrated circuit on a single pin | |
| JPH02151048A (en) | Semiconductor integrated circuit | |
| Adams | Beyond 2000-imaging for automated production test of PCB assemblies | |
| JPH02130477A (en) | Proping method | |
| JP2519283Y2 (en) | Card Module | |
| JP2000284024A (en) | Semiconductor device and integrated circuit | |
| JPS6329273A (en) | Burn-in substrate | |
| JPH05226847A (en) | Printed board unit and testing method therefor | |
| JPS61181975A (en) | Module type integrated circuit apparatus | |
| JPH07297375A (en) | Semiconductor device | |
| JPS6092178U (en) | Test adjustment device | |
| JPH1090360A (en) | LSI terminal short / open inspection device |