JPH0529529A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0529529A
JPH0529529A JP3184493A JP18449391A JPH0529529A JP H0529529 A JPH0529529 A JP H0529529A JP 3184493 A JP3184493 A JP 3184493A JP 18449391 A JP18449391 A JP 18449391A JP H0529529 A JPH0529529 A JP H0529529A
Authority
JP
Japan
Prior art keywords
island
resin
semiconductor chip
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3184493A
Other languages
English (en)
Inventor
Yoshinori Kagoshima
芳典 鹿子島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3184493A priority Critical patent/JPH0529529A/ja
Publication of JPH0529529A publication Critical patent/JPH0529529A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 プリント基板へ実装する際に加熱によるパッ
ケージ破損の発生を防止できる放熱性の良い小型・薄型
の樹脂封止型半導体装置を提供する。 【構成】 リードフレームのアイランド10の外周縁部
全周を絞り加工により、半導体チップ12を包囲する側
壁部11とし、アイランド裏面はパッケージ下面に露出
する。加熱により気化膨張した水分は、側壁部11とモ
ールド樹脂部15との界面より外部に逃げるため、パッ
ケージが破損しない。またアイランド10裏面には樹脂
層が無いため、放熱性が良く、パッケージの厚みをより
薄くできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関するものである。
【0002】
【従来の技術】近年、樹脂封止型半導体装置が実装され
る、電子機器の小型軽量化に伴い半導体パッケージもよ
り小型・薄型のものが要望されている。以下に小型・薄
型の樹脂封止型半導体装置の従来例については図3〜図
7を参照しながら説明する。この図において、1はリー
ドフレームのアイランド部でこの上に半導体チップ2が
ダイボンドされる。このダイボンドされた半導体チップ
2の上面の電極は、リードフレームの外部導出リード3
に金属線4により配線される。そしてこの配線部及び前
記半導体チップ部はモールド樹脂5により封止される。
以上のように構成された樹脂封止型半導体装置をプリン
ト基板に搭載する際の様子を図4,図5に示す。プリン
ト基板6に半田ペースト7あるいは接着剤8を塗布して
おき、これに樹脂封止型半導体装置を位置決めして載
せ、半田ペーストを用いた場合にはその後、熱風あるい
は赤外線等により加熱し半田付けする。一方接着剤を使
用した場合は、半田浴に浸漬して半田付けする。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
樹脂封止型半導体装置においては、プリント基板への半
田付けの際、モールド樹脂(パッケージ)全体を加熱し
てしまうので、次のような欠点を有する。即ちパッケー
ジ全体が高温(200℃〜250℃)となり、材料の熱
膨張係数の差により樹脂とリードフレーム間、樹脂とチ
ップ表面間の密着性劣化が発生し、図6に示すように半
田付け以前に吸湿した内部の水分9が加熱により急激に
気化膨張するため、パッケージ内部より外部へ大きな力
が発生し、その力によりモールド樹脂にクラックを生
じ、図7に示すようにパッケージを破壊してしまう。こ
の状態で樹脂封止型半導体の使用を続けると、半導体チ
ップ表面に容易に空気中の水分が達するため、チップ表
面のアルミニウム配線の腐食・断線を発生し、半導体装
置としての機能を果たさなくなる。
【0004】本発明は上記従来の課題を解決するもの
で、半田付けにおいてもパッケージ破損を発生させない
樹脂封止型半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に本発明の樹脂封止型半導体装置はリードフレームのア
イランドが平坦なアイランド部とそのアイランド部の全
外周部に半導体チップをとり囲むような側壁部を有する
深皿形状をなし、その側壁部,半導体チップおよび配線
部にはモールド樹脂が封止されているが、アイランドの
裏面側にはモールド樹脂が形成されていない構成によ
る。
【0006】
【作用】本発明は上記した構成により、アイランド裏面
側には樹脂層が無く、またアイランドの上面および半導
体チップ表面と、モールド樹脂部との界面にて加熱時急
膨張する水分はダイアイランド外周の側壁部とモールド
樹脂の隙間より外部へ逃げ、パッケージの破損を防止す
ることができるものである。
【0007】
【実施例】以下本発明の一実施例について図1及び図2
を参照しながら説明する。図1は本発明の一実施例の樹
脂封止型半導体装置の断面図、図2は図1のリードフレ
ームのアイランド部の斜視図である。これらの図におい
て10はリードフレームのアイランド、11はそのアイ
ランドの側壁である。すなわちリードフレームのアイラ
ンド10が平坦なアイランド部とそのアイランド部の全
外周部に半導体チップをとり囲むような側壁部11を有
する深皿形状をなし、その側壁部11,半導体チップ1
2および配線部にはモールド樹脂15が封止されている
が、上記アイランド10の裏面側にはモールド樹脂15
が形成されていない構成である。アイランド10上面に
は半導体チップ12がダイスボンドされる。このダイス
ボンドされた半導体チップ12の表面の電極はリードフ
レームの外部導出リード13に金属線14により配線さ
れる。そして、この半導体チップ部及び上記配線部の全
体が急速に加熱されると、半導体チップ12を搭載した
アイランド10と、モールド樹脂との界面においては各
々の材料の熱膨張係数の違い及び高温における樹脂の強
度の低下により、密着性が低下し気化膨張した水分は、
アイランド10の側壁部11とモールド樹脂15の隙間
より外部へ逃げる。また半田付け前後の保管状態・使用
状態においては、半導体チップ12の上面を除く全周囲
をアイランド10の側壁部11で包囲する構成のため、
従来技術の構成と比較して、半導体チップ12部の吸湿
は少ない。パッケージ表面の露出したアイランド10と
モールド樹脂15との境界からの水分の進入について
は、側壁部11がその進入経路となるため、進入経路が
長く、かつ屈曲しており水分が半導体チップ12表面ま
で達するおそれは少ない。またアイランド10の裏面に
モールド樹脂15が無いため、その樹脂層の厚みの分、
従来技術の構成と比較しパッケージの厚みを薄くするこ
とができる。またアイランド10の裏面が外部に露出し
ているため、放熱性も従来技術の構成に比べ良好とな
る。
【0008】
【発明の効果】以上の実施例から明らかなように本発明
によれば、リードフレームのアイランドが平坦なアイラ
ンド部とそのアイランド部の全外周部に半導体チップを
とり囲むような側壁部を有する深皿形状をなし、その側
壁部,半導体チップおよび配線部にはモールド樹脂が封
止されているが、アイランドの裏面側にはモールド樹脂
が形成されていない構成によるので、プリント基板への
半田付け時のパッケージ破損の発生を防止でき、より薄
型で、より放熱性の良い樹脂封止型半導体装置を提供で
きる。
【図面の簡単な説明】
【図1】本発明の一実施例の樹脂封止型半導体装置の要
部断面図
【図2】図1の樹脂封止型半導体装置のリードフレーム
アイランド部の斜視図
【図3】従来の樹脂封止型半導体装置の要部断面図
【図4】図3の樹脂封止型半導体装置の実装方法を示す
断面図
【図5】図3の樹脂封止型半導体装置の他の実装方法を
示す断面図
【図6】従来の樹脂封止型半導体装置の実装時における
パッケージ破損の原因を説明するための図
【図7】図6の破損原因により樹脂封止型半導体装置が
破損した状態を示す断面図
【符号の説明】
10 アイランド 11 アイランドの側壁部 12 半導体チップ 13 外部導出リード 14 金属線 15 モールド樹脂

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 リードフレームのアイランドに半導体チ
    ップを搭載し、その半導体チップ上面の電極をリードフ
    レームの外部導出リードに配線し、その配線部及び前記
    半導体チップをモールド樹脂で封止してなる樹脂封止型
    半導体装置において、前記リードフレームのアイランド
    が平坦なアイランド部とそのアイランド部の全外周縁部
    に前記半導体チップをとり囲むような側壁部を有する深
    皿形状をなし、その側壁部,前記半導体チップおよび配
    線部にはモールド樹脂が封止されているが、前記アイラ
    ンドの裏面側には前記モールド樹脂が形成されていない
    ことを特徴とする樹脂封止型半導体装置。
JP3184493A 1991-07-24 1991-07-24 樹脂封止型半導体装置 Pending JPH0529529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3184493A JPH0529529A (ja) 1991-07-24 1991-07-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3184493A JPH0529529A (ja) 1991-07-24 1991-07-24 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0529529A true JPH0529529A (ja) 1993-02-05

Family

ID=16154146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3184493A Pending JPH0529529A (ja) 1991-07-24 1991-07-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0529529A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964243A (ja) * 1995-08-30 1997-03-07 Nec Corp 半導体装置およびその製造方法
JPH09199639A (ja) * 1996-01-16 1997-07-31 Matsushita Electron Corp 半導体装置およびその成形方法
EP0712160A3 (en) * 1994-11-14 1998-04-01 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
JP2000036558A (ja) * 1998-07-17 2000-02-02 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US6208023B1 (en) 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014232811A (ja) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018056309A (ja) * 2016-09-28 2018-04-05 エイブリック株式会社 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712160A3 (en) * 1994-11-14 1998-04-01 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
JPH0964243A (ja) * 1995-08-30 1997-03-07 Nec Corp 半導体装置およびその製造方法
JPH09199639A (ja) * 1996-01-16 1997-07-31 Matsushita Electron Corp 半導体装置およびその成形方法
JPH11103003A (ja) * 1997-07-31 1999-04-13 Matsushita Electron Corp 半導体装置及び半導体装置のリードフレーム
US6208023B1 (en) 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP2000036558A (ja) * 1998-07-17 2000-02-02 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014232811A (ja) * 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018056309A (ja) * 2016-09-28 2018-04-05 エイブリック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
US5483098A (en) Drop-in heat sink package with window frame flag
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JPH0529529A (ja) 樹脂封止型半導体装置
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH05211262A (ja) 樹脂封止型半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0661408A (ja) 表面実装型半導体装置
JPH06334091A (ja) 半導体装置
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JP2000124401A (ja) 半導体装置
JPH0778921A (ja) 半導体装置
JPH0715129A (ja) 表面実装型半導体装置の実装構造および実装方法
JP2779322B2 (ja) 半導体パッケージの製造方法
JPS635250Y2 (ja)
JP2504465B2 (ja) 半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH0515439U (ja) 半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JP2710207B2 (ja) 半導体装置およびその製造方法
TW432646B (en) Manufacturing method for semiconductor chip packaging structure with no outer leads