JPH05295552A - プラズマ処理装置 - Google Patents
プラズマ処理装置Info
- Publication number
- JPH05295552A JPH05295552A JP9764692A JP9764692A JPH05295552A JP H05295552 A JPH05295552 A JP H05295552A JP 9764692 A JP9764692 A JP 9764692A JP 9764692 A JP9764692 A JP 9764692A JP H05295552 A JPH05295552 A JP H05295552A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- substrate
- magnetic disk
- electrode
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
- Manufacturing Optical Record Carriers (AREA)
Abstract
(57)【要約】
【目的】真空槽内でのプラズマ漏洩を防止すると共に、
高速プラズマ処理を可能とするプラズマ処理装置を実現
する。 【構成】プラズマを発生させるために電圧印加装置7か
ら電圧を印加する電極で真空槽を構成し、電極真空槽1
とする。真空槽内には従来のようにア−スシ−ルドを設
けない構成とする。 【効果】バイアス電圧値を律速する浮遊電気容量を最小
限度として、バイアス電圧の増加を可能としディスク基
板2上への高速成膜を可能とすると共に、真空槽内のプ
ラズマの漏洩をなくす。
高速プラズマ処理を可能とするプラズマ処理装置を実現
する。 【構成】プラズマを発生させるために電圧印加装置7か
ら電圧を印加する電極で真空槽を構成し、電極真空槽1
とする。真空槽内には従来のようにア−スシ−ルドを設
けない構成とする。 【効果】バイアス電圧値を律速する浮遊電気容量を最小
限度として、バイアス電圧の増加を可能としディスク基
板2上への高速成膜を可能とすると共に、真空槽内のプ
ラズマの漏洩をなくす。
Description
【0001】
【産業上の利用分野】本発明は、プラズマを使用した成
膜処理装置およびエッチング処理装置等のプラズマ処理
装置に係り、特に被処理基板を間欠的に搬送し、静止し
ている間に順次プラズマ処理を行う連続処理型プラズマ
処理装置に好適なプラズマ処理装置に関する。
膜処理装置およびエッチング処理装置等のプラズマ処理
装置に係り、特に被処理基板を間欠的に搬送し、静止し
ている間に順次プラズマ処理を行う連続処理型プラズマ
処理装置に好適なプラズマ処理装置に関する。
【0002】
【従来の技術】周知のように被処理基材をそのまま、あ
るいはホルダーなどに搭載したものを順次反応容器に送
り込み、プラズマを発生させて被処理基材の表面を改
質、またはエッチングしたり、被処理基材表面に薄膜を
形成した後、基材を送り出すステップを繰り返すことに
よって連続的に多数の基材をプラズマ処理する装置は、
工業的に広く用いられている。この例として、例えば特
開昭62−502846号公報にあるような磁気ディス
クや光ディスクの多層膜を順次形成するスパッタ成膜装
置などが知られている。
るいはホルダーなどに搭載したものを順次反応容器に送
り込み、プラズマを発生させて被処理基材の表面を改
質、またはエッチングしたり、被処理基材表面に薄膜を
形成した後、基材を送り出すステップを繰り返すことに
よって連続的に多数の基材をプラズマ処理する装置は、
工業的に広く用いられている。この例として、例えば特
開昭62−502846号公報にあるような磁気ディス
クや光ディスクの多層膜を順次形成するスパッタ成膜装
置などが知られている。
【0003】一方、高周波プラズマ処理方法として、電
極面積の非対称性によって生ずる自己バイアス効果を利
用して高エネルギーイオンによるエッチングやイオンア
シスト成膜を行う方法も良く知られており、例えばリア
クティブイオンエッチングや高硬度カーボン膜の成膜等
が行われている。これらの処理では通常、高周波を印加
する側の電極上で処理が行われるが、例えば特開昭62
−83471号公報に開示されているように、高周波電
極の面積を大きくすることによって接地側基板上でも同
様の処理を行うと、工業的に大きな効果がある。すなわ
ち、前記のような連続多数枚処理を考えると、基板を接
地電位のままにできることは、例えば搬送装置を構成す
る上で非常に有利であった。
極面積の非対称性によって生ずる自己バイアス効果を利
用して高エネルギーイオンによるエッチングやイオンア
シスト成膜を行う方法も良く知られており、例えばリア
クティブイオンエッチングや高硬度カーボン膜の成膜等
が行われている。これらの処理では通常、高周波を印加
する側の電極上で処理が行われるが、例えば特開昭62
−83471号公報に開示されているように、高周波電
極の面積を大きくすることによって接地側基板上でも同
様の処理を行うと、工業的に大きな効果がある。すなわ
ち、前記のような連続多数枚処理を考えると、基板を接
地電位のままにできることは、例えば搬送装置を構成す
る上で非常に有利であった。
【0004】図8は、被処理ディスク基板にプラズマ処
理する従来の代表的なプラズマ処理装置の構成例を示し
た断面図である。同図において、16はアースされた真
空槽であり、この中にプラズマを発生させる電極真空槽
17が絶縁体5を介して配設されている。この電極真空
槽17の外周部には、真空槽16に接続されたアースカ
バー3が所定の間隔をおいて設けられ、電極真空槽17
をアースシールドしている。さらに電極真空槽17は、
真空槽16内に開口し、その開口部には接地された基板
ホルダー19上に搭載された被処理ディスク基板2が保
持されている。電極真空槽17および真空槽16は、バ
ルブ4を介して接続された排気機構により真空に排気さ
れる。また、7は高周波電圧印加装置であり、電極真空
槽17に接続されている。8はガス導入機構であり、プ
ラズマ処理に必要なガスが電極真空槽17内に供給され
る。
理する従来の代表的なプラズマ処理装置の構成例を示し
た断面図である。同図において、16はアースされた真
空槽であり、この中にプラズマを発生させる電極真空槽
17が絶縁体5を介して配設されている。この電極真空
槽17の外周部には、真空槽16に接続されたアースカ
バー3が所定の間隔をおいて設けられ、電極真空槽17
をアースシールドしている。さらに電極真空槽17は、
真空槽16内に開口し、その開口部には接地された基板
ホルダー19上に搭載された被処理ディスク基板2が保
持されている。電極真空槽17および真空槽16は、バ
ルブ4を介して接続された排気機構により真空に排気さ
れる。また、7は高周波電圧印加装置であり、電極真空
槽17に接続されている。8はガス導入機構であり、プ
ラズマ処理に必要なガスが電極真空槽17内に供給され
る。
【0005】
【発明が解決しようとする課題】上記従来の技術を用い
た連続プラズマ処理装置において、基板2を接地電位と
した場合に発生する自己バイアス電圧、成膜速度は、基
板2を高周波側電極上で処理するときに発生するそれ等
の値に比較して1/3程度であり、成膜速度は最大0.
5nm/s程度となる。また、成膜処理の代わりにエッ
チング処理を行なった場合にも同様でエッチング速度が
遅い。従って、連続多数枚処理を行う場合、成膜もしく
はエッチングに要する時間がネックとなり希望とする時
間内でのプラズマ処理ができず、生産効率が悪いという
問題があった。
た連続プラズマ処理装置において、基板2を接地電位と
した場合に発生する自己バイアス電圧、成膜速度は、基
板2を高周波側電極上で処理するときに発生するそれ等
の値に比較して1/3程度であり、成膜速度は最大0.
5nm/s程度となる。また、成膜処理の代わりにエッ
チング処理を行なった場合にも同様でエッチング速度が
遅い。従って、連続多数枚処理を行う場合、成膜もしく
はエッチングに要する時間がネックとなり希望とする時
間内でのプラズマ処理ができず、生産効率が悪いという
問題があった。
【0006】この原因は、接地された基板2の被処理面
と、電圧供給源側に接続されたプラズマが生成される空
間を取り囲み得る形状の電極部材(電極真空槽17)に
対して、主に並列で生じる、電圧供給源側に接続された
電極部材と接地した部材間スペ−サによって発生する電
気容量(以下、浮遊電気容量と呼ぶ)に律速されること
にあった。即ち、プラズマ発生時のシ−スの電気容量に
対して浮遊電気容量値が大きいからである。
と、電圧供給源側に接続されたプラズマが生成される空
間を取り囲み得る形状の電極部材(電極真空槽17)に
対して、主に並列で生じる、電圧供給源側に接続された
電極部材と接地した部材間スペ−サによって発生する電
気容量(以下、浮遊電気容量と呼ぶ)に律速されること
にあった。即ち、プラズマ発生時のシ−スの電気容量に
対して浮遊電気容量値が大きいからである。
【0007】したがって、この発明が解決しようとする
課題は、プラズマ処理において、プラズマ発生時のシ−
スの電気容量に対して浮遊電気容量値を小さくすること
ができる電極構造を有した改良されたプラズマ処理装置
を提供することにある。
課題は、プラズマ処理において、プラズマ発生時のシ−
スの電気容量に対して浮遊電気容量値を小さくすること
ができる電極構造を有した改良されたプラズマ処理装置
を提供することにある。
【0008】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に関わるプラズマ処理装置は、接地された基
板の被処理面上の空間を取り囲み得る真空槽そのもの
が、供給電源側(電圧供給手段)に接続された電極とす
ることで、従来の問題として指摘した真空槽内に電源側
部材、接地部材間による浮遊電気容量を極力発生させな
い構造としたものである。
め、本発明に関わるプラズマ処理装置は、接地された基
板の被処理面上の空間を取り囲み得る真空槽そのもの
が、供給電源側(電圧供給手段)に接続された電極とす
ることで、従来の問題として指摘した真空槽内に電源側
部材、接地部材間による浮遊電気容量を極力発生させな
い構造としたものである。
【0009】すなわち、その代表的構成は、真空容器
と、真空容器中の圧力を大気圧より低い状態に保持する
排気手段と、真空容器中にプラズマを発生させるための
電極と、電極に電圧を印加するための電圧供給手段と、
プラズマ発生部にガス状物質を供給する手段とを具備し
て成るプラズマ処理装置において、前記真空容器を、プ
ラズマが生成される空間を取り囲み得る形状の真空槽と
すると共に、これを接地せずに電圧供給手段に接続して
前記プラズマを発生させる電極とする電極真空槽で構成
して成り、前記真空容器内の接地部材を基板とその取り
付け部材で構成して成るプラズマ処理装置としたもので
ある。
と、真空容器中の圧力を大気圧より低い状態に保持する
排気手段と、真空容器中にプラズマを発生させるための
電極と、電極に電圧を印加するための電圧供給手段と、
プラズマ発生部にガス状物質を供給する手段とを具備し
て成るプラズマ処理装置において、前記真空容器を、プ
ラズマが生成される空間を取り囲み得る形状の真空槽と
すると共に、これを接地せずに電圧供給手段に接続して
前記プラズマを発生させる電極とする電極真空槽で構成
して成り、前記真空容器内の接地部材を基板とその取り
付け部材で構成して成るプラズマ処理装置としたもので
ある。
【0010】一般に、プラズマ処理が行われるガス圧は
0.01〜0.1Torr程度であり、このようなガス
圧の場合、基板上に発生するシ−ス距離は、5〜10m
mである。一方、真空槽中において電極部材と、それを
取り囲むア−スシ−ルド間距離は、不必要なプラズマが
発生しないように通常、その間隔を3mm以下としなけ
ればならない。また、正のバイアス電極においてはその
電極比が、供給電源側:接地電極側(基板側)=2:1
以上必要である。ここで電気容量について考えるとき、
電極断面積をA(m2)、電極距離L(m)、真空の誘
電率ε0(F・m~1)、比誘電率εsとしたとき次式(1)
で表される。
0.01〜0.1Torr程度であり、このようなガス
圧の場合、基板上に発生するシ−ス距離は、5〜10m
mである。一方、真空槽中において電極部材と、それを
取り囲むア−スシ−ルド間距離は、不必要なプラズマが
発生しないように通常、その間隔を3mm以下としなけ
ればならない。また、正のバイアス電極においてはその
電極比が、供給電源側:接地電極側(基板側)=2:1
以上必要である。ここで電気容量について考えるとき、
電極断面積をA(m2)、電極距離L(m)、真空の誘
電率ε0(F・m~1)、比誘電率εsとしたとき次式(1)
で表される。
【0011】
【数1】C=ε0・εs A/L …(1) 従って、シ−スにより発生する電気容量に対して、ア−
スシ−ルドにおいて発生する浮遊電気容量の方が、大き
い値を持つことになる。
スシ−ルドにおいて発生する浮遊電気容量の方が、大き
い値を持つことになる。
【0012】これらのことを考慮した電極の等価回路図
を図1に示している。ここで、シ−スにより発生する電
気容量CP(F)、電極と並列に発生する浮遊電気容量
CF(F)、電極間全体の電気容量CA(F)、自己バイ
アス電圧VP(V)、空間電荷電流I(A)、角速度ω
(rad/s)とすると、プラズマシ−スでの電気容量
CP(F)に対して、浮遊電気容量CF(F)は10CP
(F)以上の値となることが分かる。従って、次式
(2)、(3)
を図1に示している。ここで、シ−スにより発生する電
気容量CP(F)、電極と並列に発生する浮遊電気容量
CF(F)、電極間全体の電気容量CA(F)、自己バイ
アス電圧VP(V)、空間電荷電流I(A)、角速度ω
(rad/s)とすると、プラズマシ−スでの電気容量
CP(F)に対して、浮遊電気容量CF(F)は10CP
(F)以上の値となることが分かる。従って、次式
(2)、(3)
【0013】
【数2】CP≪CF …(2)
【0014】
【数3】CA=CP+CF≒CF …(3) となり、電極間における全電気容量CAは9割以上が浮
遊電気容量CFによるものとなる。従って、電極間にお
ける電圧値VP(自己バイアス電圧)は、次式(4
遊電気容量CFによるものとなる。従って、電極間にお
ける電圧値VP(自己バイアス電圧)は、次式(4
【0015】)
【数4】VP=I/ω・CF …(4) と表され、CFに律速されることになる。
【0016】本発明に関わるプラズマ処理装置では、こ
れらのことを考慮した上で、浮遊電気容量CFを最小限
に押さえる構造としている。即ち、通常、真空槽内にお
いてプラズマを囲み得る供給電源側電極にア−スシ−ル
ドを設け、異常放電を防ぐが、本発明では、真空槽自体
を供給電源側の電極(真空槽と電極とを兼ねた電極真空
槽)として用いることで真空槽内のア−スシ−ルドを撤
廃し、真空槽外の安全のため、真空槽を取り囲み得るア
−スカバーを設けた構造としている。これらについて以
下の実施例の中で具体的に説明する。
れらのことを考慮した上で、浮遊電気容量CFを最小限
に押さえる構造としている。即ち、通常、真空槽内にお
いてプラズマを囲み得る供給電源側電極にア−スシ−ル
ドを設け、異常放電を防ぐが、本発明では、真空槽自体
を供給電源側の電極(真空槽と電極とを兼ねた電極真空
槽)として用いることで真空槽内のア−スシ−ルドを撤
廃し、真空槽外の安全のため、真空槽を取り囲み得るア
−スカバーを設けた構造としている。これらについて以
下の実施例の中で具体的に説明する。
【0017】
【作用】本発明によると、ディスク基板2を接地側とし
た正バイアス電圧値を得る電極構造において、そのバイ
アス電圧値を増加させることが可能となる。実験結果を
図2に示す。ここで、横軸に浮遊電気容量CF、縦軸に
バイアス電圧VPをプロットしている。図から分かるよ
うに浮遊電気容量CFを少なくするほどバイアス電圧が
増加する結果が得られた。特に、CF=250(pF)
以下においては、希望とするバイアス電圧値800
(V)以上が得られた。
た正バイアス電圧値を得る電極構造において、そのバイ
アス電圧値を増加させることが可能となる。実験結果を
図2に示す。ここで、横軸に浮遊電気容量CF、縦軸に
バイアス電圧VPをプロットしている。図から分かるよ
うに浮遊電気容量CFを少なくするほどバイアス電圧が
増加する結果が得られた。特に、CF=250(pF)
以下においては、希望とするバイアス電圧値800
(V)以上が得られた。
【0018】また、図3は、縦軸に成膜速度をプロット
しているが、ここでも同様に、浮遊電気容量CFと成膜
速度の逆数的関係が得られている。これは、バイアス電
圧増加によって飛び込むイオンのエネルギ−を増加さ
せ、成膜速度を向上できたと考えられる。
しているが、ここでも同様に、浮遊電気容量CFと成膜
速度の逆数的関係が得られている。これは、バイアス電
圧増加によって飛び込むイオンのエネルギ−を増加さ
せ、成膜速度を向上できたと考えられる。
【0019】また、図8に示した従来装置の真空槽16
内において、ア−スカバー3を撤廃したことにより、供
給電源側電極−ア−スシ−ルド間における異常放電を引
き起こすこともなく、従来型の構造では致命的な問題で
あったプラズマ漏洩を完全に排除できる。
内において、ア−スカバー3を撤廃したことにより、供
給電源側電極−ア−スシ−ルド間における異常放電を引
き起こすこともなく、従来型の構造では致命的な問題で
あったプラズマ漏洩を完全に排除できる。
【0020】
【実施例】以下、本発明の一実施例を図面にしたがって
説明する。 〈実施例1〉図4は、本発明をディスク基板用プラズマ
処理装置に適用した構成例を示す要部断面概略図であ
る。すなわち、本発明によるプラズマ処理装置は、少な
くとも大気圧以下の圧力に排気可能な真空槽であり、し
かも、高電圧を印加するための電極である電極と真空槽
を兼ねた電極真空槽1、及び基板ホルダーを介して接地
された被処理ディスク基板2と、これらを囲み得るア−
スカバ−3と、これらを絶縁し真空を保持する為の絶縁
材5と、前記電極真空槽1に高電圧を印加するための電
圧印加装置7と、ガス状物質をプラズマ発生領域に導入
するためのガス導入機構8と、電極真空槽1内部を大気
圧以下に保持するための排気機構6と、電極真空槽1と
排気機構6とを仕切るバルブ4とから構成される。
説明する。 〈実施例1〉図4は、本発明をディスク基板用プラズマ
処理装置に適用した構成例を示す要部断面概略図であ
る。すなわち、本発明によるプラズマ処理装置は、少な
くとも大気圧以下の圧力に排気可能な真空槽であり、し
かも、高電圧を印加するための電極である電極と真空槽
を兼ねた電極真空槽1、及び基板ホルダーを介して接地
された被処理ディスク基板2と、これらを囲み得るア−
スカバ−3と、これらを絶縁し真空を保持する為の絶縁
材5と、前記電極真空槽1に高電圧を印加するための電
圧印加装置7と、ガス状物質をプラズマ発生領域に導入
するためのガス導入機構8と、電極真空槽1内部を大気
圧以下に保持するための排気機構6と、電極真空槽1と
排気機構6とを仕切るバルブ4とから構成される。
【0021】このような電極を用い、高周波プラズマを
発生させると、ディスク基板2の基板に大きなバイアス
電圧の降下が生じ、ガス導入機構8からガス状物質とし
てエッチングガスを導入すれば反応性イオンエッチング
処理が施され、例えばメタンガスの如き炭化水素からな
る成膜原料ガスを導入すれば硬質カ−ボン膜の如き成膜
処理を施すことが出来る。
発生させると、ディスク基板2の基板に大きなバイアス
電圧の降下が生じ、ガス導入機構8からガス状物質とし
てエッチングガスを導入すれば反応性イオンエッチング
処理が施され、例えばメタンガスの如き炭化水素からな
る成膜原料ガスを導入すれば硬質カ−ボン膜の如き成膜
処理を施すことが出来る。
【0022】〈実施例2〉図5は、図4に示す電極真空
槽1を被処理ディスク基板2を中心に相対向させて2個
用いる。この時、2つのプラズマ処理部のガス圧やガス
流量、印加電圧や電流などをそれぞれ独立に制御するこ
とによって、2つのプラズマ処理部の処理効率の差(成
膜速度や膜質、エッチング速度など)を最小にすれば、
両面同時に均一なプラズマ処理を行うことができる。
槽1を被処理ディスク基板2を中心に相対向させて2個
用いる。この時、2つのプラズマ処理部のガス圧やガス
流量、印加電圧や電流などをそれぞれ独立に制御するこ
とによって、2つのプラズマ処理部の処理効率の差(成
膜速度や膜質、エッチング速度など)を最小にすれば、
両面同時に均一なプラズマ処理を行うことができる。
【0023】また、これら2つのプラズマ処理部の処理
条件を独立に設定することにより、一方の処理部では例
えばCVDによる成膜を施し、他方の処理部ではエッチ
ング処理をするとか、両方共にCVDよる成膜をそれぞ
れことなる条件、例えば異なる材質の成膜を行なうと
か、種々の処理を組み合わせることが可能であり、両面
同時に所望のプラズマ処理を施すことができる。
条件を独立に設定することにより、一方の処理部では例
えばCVDによる成膜を施し、他方の処理部ではエッチ
ング処理をするとか、両方共にCVDよる成膜をそれぞ
れことなる条件、例えば異なる材質の成膜を行なうと
か、種々の処理を組み合わせることが可能であり、両面
同時に所望のプラズマ処理を施すことができる。
【0024】また、本実施例に用いる電極の構造は、相
対向する一組の電極真空槽1同志を、ディスク基板2の
基板面に対し、矢印で示したように垂直方向に往復移動
させ、基板2に近付けてプラズマを閉じ込めたり、ま
た、基板2を搬入、搬出移動させるために基板から遠ざ
け開放するものであり、スパッタリング成膜やプラズマ
CVDなどにも、さらにはプラズマエッチング処理など
にも用いることができる。
対向する一組の電極真空槽1同志を、ディスク基板2の
基板面に対し、矢印で示したように垂直方向に往復移動
させ、基板2に近付けてプラズマを閉じ込めたり、ま
た、基板2を搬入、搬出移動させるために基板から遠ざ
け開放するものであり、スパッタリング成膜やプラズマ
CVDなどにも、さらにはプラズマエッチング処理など
にも用いることができる。
【0025】上記のようにこの電極真空槽1の往復移動
機構は、装置本体にディスク基板2を搬入出する際に用
いるものであるが、具体的には、向かい合った電極真空
槽1を被処理部18より遠ざけておき、ディスク基板2
が被処理部18にセットされた後、電極真空槽1をディ
スク基板2の両側からプラズマが漏洩しない距離まで近
づけて、電源7から高電圧を印加し、プラズマを発生さ
せる。処理後はプラズマ停止の後、電極真空槽1を再び
ディスク基板2から遠ざけ、ディスク基板2を排出す
る。
機構は、装置本体にディスク基板2を搬入出する際に用
いるものであるが、具体的には、向かい合った電極真空
槽1を被処理部18より遠ざけておき、ディスク基板2
が被処理部18にセットされた後、電極真空槽1をディ
スク基板2の両側からプラズマが漏洩しない距離まで近
づけて、電源7から高電圧を印加し、プラズマを発生さ
せる。処理後はプラズマ停止の後、電極真空槽1を再び
ディスク基板2から遠ざけ、ディスク基板2を排出す
る。
【0026】〈実施例3〉本発明を適用した磁気ディス
クの製造装置の一例を図6に示す。この装置はディスク
基板2をホルダー19に搭載し、これをレール15にの
せて搬送し、仕込み室9、前処理室10、スパッタ室1
1(この例では11a、11bの2室で構成)、仕切り
室12、プラズマCVD室13、取り出し室14の順に
移動させ、下地膜、磁性膜、保護膜の順に成膜して取り
出すものである。これら各室内にはレール15が連続し
て布設されており、基板は各室を移動できる構成となっ
ている。
クの製造装置の一例を図6に示す。この装置はディスク
基板2をホルダー19に搭載し、これをレール15にの
せて搬送し、仕込み室9、前処理室10、スパッタ室1
1(この例では11a、11bの2室で構成)、仕切り
室12、プラズマCVD室13、取り出し室14の順に
移動させ、下地膜、磁性膜、保護膜の順に成膜して取り
出すものである。これら各室内にはレール15が連続し
て布設されており、基板は各室を移動できる構成となっ
ている。
【0027】なお、本実施例において前処理室10は、
単に加熱でもよいが、プラズマCVD室13と同じ構造
のものとし、ガス導入機構8(図4、図5参照)からC
VDガスの代わりにアルゴンなどの不活性ガスを導入し
てプラズマを発生させることにより、基板表面を軽くエ
ッチングする構成としてもよい。すなわち、この場合に
は本発明のプラズマ処理装置をエッチング処理装置とし
て処理室10に適用することになる。
単に加熱でもよいが、プラズマCVD室13と同じ構造
のものとし、ガス導入機構8(図4、図5参照)からC
VDガスの代わりにアルゴンなどの不活性ガスを導入し
てプラズマを発生させることにより、基板表面を軽くエ
ッチングする構成としてもよい。すなわち、この場合に
は本発明のプラズマ処理装置をエッチング処理装置とし
て処理室10に適用することになる。
【0028】つぎに上記装置を用いて磁気ディスクを実
際に製造した例について説明する。直径5.25インチ
のディスク基板2を1枚づつホルダー19に搭載したも
のを20セット仕込み室9にセットし、真空排気した。
スパッタ室11のスパッタ用カソードには、あらかじめ
下地膜用のCrターゲットと磁性膜用のCoCrTa合
金ターゲットを一対づつセットし、一旦真空排気した
後、アルゴンを導入し、ガス圧を10mTorrに保っ
て、直流プラズマを発生させ、1〜2時間ダミースパッ
タを行った後、プラズマを停止させた。つぎに、前記ホ
ルダ−19を1枚取り出し室14側に向かって搬送し、
前処理室10に到達したところで一旦とめて加熱し、約
200℃まで基板を加熱した。
際に製造した例について説明する。直径5.25インチ
のディスク基板2を1枚づつホルダー19に搭載したも
のを20セット仕込み室9にセットし、真空排気した。
スパッタ室11のスパッタ用カソードには、あらかじめ
下地膜用のCrターゲットと磁性膜用のCoCrTa合
金ターゲットを一対づつセットし、一旦真空排気した
後、アルゴンを導入し、ガス圧を10mTorrに保っ
て、直流プラズマを発生させ、1〜2時間ダミースパッ
タを行った後、プラズマを停止させた。つぎに、前記ホ
ルダ−19を1枚取り出し室14側に向かって搬送し、
前処理室10に到達したところで一旦とめて加熱し、約
200℃まで基板を加熱した。
【0029】つぎに、このホルダーをスパッタ室11に
搬送すると同時に、次のホルダーを仕込み室9から前処
理室10に送った。このように、それぞれの処理室で処
理を行いながらホルダー19を順次送り出した。このよ
うにして、スパッタ室11aで、ディスク基板にCrを
約300nmスパッタし、つぎに、スパッタ室11bで
CoCrTa合金を50nmスパッタした。ついで、プ
ラズマCVD室13に搬送した。
搬送すると同時に、次のホルダーを仕込み室9から前処
理室10に送った。このように、それぞれの処理室で処
理を行いながらホルダー19を順次送り出した。このよ
うにして、スパッタ室11aで、ディスク基板にCrを
約300nmスパッタし、つぎに、スパッタ室11bで
CoCrTa合金を50nmスパッタした。ついで、プ
ラズマCVD室13に搬送した。
【0030】図5に示したように搬送の際は、処理槽内
をあらかじめ排気し、かつ電極真空槽1をディスク基板
2から遠ざかる方向に移動しておき、被処理部18にお
いて、ホルダ−19が容易に通る間隔を確保した。ホル
ダー19が被処理部18に到達し、停止した時点で、上
記電極真空槽1をディスク基板面に向かって動かし、被
処理部18の間隔を小さくして、電極真空槽1とホルダ
−19との間隔を狭めた。そしてガス導入機構8からメ
タン(CH4)ガスを導入し、圧力が6.7(Pa)一定
となるように流量と排気速度を調節した。その後、周波
数13.56MHzの高電圧を印加し、プラズマを発生
させた。この時、実効電力は1kWでバイアス電圧は1
000(V)が得られ成膜速度として1nm/s得られ
た。プラズマを1分間保持した後、電圧印加を停止し、
電極真空槽1を再びディスク基板2から遠ざけ、ガスを
止め、排気した後、ディスク基板ホルダー19を、取り
出し室14に送ると同時に、次のディスク基板2を導入
した。
をあらかじめ排気し、かつ電極真空槽1をディスク基板
2から遠ざかる方向に移動しておき、被処理部18にお
いて、ホルダ−19が容易に通る間隔を確保した。ホル
ダー19が被処理部18に到達し、停止した時点で、上
記電極真空槽1をディスク基板面に向かって動かし、被
処理部18の間隔を小さくして、電極真空槽1とホルダ
−19との間隔を狭めた。そしてガス導入機構8からメ
タン(CH4)ガスを導入し、圧力が6.7(Pa)一定
となるように流量と排気速度を調節した。その後、周波
数13.56MHzの高電圧を印加し、プラズマを発生
させた。この時、実効電力は1kWでバイアス電圧は1
000(V)が得られ成膜速度として1nm/s得られ
た。プラズマを1分間保持した後、電圧印加を停止し、
電極真空槽1を再びディスク基板2から遠ざけ、ガスを
止め、排気した後、ディスク基板ホルダー19を、取り
出し室14に送ると同時に、次のディスク基板2を導入
した。
【0031】上記のサイクルを繰り返すことにより、2
0枚のホルダー19に搭載したディスク基板2に硬質カ
ーボン保護膜を形成した。この時、ディスク基板上に必
要とした保護膜膜厚20nmは、成膜速度が1nm/s
得られたために、実行処理時間は20s程度と従来に比
較して1/3程度に短縮することが出来た。
0枚のホルダー19に搭載したディスク基板2に硬質カ
ーボン保護膜を形成した。この時、ディスク基板上に必
要とした保護膜膜厚20nmは、成膜速度が1nm/s
得られたために、実行処理時間は20s程度と従来に比
較して1/3程度に短縮することが出来た。
【0032】〈実施例4〉図7は、上記実施例3のプラ
ズマ処理装置を用いて製造した磁気ディスク21を複数
枚スピンドルに搭載した磁気ディスク装置の一部破断断
面斜視図を示したものである。図示のように、磁気ディ
スク装置は、磁気ヘッド21と、磁気ディスク20と、
磁気ヘッド21をアーム22を介して磁気ディスク21
の有効記録再生範囲の中の所定位置に移動させる機構2
5と、磁気ヘッド21を介して磁気ディスク20に情報
を書き込み、もしくは読み出すアクセス機構(図示せ
ず)とを備えている。この装置において、従来のカーボ
ン保護膜の耐久性に比較しても遜色ない良好な結果が得
られた。
ズマ処理装置を用いて製造した磁気ディスク21を複数
枚スピンドルに搭載した磁気ディスク装置の一部破断断
面斜視図を示したものである。図示のように、磁気ディ
スク装置は、磁気ヘッド21と、磁気ディスク20と、
磁気ヘッド21をアーム22を介して磁気ディスク21
の有効記録再生範囲の中の所定位置に移動させる機構2
5と、磁気ヘッド21を介して磁気ディスク20に情報
を書き込み、もしくは読み出すアクセス機構(図示せ
ず)とを備えている。この装置において、従来のカーボ
ン保護膜の耐久性に比較しても遜色ない良好な結果が得
られた。
【0033】〈実施例5〉この例は、上記実施例1のプ
ラズマ処理装置をエッチング装置に適用し、液晶表示装
置の電解効果トランジスタのゲート電極アレイを形成す
るものである。先ず、基板2として予めガラス基板にア
ルミを蒸着、もしくはスパッタで形成し、この上に所定
のレジストマスクパターンを周知のリソグラフ技術で形
成したものを準備した。次いで、エッチングガスとして
市販のフッ素系ガスをガス導入機構8から導入し、実施
例3のカーボン膜の成膜とほぼ同様のプラズマ発生条件
で基板2をプラズマエッチング処理した。これにより所
定のマスクパターンに対応したアルミのエッチングパタ
ーンが得られ、目的とするアルミのゲート電極アレイを
形成することができた。エッチング速度は従来の約3倍
で、加工精度は従来に比して何ら遜色はなかった。
ラズマ処理装置をエッチング装置に適用し、液晶表示装
置の電解効果トランジスタのゲート電極アレイを形成す
るものである。先ず、基板2として予めガラス基板にア
ルミを蒸着、もしくはスパッタで形成し、この上に所定
のレジストマスクパターンを周知のリソグラフ技術で形
成したものを準備した。次いで、エッチングガスとして
市販のフッ素系ガスをガス導入機構8から導入し、実施
例3のカーボン膜の成膜とほぼ同様のプラズマ発生条件
で基板2をプラズマエッチング処理した。これにより所
定のマスクパターンに対応したアルミのエッチングパタ
ーンが得られ、目的とするアルミのゲート電極アレイを
形成することができた。エッチング速度は従来の約3倍
で、加工精度は従来に比して何ら遜色はなかった。
【0034】
【発明の効果】以上説明したように本発明により、所期
の目的を達成することができた。すなわち、プラズマC
VD正バイアス電極構造においてバイアス電圧値を律速
する要因を排除し、その値を増加させることができた。
そのため、被処理基板表面へ飛び込むイオンのエネルギ
−を増加、表面上での化学反応を促進させることがで
き、成膜、もしくはエッチング速度の高速化が図れるよ
うになった。したがって、例えば多数枚のディスク基板
を順次搬送して、短時間での効率のよい処理装置を提供
することができ、多工程連続処理装置の適用範囲を大き
く広げることができる。
の目的を達成することができた。すなわち、プラズマC
VD正バイアス電極構造においてバイアス電圧値を律速
する要因を排除し、その値を増加させることができた。
そのため、被処理基板表面へ飛び込むイオンのエネルギ
−を増加、表面上での化学反応を促進させることがで
き、成膜、もしくはエッチング速度の高速化が図れるよ
うになった。したがって、例えば多数枚のディスク基板
を順次搬送して、短時間での効率のよい処理装置を提供
することができ、多工程連続処理装置の適用範囲を大き
く広げることができる。
【図1】浮遊電気容量を説明するプラズマCVD電極構
造の等価回路図。
造の等価回路図。
【図2】浮遊電気容量とバイアス電圧値との関係を示す
特性曲線図。
特性曲線図。
【図3】浮遊電気容量と成膜速度との関係を示す特性曲
線図。
線図。
【図4】本発明によるプラズマ処理装置の一実施例とな
る基本構成を示す断面図。
る基本構成を示す断面図。
【図5】同じく他の実施例となるプラズマ処理装置の断
面図。
面図。
【図6】同じくさらに異なる他の実施例となる連続プラ
ズマ成膜装置の断面図。
ズマ成膜装置の断面図。
【図7】同じく本発明のプラズマ処理装置を用いて製造
した磁気ディスクを搭載した磁気ディスク装置の一部破
断断面斜視図。
した磁気ディスクを搭載した磁気ディスク装置の一部破
断断面斜視図。
【図8】従来のプラズマ処理装置の構成を示す断面図。
1…電極真空槽、 2…被処理デ
ィスク基板、3…ア−スカバ−、
4…バルブ、5…絶縁材、
6…排気機構、7…電圧印加機構、
8…ガス導入機構、9…仕込み室、
10…前処理室、11…スパッタ室、
12…仕切り室、13…プラズマCVD処理
室、 14…取出し室、15…レ−ル、
16…真空槽、17…電極真空槽、
18…被処理部、19…基板ホルダー、
20…磁気ディスク、21…ヘッド、
22…ア−ム、23…スピンド
ルモ−タ、 24…カバ−、25…磁気ヘッ
ドを磁気ディスクの有効記録再生範囲の中の所定位置に
移動させる機構。
ィスク基板、3…ア−スカバ−、
4…バルブ、5…絶縁材、
6…排気機構、7…電圧印加機構、
8…ガス導入機構、9…仕込み室、
10…前処理室、11…スパッタ室、
12…仕切り室、13…プラズマCVD処理
室、 14…取出し室、15…レ−ル、
16…真空槽、17…電極真空槽、
18…被処理部、19…基板ホルダー、
20…磁気ディスク、21…ヘッド、
22…ア−ム、23…スピンド
ルモ−タ、 24…カバ−、25…磁気ヘッ
ドを磁気ディスクの有効記録再生範囲の中の所定位置に
移動させる機構。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼頭 諒 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (11)
- 【請求項1】真空容器と、真空容器中の圧力を大気圧よ
り低い状態に保持する排気手段と、真空容器中にプラズ
マを発生させるための電極と、電極に電圧を印加するた
めの電圧供給手段と、プラズマ発生部にガス状物質を供
給する手段とを具備して成るプラズマ処理装置におい
て、前記真空容器を、プラズマが生成される空間を取り
囲み得る形状の真空槽とすると共に、これを接地せずに
電圧供給手段に接続して前記プラズマを発生させる電極
とする電極真空槽で構成して成り、前記真空容器内の接
地部材を基板とその取り付け部材で構成して成るプラズ
マ処理装置。 - 【請求項2】プラズマ被処理基板を中心にその両側に上
記電極真空槽をそれぞれ対向して一組配設せしめ、前記
基板の両面をそれぞれ独立にプラズマ処理できる構成と
して成るプラズマ処理装置。 - 【請求項3】上記一組の電極真空槽を上記プラズマ被処
理基板の基板面に対して垂直方向に相互に往復移動させ
る電極真空槽移動手段と、前記基板を電極真空槽外に排
出し、搬送せしめる基板移動手段とを具備して成る請求
項1もしくは2記載のプラズマ処理装置。 - 【請求項4】上記真空容器の外側の大気中にア−スカバ
ーを配設して成る請求項1乃至3何れか記載のプラズマ
処理装置。 - 【請求項5】上記電極真空槽と基板を含む基板ホルダと
間に発生する電気容量を250pF以下として成る請求
項1乃至4何れか記載のプラズマ処理装置。 - 【請求項6】上記電極真空槽をプラズマCVD処理槽と
して成る請求項1乃至5何れか記載のプラズマ処理装
置。 - 【請求項7】上記電極真空槽をプラズマエッチング処理
槽として成る請求項1乃至5何れか記載のプラズマ処理
装置。 - 【請求項8】磁性膜が形成された磁気ディスク基板表面
に、プラズマCVD処理により保護膜を形成する工程を
有する磁気ディスクの製造方法において、請求項1記載
のプラズマ処理装置のプラズマ発生部に、ガス状物質と
して所定の保護膜形成用ガスを供給して所定の保護膜を
形成して成る磁気ディスクの製造方法。 - 【請求項9】上記所定の保護膜形成用ガスとして、炭化
水素ガスを供給し、カーボン保護膜を形成して成る請求
項8記載の磁気ディスクの製造方法。 - 【請求項10】請求項8もしくは9記載の磁気ディスク
の製造方法にて形成された保護膜を有して成る磁気ディ
スク。 - 【請求項11】少なくとも磁気ヘッドと、磁気ディスク
と、磁気ヘッドをアームを介して前記磁気ディスクの有
効記録再生範囲の中の所定位置に移動させる機構と、前
記磁気ヘッドを介して前記磁気ディスクに情報を書き込
み、もしくは読み出すアクセス機構とを具備して成る磁
気ディスク装置において、前記磁気ディスクを請求項1
0記載の磁気ディスクで構成して成る磁気ディスク装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9764692A JPH05295552A (ja) | 1992-04-17 | 1992-04-17 | プラズマ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9764692A JPH05295552A (ja) | 1992-04-17 | 1992-04-17 | プラズマ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05295552A true JPH05295552A (ja) | 1993-11-09 |
Family
ID=14197878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9764692A Pending JPH05295552A (ja) | 1992-04-17 | 1992-04-17 | プラズマ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05295552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007046115A (ja) * | 2005-08-10 | 2007-02-22 | Fuji Electric Device Technology Co Ltd | 保護膜形成方法およびその保護膜を備えた磁気記録媒体 |
| KR101879606B1 (ko) * | 2013-03-29 | 2018-07-18 | 후지필름 가부시키가이샤 | 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿 |
-
1992
- 1992-04-17 JP JP9764692A patent/JPH05295552A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007046115A (ja) * | 2005-08-10 | 2007-02-22 | Fuji Electric Device Technology Co Ltd | 保護膜形成方法およびその保護膜を備えた磁気記録媒体 |
| KR101879606B1 (ko) * | 2013-03-29 | 2018-07-18 | 후지필름 가부시키가이샤 | 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿 |
| US10248026B2 (en) | 2013-03-29 | 2019-04-02 | Fujifilm Corporation | Method for etching protective film, method for producing template, and template produced thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03120362A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| US6365010B1 (en) | Sputtering apparatus and process for high rate coatings | |
| EP3711078B1 (en) | Linearized energetic radio-frequency plasma ion source | |
| US6176932B1 (en) | Thin film deposition apparatus | |
| JP2001043530A (ja) | 情報記録ディスク用保護膜作成方法及び情報記録ディスク用薄膜作成装置 | |
| KR20000076925A (ko) | 성막장치에 있어서의 기판유지구의 표면의 퇴적막의제거방법 및 성막장치 그리고 박막작성장치 | |
| JP2007023376A (ja) | 大面積基板のため改良型マグネトロンスパッタリングシステム | |
| US8911602B2 (en) | Dual hexagonal shaped plasma source | |
| JP2869384B2 (ja) | プラズマ処理方法 | |
| JPH11256327A (ja) | 金属化合物薄膜の形成方法および成膜装置 | |
| JPH05295552A (ja) | プラズマ処理装置 | |
| JP3213029B2 (ja) | ディスク基板用プラズマ処理装置およびその処理方法 | |
| JP3083008B2 (ja) | 被膜形成装置および被膜形成方法 | |
| WO2010044237A1 (ja) | スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 | |
| US6223686B1 (en) | Apparatus for forming a thin film by plasma chemical vapor deposition | |
| JPH09202965A (ja) | 電子ビーム蒸着装置 | |
| JP3305654B2 (ja) | プラズマcvd装置および記録媒体 | |
| JPH09125243A (ja) | 薄膜形成装置 | |
| JPS61174725A (ja) | 薄膜形成装置 | |
| JP2652292B2 (ja) | プラズマ処理装置 | |
| JPH08241797A (ja) | プラズマ処理装置 | |
| US6060131A (en) | Method of forming a thin film by plasma chemical vapor deposition | |
| JPH0677143A (ja) | プラズマcvd装置及びそのクリーニング方法 | |
| CN115404437A (zh) | 溅射方法和溅射设备 | |
| JPH05230641A (ja) | 薄膜の製造方法 |