JPH0529703A - Semiconductor laser device - Google Patents

Semiconductor laser device

Info

Publication number
JPH0529703A
JPH0529703A JP17962691A JP17962691A JPH0529703A JP H0529703 A JPH0529703 A JP H0529703A JP 17962691 A JP17962691 A JP 17962691A JP 17962691 A JP17962691 A JP 17962691A JP H0529703 A JPH0529703 A JP H0529703A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
mesa
inp
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17962691A
Other languages
Japanese (ja)
Inventor
Takayuki Matsuyama
隆之 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP17962691A priority Critical patent/JPH0529703A/en
Publication of JPH0529703A publication Critical patent/JPH0529703A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】本発明は、メサ、トレンチを形成しないプレ−
ナ構造で、寄生容量を十分に低減し、超高速動作をする
素子を歩留まり良く得ることのできる半導体レ−ザ素子
を提供することを特徴とする。 【構成】n−InP基板1上に回折格子2、その上にn
−InGaAsガイド層3、InGaAsP活性層4、
アンチメルトバック層5、p−InPクラッド層6、p
−InGaAsPコンタクト層7を形成する。それらを
メサ状に加工する。次に、メサ周辺にp−InP埋め込
み層8、キャリア濃度が3×1016cm-3のn−InP
埋め込み層9、n−InGaAsキャップ層10をプレ
−ナ構造に形成する。コンタクト層表面に、ストライプ
状の幅8μmのAuZn層11を形成する。よって、電
極幅が10μm以下、かつキャリア濃度が5×1016
-3以下であるプレ−ナ構造であることを特徴としてい
る。
(57) [Abstract] [Purpose] The present invention aims to provide a pre-formed structure that does not form a mesa or a trench.
(EN) A semiconductor laser device having a dual structure, in which parasitic capacitance can be sufficiently reduced and devices which operate at an ultra-high speed can be obtained with a high yield. [Structure] Diffraction grating 2 on n-InP substrate 1 and n on it
-InGaAs guide layer 3, InGaAsP active layer 4,
Anti-melt back layer 5, p-InP clad layer 6, p
-InGaAsP contact layer 7 is formed. Process them into mesas. Next, a p-InP buried layer 8 was formed around the mesa, and n-InP having a carrier concentration of 3 × 10 16 cm −3 was used.
The buried layer 9 and the n-InGaAs cap layer 10 are formed in a planar structure. A striped AuZn layer 11 having a width of 8 μm is formed on the surface of the contact layer. Therefore, the electrode width is 10 μm or less, and the carrier concentration is 5 × 10 16 c
It is characterized by having a planar structure of m -3 or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は10GHz 以上の超高速で
動作する半導体レ−ザ素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser device which operates at an ultrahigh speed of 10 GHz or higher.

【0002】[0002]

【従来の技術】より多くの情報を伝送するために、高速
の光通信システムの開発が盛んに行われている。このよ
うな光通信システムには、高速で動作する半導体レ−ザ
が不可欠である。半導体レ−ザを高速で動作させるため
には、以下の3点が重要であることが分かっている。 (1)素子の時定数を小さくする。 (2)緩和振動周波数を大きくする。 (3)ダンピングを低減する。
2. Description of the Related Art A high-speed optical communication system has been actively developed in order to transmit more information. A semiconductor laser operating at high speed is indispensable for such an optical communication system. It has been found that the following three points are important for operating the semiconductor laser at high speed. (1) Reduce the time constant of the element. (2) Increase the relaxation oscillation frequency. (3) Damping is reduced.

【0003】この中でも最も重要なことは、(1)の素
子の時定数を小さくすることである。(2)、(3)は
さらに高い周波数帯域で特に必要になる。以下、高速半
導体レ−ザにおいて、最も重要な素子の時定数を低減す
るための現状の技術について述べる。
Of these, the most important thing is to reduce the time constant of the element (1). (2) and (3) are especially required in a higher frequency band. In the following, the present technology for reducing the time constant of the most important element in the high speed semiconductor laser will be described.

【0004】光通信用の半導体レ−ザは、基本横モ−ド
発振が容易に得られる埋め込み構造を採用することが多
い。この埋め込み構造は、埋め込み層と呼ばれる電流ブ
ロックのために層を持つ。この部分に大きな寄生容量が
ある。この寄生容量を電気的に分離するため、活性層の
両横に溝を設けたり(トレンチ構造)、活性層周辺部分
以外の埋め込み層を除去する(メサ構造)方法が採られ
ている。例えば、エレクトロニクスレタ−ズ(ELEC
TRONICS LETTERS)誌、第21巻,第2
2号,第1144頁〜第1145頁(トレンチ構造)、
フォトニクステクノロジ−レタ−ズ(IEEE PHO
TONICS TECHNOLOGYLETTERS)
誌,第2巻,第4号,第229頁〜第230頁(メサ構
造)に報告されている。
A semiconductor laser for optical communication often adopts a buried structure which can easily obtain a basic lateral mode oscillation. This buried structure has a layer for a current block called a buried layer. There is a large parasitic capacitance in this part. In order to electrically isolate this parasitic capacitance, a method is adopted in which a groove is provided on both sides of the active layer (trench structure) or the buried layer other than the peripheral portion of the active layer is removed (mesa structure). For example, Electronics Letters (ELEC
TRONICS LETTERS), Volume 21, Volume 2
No. 2, pages 1144 to 1145 (trench structure),
Photonics Technology-Letters (IEEE PHO
(TONICS TECHNOLOGYLETTERS)
, Vol. 2, No. 4, pp. 229-230 (Mesa Structure).

【0005】トレンチ構造の半導体レ−ザの構造を図2
に示す。1回目の結晶成長でn−InP基板1上にIn
GaAs(P)とInPからなるダブルヘテロ結晶を成
長させ、このウェハをメサストライプ状に加工する(1
5)。次に2回目の結晶成長で、ストライプ周辺に、活
性層よりバンドギャプの大きい結晶、例えばp−InP
層8、n−InP層9を成長させ、埋め込み層を形成す
る。次に、ウェハ全面にSiO2 を形成しフォトリソグ
ラフィ−技術で活性層の両側にストライプ状の窓を開け
る。次に、エッチングにより活性層の両横の埋め込み層
に、基板に達するまでの溝(トレンチ)16を形成す
る。次に、ウェハ全面にSiO2膜12を形成し、フォ
トリソグラフィ−技術により、トレンチで挟まれた活性
層ストライプの上の部分のコンタクト層表面部分に、窓
を開ける。最後に、ウェハ表面にボンディングパッド1
9とp側電極17及び基板側のn側電極18を形成し、
幅400μm、共振器長300μmのサイズにへき開し
て完成する。
The structure of a semiconductor laser having a trench structure is shown in FIG.
Shown in. In was grown on the n-InP substrate 1 by the first crystal growth.
A double heterocrystal composed of GaAs (P) and InP is grown, and this wafer is processed into a mesa stripe shape (1
5). Next, in the second crystal growth, crystals having a band gap larger than that of the active layer, such as p-InP, are formed around the stripe.
The layer 8 and the n-InP layer 9 are grown to form a buried layer. Next, SiO 2 is formed on the entire surface of the wafer, and striped windows are formed on both sides of the active layer by photolithography. Next, trenches 16 up to the substrate are formed in the buried layers on both sides of the active layer by etching. Next, the SiO 2 film 12 is formed on the entire surface of the wafer, and a window is opened by photolithography in the surface of the contact layer above the active layer stripe sandwiched by the trenches. Finally, bond pad 1 on the wafer surface
9 and the p-side electrode 17 and the substrate-side n-side electrode 18 are formed,
It is completed by cleaving to a size of 400 μm in width and 300 μm in resonator length.

【0006】メサ構造の半導体レ−ザの構造を図3に示
す。トレンチ構造の半導体レ−ザと同様に、2回の結晶
成長で埋め込み構造のウェハを得る。次に、ウェハ全面
にSiO2 を形成し、フォトリソグラフィ−技術で活性
層周辺部分にのみストライプ状のSiO2 を形成する。
次に、SiO2をマスクとして、エッチングにより、活
性層の周辺部分以外の埋め込み層をエッチング除去す
る。次にウェハ全面にSiO2 を形成し、フォトリソグ
ラフィ−技術により、活性層ストライプの上の部分のコ
ンタクト層表面部分に窓を開ける。最後に、ウェハ表面
にボンディングパッド19とp側電極17及び基板側の
n側電極18を形成し、幅400μm、共振器長300
μmのへき開して完成する。
The structure of a semiconductor laser having a mesa structure is shown in FIG. Similar to the semiconductor laser having the trench structure, the wafer having the buried structure is obtained by performing the crystal growth twice. Next, SiO 2 is formed on the entire surface of the wafer, and stripe-shaped SiO 2 is formed only on the peripheral portion of the active layer by photolithography.
Next, by using the SiO 2 as a mask, the buried layer other than the peripheral portion of the active layer is removed by etching. Next, SiO 2 is formed on the entire surface of the wafer, and a window is opened on the surface of the contact layer above the active layer stripe by photolithography. Finally, the bonding pad 19, the p-side electrode 17 and the substrate-side n-side electrode 18 are formed on the wafer surface, and the width is 400 μm and the cavity length is 300.
Complete by cleaving μm.

【0007】また、図4に電極幅をパラメ−タとして、
埋め込み層の寄生容量とキャリア濃度との関係を示す。
従来例において、埋め込み層のキャリア濃度は1×10
18cm-3であり、かつ電極幅(あるいはメサ幅)は5〜
20μmであるから,埋め込み層の寄生容量は2〜8p
Fとなってしまう。
Further, in FIG. 4, the electrode width is used as a parameter,
The relation between the parasitic capacitance of the buried layer and the carrier concentration is shown.
In the conventional example, the carrier concentration of the buried layer is 1 × 10.
18 cm -3 and electrode width (or mesa width) is 5
Since it is 20 μm, the parasitic capacitance of the buried layer is 2 to 8 p.
It becomes F.

【0008】[0008]

【発明が解決しようとする課題】従来例で示したトレン
チ,メサ構造はプロセスが複雑である。また、寄生容量
を低くするためには電極幅、つまりトレンチ及びメサの
幅を、狭くしたほうがよい。しかしトレンチ及びメサは
エッチングで形成する。そのため幅を狭くする場合に、
活性層部分にまでエッチングが及ぶこともあり、メサ
(あるいはトレンチで挟まれたメサ部分)の幅を狭く制
御することが難しい。そのため、寄生容量を十分に低減
することが困難であり、従って高速動作する素子を得る
歩留まりが良くないという欠点があった。
The trench and mesa structure shown in the conventional example has a complicated process. Further, in order to reduce the parasitic capacitance, it is better to narrow the electrode width, that is, the width of the trench and the mesa. However, the trench and the mesa are formed by etching. Therefore, when narrowing the width,
Since the etching may reach the active layer portion, it is difficult to control the width of the mesa (or the mesa portion sandwiched by the trenches) to be narrow. Therefore, it is difficult to sufficiently reduce the parasitic capacitance, and therefore, there is a drawback that the yield for obtaining a device operating at high speed is not good.

【0009】本発明は上記欠点を解決するためのもの
で、トレンチ及びメサを形成しない、プロセスの簡単な
プレ−ナ構造で、寄生容量を十分に低減し、超高速動作
する素子を歩留まり良く得ることができる半導体レ−ザ
素子を提供することにある。
The present invention has been made to solve the above-mentioned drawbacks, and has a planar structure which does not form trenches and mesas and has a simple process, and can sufficiently reduce parasitic capacitance and obtain a device which operates at ultra-high speed with high yield. Another object of the present invention is to provide a semiconductor laser device that can be used.

【0010】[0010]

【課題を解決するための手段】本発明は、第一の導電型
の半導体基板上に、第一または第二の導電型の活性層と
第二の導電型からなるクラッド層、第二の導電型からな
るコンタクト層とを順に積層してなるメサ形状の半導体
結晶を設け、これを前記活性層よりバンドギャップの大
きい第二の導電型の埋め込み層、および第一の導電型の
埋め込み層で埋め込み、前記コンタクト層上に形成され
たストライプ状の電極からなる半導体レ−ザにおいて、
前記ストライプ状の電極幅が10μm以下であり、かつ
前記第一または第二の導電型の埋め込み層のキャリア濃
度が5×1016cm-3以下であることを特徴とするもの
である。
According to the present invention, a first conductive type semiconductor substrate is provided on a first conductive type active layer and a second conductive type clad layer, and a second conductive type active layer. A mesa-shaped semiconductor crystal is formed by sequentially stacking a contact layer of a mold, and the mesa-shaped semiconductor crystal is buried with a buried layer of a second conductivity type and a buried layer of a first conductivity type having a band gap larger than that of the active layer. A semiconductor laser comprising a striped electrode formed on the contact layer,
The stripe-shaped electrode width is 10 μm or less, and the carrier concentration of the first or second conductivity type buried layer is 5 × 10 16 cm −3 or less.

【0011】[0011]

【作用】電極ストライプ幅を10μm以下とし、かつ埋
め込み層のキャリア濃度を5×1016cm-3以下に制御
することにより、埋め込み層の寄生容量が1pF以下と
なる(図4)。従って、素子の時定数を大幅に低減でき
る。そのため、メサやトレンチを形成して、埋め込み層
を電気的に分離する必要がない。従って、プレ−ナ構造
で超高速動作する素子を得ることができる。これは、電
極ストライプ幅が10μm以下とキャリア濃度が5×1
16cm-3以下の2つの条件を満足してはじめて実現で
きるものである。
The parasitic capacitance of the buried layer becomes 1 pF or less by controlling the electrode stripe width to 10 μm or less and controlling the carrier concentration of the buried layer to 5 × 10 16 cm −3 or less (FIG. 4). Therefore, the time constant of the element can be significantly reduced. Therefore, it is not necessary to form a mesa or trench to electrically isolate the buried layer. Therefore, it is possible to obtain an element having a planar structure which operates at a very high speed. This is because the electrode stripe width is 10 μm or less and the carrier concentration is 5 × 1.
It can be realized only when the two conditions of 0 16 cm −3 or less are satisfied.

【0012】[0012]

【実施例】以下、図面を参照しながら本発明を1.5μ
m帯分布帰還型半導体レ−ザに応用した例についての実
施例を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
An example of application to an m-band distributed feedback semiconductor laser will be described.

【0013】図1は本発明による半導体レ−ザ素子の断
面斜視図である。まず、n−InP基板1上に干渉露光
法で回折格子2を形成し、その上に厚さ0.1μmのn
−InGaAsPガイド層3、厚さ0.1μmのInG
aAsP活性層4、厚さ0.03μmのアンチメルトバ
ック層5、厚さ2.5μmのp−InPクラッド層6、
厚さ0.3μmのp−InGaAsPコンタクト層7を
連続的に成長する。次に、フォトリソグラフィ−技術と
エッチング技術により、活性層の幅が約1μmになるよ
うに、ウェハを逆メサ状に加工する。
FIG. 1 is a sectional perspective view of a semiconductor laser device according to the present invention. First, a diffraction grating 2 is formed on an n-InP substrate 1 by an interference exposure method, and an n-thick film having a thickness of 0.1 μm is formed thereon.
-InGaAsP guide layer 3, 0.1 μm thick InG
an aAsP active layer 4, an anti-meltback layer 5 having a thickness of 0.03 μm, a p-InP clad layer 6 having a thickness of 2.5 μm,
The p-InGaAsP contact layer 7 having a thickness of 0.3 μm is continuously grown. Next, the wafer is processed into a reverse mesa shape by photolithography and etching so that the width of the active layer becomes about 1 μm.

【0014】次に、2回目の結晶成長によって、メサ周
辺を厚さ2μmのp−InP埋め込み層8(キャリア濃
度:0.9×1018cm-3)、厚さ2μmのn−InP
埋め込み層9(キャリア濃度:3×1016cm-3)、厚
さ0.5μmのn−InGaAsPキャップ層10を成
長する。
Next, by a second crystal growth, a 2 μm thick p-InP buried layer 8 (carrier concentration: 0.9 × 10 18 cm −3 ) and a 2 μm thick n-InP layer were formed around the mesa.
A buried layer 9 (carrier concentration: 3 × 10 16 cm −3 ) and a 0.5 μm thick n-InGaAsP cap layer 10 are grown.

【0015】この様にしてできたウェハの全面に厚さ
0.5μmのSiO2をストライプ状にエッチング除去
する。次にリフトオフ法により、窓が開いたコンタクト
層表面に、幅8μmのAuZn層(p側電極)11を蒸
着し合金化する。次に、埋め込み層上部(SiO2 12
の表面)にTi,Pt,Auからなる直径100μmの
ボンディングパッド13を、ストライプ状のAuZn合
金層11と電気的に接触するように形成する(リフトオ
フ法)。
SiO 2 having a thickness of 0.5 μm is etched and removed in stripes on the entire surface of the thus-formed wafer. Then, by a lift-off method, an AuZn layer (p-side electrode) 11 having a width of 8 μm is vapor-deposited and alloyed on the surface of the contact layer having a window. Next, the upper part of the buried layer (SiO 2 12
A bonding pad 13 made of Ti, Pt, and Au and having a diameter of 100 μm is formed so as to be in electrical contact with the striped AuZn alloy layer 11 (lift-off method).

【0016】次に、ボンディングパッド下部以外の部分
のSiO2 をエッチング除去する。最後に、基板側にA
uGe,Ni,Auからなる電極(n側電極)14を形
成し、幅400μm、共振器長300μmにへき開して
完成する。
Next, SiO 2 in a portion other than the lower portion of the bonding pad is removed by etching. Finally, A on the board side
An electrode (n-side electrode) 14 made of uGe, Ni, Au is formed and cleaved to a width of 400 μm and a cavity length of 300 μm to complete the process.

【0017】本発明による半導体レ−ザ素子は、電極幅
が8μmかつ埋め込み層9のキャリア濃度が3×1016
cm-3である。上記実施例において、埋め込み層9のキ
ャリア濃度を3×1016cm-3としたが、埋め込み層8
のキャリア濃度を3×1016cm-3としてもよい。この
場合、漏洩電流を考慮すると、両埋め込み層8及び9の
キャリア濃度を3×1016cm-3とすることは望ましく
ない。
In the semiconductor laser device according to the present invention, the electrode width is 8 μm and the carrier concentration of the buried layer 9 is 3 × 10 16.
cm -3 . Although the carrier concentration of the buried layer 9 is set to 3 × 10 16 cm −3 in the above embodiment,
The carrier concentration may be 3 × 10 16 cm −3 . In this case, considering the leakage current, it is not desirable to set the carrier concentration of both buried layers 8 and 9 to 3 × 10 16 cm −3 .

【0018】このように、半導体レ−ザ素子の電極幅及
び一方の埋め込み層のキャリア濃度を規定することによ
り、図4に示されるように、埋め込み層の寄生容量は1
pF以下となり、寄生容量が低減されたことが分かる。
By thus defining the electrode width of the semiconductor laser device and the carrier concentration of one of the buried layers, the parasitic capacitance of the buried layer is 1 as shown in FIG.
It can be seen that the capacitance is below pF and the parasitic capacitance is reduced.

【0019】図5は本発明による半導体レ−ザ素子の小
信号周波特性を従来の半導体レ−ザ素子と比較したもの
である。バイアス電流はしきい値電流+36mAとし
た。図中(A)は本発明、つまり電極幅10μmかつキ
ャリア濃度3×1016cm-3の場合の特性を示す。
(B)は電極幅10μmかつキャリア濃度1×1018
-3、(C)は電極幅400μmかつキャリア濃度3×
1016cm-3、(D)は電極幅400μmかつキャリア
濃度1×1018cm-3の場合を示す。(A)の場合、遮
断周波数(f-3dB)は18GHz が得られた。(B),
(C),(D)は従来の例であり、遮断周波数
(f-3dB)は0.5〜13.5GHz であった。これらの
場合時定数が大きいので、ロ−ルオフ現象が大きくみら
れ、最も特性の良い(B)でさえ、f-3dB=13.5GH
z であった。
FIG. 5 is a comparison of the small signal frequency characteristic of the semiconductor laser device according to the present invention with that of a conventional semiconductor laser device. The bias current was a threshold current +36 mA. In the figure, (A) shows the characteristics of the present invention, that is, the case where the electrode width is 10 μm and the carrier concentration is 3 × 10 16 cm −3 .
(B) electrode width 10 μm and carrier concentration 1 × 10 18 c
m -3 , (C) are electrode width 400 μm and carrier concentration 3 ×
10 16 cm −3 , (D) shows the case where the electrode width is 400 μm and the carrier concentration is 1 × 10 18 cm −3 . In the case of (A), a cutoff frequency (f -3 dB ) of 18 GHz was obtained. (B),
(C) and (D) are conventional examples, and the cutoff frequency (f -3 dB ) was 0.5 to 13.5 GHz. In these cases, since the time constant is large, the roll-off phenomenon is largely observed, and even in the case of the best characteristic (B), f -3dB = 13.5GH
It was z.

【0020】また、本発明によれば、メサやトレンチを
形成して、埋め込み層を電気的に分離する必要がない。
即ち、プロセスが簡単で、メサ幅を注意深く制御する必
要がないプレ−ナ構造なので、ウェハ全面にわたり、歩
留まり良く高速動作をする素子を得ることがでる。
Further, according to the present invention, it is not necessary to form a mesa or trench to electrically isolate the buried layer.
That is, since the planar structure is simple in process and does not require careful control of the mesa width, it is possible to obtain an element that operates at high speed with good yield over the entire surface of the wafer.

【0021】[0021]

【発明の効果】本発明により、メサ、トレンチを形成し
ない簡単なプレ−ナ構造で、寄生容量を十分に低減し、
高い歩留まりで超高速動作する半導体レ−ザ素子を得る
ことができる。
According to the present invention, the parasitic capacitance is sufficiently reduced with a simple planar structure without forming mesas and trenches.
It is possible to obtain a semiconductor laser device that operates at an ultrahigh speed with a high yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の半導体レ−ザ素子の斜視図で
ある。
FIG. 1 is a perspective view of a semiconductor laser device according to an embodiment of the present invention.

【図2】トレンチ構造の半導体レ−ザ素子の斜視図であ
る。
FIG. 2 is a perspective view of a semiconductor laser device having a trench structure.

【図3】メサ構造の半導体レ−ザ素子の斜視図である。FIG. 3 is a perspective view of a semiconductor laser device having a mesa structure.

【図4】埋め込み層キャリア濃度と寄生容量の関係を示
す図である。
FIG. 4 is a diagram showing a relationship between a buried layer carrier concentration and a parasitic capacitance.

【図5】本発明および従来の半導体レ−ザ素子の小信号
周波数特性を示す図である。
FIG. 5 is a diagram showing small signal frequency characteristics of the semiconductor laser device of the present invention and the conventional semiconductor laser device.

【符号の説明】[Explanation of symbols]

1…n−InP基板、2…回折格子、3…n−InGa
AsPガイド層、4…InGaAsP活性層、5…In
GaAsPアンチメルトバック層、6…p−InPクラ
ッド層、7…p−InGaAsPコンタクト層、8…p
−InP埋め込み層、9…n−InP埋め込み層、10
…n−InGaAsPキャップ層、11…AuZn合金
層(p側電極)、12…SiO2 膜、13…Ti/Pt
/Au(ボンディングパッド)、14…AuGe/Ni
/Au(n側電極)、15…メサストライプ、16…ト
レンチ(溝)、17…p側電極、18…n側電極、19
…ボンディングパッド。
1 ... n-InP substrate, 2 ... diffraction grating, 3 ... n-InGa
AsP guide layer, 4 ... InGaAsP active layer, 5 ... In
GaAsP anti-meltback layer, 6 ... p-InP clad layer, 7 ... p-InGaAsP contact layer, 8 ... p
-InP buried layer, 9 ... n-InP buried layer, 10
... n-InGaAsP cap layer, 11 ... AuZn alloy layer (p-side electrode), 12 ... SiO2 film, 13 ... Ti / Pt
/ Au (bonding pad), 14 ... AuGe / Ni
/ Au (n-side electrode), 15 ... Mesa stripe, 16 ... Trench (groove), 17 ... P-side electrode, 18 ... N-side electrode, 19
… Bonding pad.

Claims (1)

【特許請求の範囲】 【請求項1】 第一の導電型の半導体基板上に、第一ま
たは第二の導電型の活性層と第二の導電型からなるクラ
ッド層、第二の導電型からなるコンタクト層とを順に積
層してなるメサ形状の半導体結晶を設け、これを前記活
性層よりバンドギャップの大きい第二の導電型の埋め込
み層、および第一の導電型の埋め込み層で埋め込んでな
り、前記コンタクト層上にストライプ状の電極を形成し
てなる半導体レ−ザにおいて、前記ストライプ状の電極
幅が10μm以下であり、かつ前記第一または第二の導
電型の埋め込み層のキャリア濃度が5×1016cm-3
下であることを特徴とした半導体レ−ザ素子。
Claim: What is claimed is: 1. A semiconductor substrate of a first conductivity type, a clad layer comprising an active layer of the first or second conductivity type and a second conductivity type, and a second conductivity type. A semiconductor crystal in the form of a mesa formed by sequentially stacking a contact layer that is formed on the semiconductor layer, and burying it with a second conductivity type buried layer having a band gap larger than that of the active layer and a first conductivity type buried layer. A semiconductor laser in which a striped electrode is formed on the contact layer, the striped electrode width is 10 μm or less, and the carrier concentration of the first or second conductivity type buried layer is A semiconductor laser device having a size of 5 × 10 16 cm −3 or less.
JP17962691A 1991-07-19 1991-07-19 Semiconductor laser device Pending JPH0529703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17962691A JPH0529703A (en) 1991-07-19 1991-07-19 Semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17962691A JPH0529703A (en) 1991-07-19 1991-07-19 Semiconductor laser device

Publications (1)

Publication Number Publication Date
JPH0529703A true JPH0529703A (en) 1993-02-05

Family

ID=16069058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17962691A Pending JPH0529703A (en) 1991-07-19 1991-07-19 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JPH0529703A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419411B2 (en) 2014-06-02 2016-08-16 Sumitomo Electric Device Innovations, Inc. Semiconductor laser diode
US9466947B2 (en) 2014-08-22 2016-10-11 Sumitomo Electric Device Innovations, Inc. Semiconductor laser diode with shortened cavity length
US9800021B2 (en) 2014-04-25 2017-10-24 Sumitomo Electric Device Innovations, Inc. Semiconductor laser device and manufacturing method of the same
US20180076596A1 (en) 2014-04-25 2018-03-15 Sumitomo Electric Device Innovations, Inc. Semiconductor laser device and manufacturing method of the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800021B2 (en) 2014-04-25 2017-10-24 Sumitomo Electric Device Innovations, Inc. Semiconductor laser device and manufacturing method of the same
US20180076596A1 (en) 2014-04-25 2018-03-15 Sumitomo Electric Device Innovations, Inc. Semiconductor laser device and manufacturing method of the same
US10326257B2 (en) 2014-04-25 2019-06-18 Sumitomo Electric Device Innovations, Inc. Semiconductor laser device and manufacturing method of the same
US9419411B2 (en) 2014-06-02 2016-08-16 Sumitomo Electric Device Innovations, Inc. Semiconductor laser diode
US9466947B2 (en) 2014-08-22 2016-10-11 Sumitomo Electric Device Innovations, Inc. Semiconductor laser diode with shortened cavity length

Similar Documents

Publication Publication Date Title
JP3104789B2 (en) Semiconductor optical device and method of manufacturing the same
JP3230785B2 (en) Semiconductor laser and method of manufacturing the same
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2002359437A (en) Optical semiconductor device and method for manufacturing optical semiconductor device
US4121179A (en) Semiconductor injection laser
US4677634A (en) Double heterojunction semiconductor laser having improved high-frequency characteristics
JPH0529703A (en) Semiconductor laser device
JP2002232079A (en) Ridge waveguide type optical semiconductor device and method of manufacturing the same
JP2539416B2 (en) Semiconductor laser device
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JP2940185B2 (en) Embedded semiconductor laser
JP2523643B2 (en) Semiconductor laser device
JP2002232069A (en) Method for manufacturing optical semiconductor device
US7564883B2 (en) Optical semiconductor device and method for fabricating the same
JPS63288082A (en) semiconductor laser equipment
JPS6331187A (en) Semiconductor laser
JPH06104527A (en) Fabrication of semiconductor laser
JPS6255990A (en) Semiconductor laser
JP2708949B2 (en) Method of manufacturing semiconductor laser device
JPH0722692A (en) Semiconductor laser
JPS63177485A (en) Semiconductor laser
JPH08222809A (en) Semiconductor light emitting device
JPH10153756A (en) Optical modulator and method of manufacturing the same, modulator integrated semiconductor laser and method of manufacturing the same
JPH02130984A (en) Semiconductor laser device
JP3149195B2 (en) Manufacturing method of semiconductor laser