JPH0529703A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPH0529703A JPH0529703A JP17962691A JP17962691A JPH0529703A JP H0529703 A JPH0529703 A JP H0529703A JP 17962691 A JP17962691 A JP 17962691A JP 17962691 A JP17962691 A JP 17962691A JP H0529703 A JPH0529703 A JP H0529703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- mesa
- inp
- carrier concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】本発明は、メサ、トレンチを形成しないプレ−
ナ構造で、寄生容量を十分に低減し、超高速動作をする
素子を歩留まり良く得ることのできる半導体レ−ザ素子
を提供することを特徴とする。 【構成】ｎ−ＩｎＰ基板１上に回折格子２、その上にｎ
−ＩｎＧａＡｓガイド層３、ＩｎＧａＡｓＰ活性層４、
アンチメルトバック層５、ｐ−ＩｎＰクラッド層６、ｐ
−ＩｎＧａＡｓＰコンタクト層７を形成する。それらを
メサ状に加工する。次に、メサ周辺にｐ−ＩｎＰ埋め込
み層８、キャリア濃度が３×１０16ｃｍ-3のｎ−ＩｎＰ
埋め込み層９、ｎ−ＩｎＧａＡｓキャップ層１０をプレ
−ナ構造に形成する。コンタクト層表面に、ストライプ
状の幅８μｍのＡｕＺｎ層１１を形成する。よって、電
極幅が１０μｍ以下、かつキャリア濃度が５×１０16ｃ
ｍ-3以下であるプレ−ナ構造であることを特徴としてい
る。
ナ構造で、寄生容量を十分に低減し、超高速動作をする
素子を歩留まり良く得ることのできる半導体レ−ザ素子
を提供することを特徴とする。 【構成】ｎ−ＩｎＰ基板１上に回折格子２、その上にｎ
−ＩｎＧａＡｓガイド層３、ＩｎＧａＡｓＰ活性層４、
アンチメルトバック層５、ｐ−ＩｎＰクラッド層６、ｐ
−ＩｎＧａＡｓＰコンタクト層７を形成する。それらを
メサ状に加工する。次に、メサ周辺にｐ−ＩｎＰ埋め込
み層８、キャリア濃度が３×１０16ｃｍ-3のｎ−ＩｎＰ
埋め込み層９、ｎ−ＩｎＧａＡｓキャップ層１０をプレ
−ナ構造に形成する。コンタクト層表面に、ストライプ
状の幅８μｍのＡｕＺｎ層１１を形成する。よって、電
極幅が１０μｍ以下、かつキャリア濃度が５×１０16ｃ
ｍ-3以下であるプレ−ナ構造であることを特徴としてい
る。
Description
【０００１】
【産業上の利用分野】本発明は１０GHz 以上の超高速で
動作する半導体レ−ザ素子に関するものである。
動作する半導体レ−ザ素子に関するものである。
【０００２】
【従来の技術】より多くの情報を伝送するために、高速
の光通信システムの開発が盛んに行われている。このよ
うな光通信システムには、高速で動作する半導体レ−ザ
が不可欠である。半導体レ−ザを高速で動作させるため
には、以下の３点が重要であることが分かっている。 （１）素子の時定数を小さくする。 （２）緩和振動周波数を大きくする。 （３）ダンピングを低減する。
の光通信システムの開発が盛んに行われている。このよ
うな光通信システムには、高速で動作する半導体レ−ザ
が不可欠である。半導体レ−ザを高速で動作させるため
には、以下の３点が重要であることが分かっている。 （１）素子の時定数を小さくする。 （２）緩和振動周波数を大きくする。 （３）ダンピングを低減する。
【０００３】この中でも最も重要なことは、（１）の素
子の時定数を小さくすることである。（２）、（３）は
さらに高い周波数帯域で特に必要になる。以下、高速半
導体レ−ザにおいて、最も重要な素子の時定数を低減す
るための現状の技術について述べる。
子の時定数を小さくすることである。（２）、（３）は
さらに高い周波数帯域で特に必要になる。以下、高速半
導体レ−ザにおいて、最も重要な素子の時定数を低減す
るための現状の技術について述べる。
【０００４】光通信用の半導体レ−ザは、基本横モ−ド
発振が容易に得られる埋め込み構造を採用することが多
い。この埋め込み構造は、埋め込み層と呼ばれる電流ブ
ロックのために層を持つ。この部分に大きな寄生容量が
ある。この寄生容量を電気的に分離するため、活性層の
両横に溝を設けたり（トレンチ構造）、活性層周辺部分
以外の埋め込み層を除去する（メサ構造）方法が採られ
ている。例えば、エレクトロニクスレタ−ズ（ＥＬＥＣ
ＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）誌、第２１巻，第２
２号，第１１４４頁〜第１１４５頁（トレンチ構造）、
フォトニクステクノロジ−レタ−ズ（ＩＥＥＥ ＰＨＯ
ＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹＬＥＴＴＥＲＳ）
誌，第２巻，第４号，第２２９頁〜第２３０頁（メサ構
造）に報告されている。
発振が容易に得られる埋め込み構造を採用することが多
い。この埋め込み構造は、埋め込み層と呼ばれる電流ブ
ロックのために層を持つ。この部分に大きな寄生容量が
ある。この寄生容量を電気的に分離するため、活性層の
両横に溝を設けたり（トレンチ構造）、活性層周辺部分
以外の埋め込み層を除去する（メサ構造）方法が採られ
ている。例えば、エレクトロニクスレタ−ズ（ＥＬＥＣ
ＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ）誌、第２１巻，第２
２号，第１１４４頁〜第１１４５頁（トレンチ構造）、
フォトニクステクノロジ−レタ−ズ（ＩＥＥＥ ＰＨＯ
ＴＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹＬＥＴＴＥＲＳ）
誌，第２巻，第４号，第２２９頁〜第２３０頁（メサ構
造）に報告されている。
【０００５】トレンチ構造の半導体レ−ザの構造を図２
に示す。１回目の結晶成長でｎ−ＩｎＰ基板１上にＩｎ
ＧａＡｓ（Ｐ）とＩｎＰからなるダブルヘテロ結晶を成
長させ、このウェハをメサストライプ状に加工する（１
５）。次に２回目の結晶成長で、ストライプ周辺に、活
性層よりバンドギャプの大きい結晶、例えばｐ−ＩｎＰ
層８、ｎ−ＩｎＰ層９を成長させ、埋め込み層を形成す
る。次に、ウェハ全面にＳｉＯ2 を形成しフォトリソグ
ラフィ−技術で活性層の両側にストライプ状の窓を開け
る。次に、エッチングにより活性層の両横の埋め込み層
に、基板に達するまでの溝（トレンチ）１６を形成す
る。次に、ウェハ全面にＳｉＯ2膜１２を形成し、フォ
トリソグラフィ−技術により、トレンチで挟まれた活性
層ストライプの上の部分のコンタクト層表面部分に、窓
を開ける。最後に、ウェハ表面にボンディングパッド１
９とｐ側電極１７及び基板側のｎ側電極１８を形成し、
幅４００μｍ、共振器長３００μｍのサイズにへき開し
て完成する。
に示す。１回目の結晶成長でｎ−ＩｎＰ基板１上にＩｎ
ＧａＡｓ（Ｐ）とＩｎＰからなるダブルヘテロ結晶を成
長させ、このウェハをメサストライプ状に加工する（１
５）。次に２回目の結晶成長で、ストライプ周辺に、活
性層よりバンドギャプの大きい結晶、例えばｐ−ＩｎＰ
層８、ｎ−ＩｎＰ層９を成長させ、埋め込み層を形成す
る。次に、ウェハ全面にＳｉＯ2 を形成しフォトリソグ
ラフィ−技術で活性層の両側にストライプ状の窓を開け
る。次に、エッチングにより活性層の両横の埋め込み層
に、基板に達するまでの溝（トレンチ）１６を形成す
る。次に、ウェハ全面にＳｉＯ2膜１２を形成し、フォ
トリソグラフィ−技術により、トレンチで挟まれた活性
層ストライプの上の部分のコンタクト層表面部分に、窓
を開ける。最後に、ウェハ表面にボンディングパッド１
９とｐ側電極１７及び基板側のｎ側電極１８を形成し、
幅４００μｍ、共振器長３００μｍのサイズにへき開し
て完成する。
【０００６】メサ構造の半導体レ−ザの構造を図３に示
す。トレンチ構造の半導体レ−ザと同様に、２回の結晶
成長で埋め込み構造のウェハを得る。次に、ウェハ全面
にＳｉＯ2 を形成し、フォトリソグラフィ−技術で活性
層周辺部分にのみストライプ状のＳｉＯ2 を形成する。
次に、ＳｉＯ2をマスクとして、エッチングにより、活
性層の周辺部分以外の埋め込み層をエッチング除去す
る。次にウェハ全面にＳｉＯ2 を形成し、フォトリソグ
ラフィ−技術により、活性層ストライプの上の部分のコ
ンタクト層表面部分に窓を開ける。最後に、ウェハ表面
にボンディングパッド１９とｐ側電極１７及び基板側の
ｎ側電極１８を形成し、幅４００μｍ、共振器長３００
μｍのへき開して完成する。
す。トレンチ構造の半導体レ−ザと同様に、２回の結晶
成長で埋め込み構造のウェハを得る。次に、ウェハ全面
にＳｉＯ2 を形成し、フォトリソグラフィ−技術で活性
層周辺部分にのみストライプ状のＳｉＯ2 を形成する。
次に、ＳｉＯ2をマスクとして、エッチングにより、活
性層の周辺部分以外の埋め込み層をエッチング除去す
る。次にウェハ全面にＳｉＯ2 を形成し、フォトリソグ
ラフィ−技術により、活性層ストライプの上の部分のコ
ンタクト層表面部分に窓を開ける。最後に、ウェハ表面
にボンディングパッド１９とｐ側電極１７及び基板側の
ｎ側電極１８を形成し、幅４００μｍ、共振器長３００
μｍのへき開して完成する。
【０００７】また、図４に電極幅をパラメ−タとして、
埋め込み層の寄生容量とキャリア濃度との関係を示す。
従来例において、埋め込み層のキャリア濃度は１×１０
18ｃｍ-3であり、かつ電極幅（あるいはメサ幅）は５〜
２０μｍであるから，埋め込み層の寄生容量は２〜８ｐ
Ｆとなってしまう。
埋め込み層の寄生容量とキャリア濃度との関係を示す。
従来例において、埋め込み層のキャリア濃度は１×１０
18ｃｍ-3であり、かつ電極幅（あるいはメサ幅）は５〜
２０μｍであるから，埋め込み層の寄生容量は２〜８ｐ
Ｆとなってしまう。
【０００８】
【発明が解決しようとする課題】従来例で示したトレン
チ，メサ構造はプロセスが複雑である。また、寄生容量
を低くするためには電極幅、つまりトレンチ及びメサの
幅を、狭くしたほうがよい。しかしトレンチ及びメサは
エッチングで形成する。そのため幅を狭くする場合に、
活性層部分にまでエッチングが及ぶこともあり、メサ
（あるいはトレンチで挟まれたメサ部分）の幅を狭く制
御することが難しい。そのため、寄生容量を十分に低減
することが困難であり、従って高速動作する素子を得る
歩留まりが良くないという欠点があった。
チ，メサ構造はプロセスが複雑である。また、寄生容量
を低くするためには電極幅、つまりトレンチ及びメサの
幅を、狭くしたほうがよい。しかしトレンチ及びメサは
エッチングで形成する。そのため幅を狭くする場合に、
活性層部分にまでエッチングが及ぶこともあり、メサ
（あるいはトレンチで挟まれたメサ部分）の幅を狭く制
御することが難しい。そのため、寄生容量を十分に低減
することが困難であり、従って高速動作する素子を得る
歩留まりが良くないという欠点があった。
【０００９】本発明は上記欠点を解決するためのもの
で、トレンチ及びメサを形成しない、プロセスの簡単な
プレ−ナ構造で、寄生容量を十分に低減し、超高速動作
する素子を歩留まり良く得ることができる半導体レ−ザ
素子を提供することにある。
で、トレンチ及びメサを形成しない、プロセスの簡単な
プレ−ナ構造で、寄生容量を十分に低減し、超高速動作
する素子を歩留まり良く得ることができる半導体レ−ザ
素子を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、第一の導電型
の半導体基板上に、第一または第二の導電型の活性層と
第二の導電型からなるクラッド層、第二の導電型からな
るコンタクト層とを順に積層してなるメサ形状の半導体
結晶を設け、これを前記活性層よりバンドギャップの大
きい第二の導電型の埋め込み層、および第一の導電型の
埋め込み層で埋め込み、前記コンタクト層上に形成され
たストライプ状の電極からなる半導体レ−ザにおいて、
前記ストライプ状の電極幅が１０μｍ以下であり、かつ
前記第一または第二の導電型の埋め込み層のキャリア濃
度が５×１０16ｃｍ-3以下であることを特徴とするもの
である。
の半導体基板上に、第一または第二の導電型の活性層と
第二の導電型からなるクラッド層、第二の導電型からな
るコンタクト層とを順に積層してなるメサ形状の半導体
結晶を設け、これを前記活性層よりバンドギャップの大
きい第二の導電型の埋め込み層、および第一の導電型の
埋め込み層で埋め込み、前記コンタクト層上に形成され
たストライプ状の電極からなる半導体レ−ザにおいて、
前記ストライプ状の電極幅が１０μｍ以下であり、かつ
前記第一または第二の導電型の埋め込み層のキャリア濃
度が５×１０16ｃｍ-3以下であることを特徴とするもの
である。
【００１１】
【作用】電極ストライプ幅を１０μｍ以下とし、かつ埋
め込み層のキャリア濃度を５×１０16ｃｍ-3以下に制御
することにより、埋め込み層の寄生容量が１ｐＦ以下と
なる（図４）。従って、素子の時定数を大幅に低減でき
る。そのため、メサやトレンチを形成して、埋め込み層
を電気的に分離する必要がない。従って、プレ−ナ構造
で超高速動作する素子を得ることができる。これは、電
極ストライプ幅が１０μｍ以下とキャリア濃度が５×１
０16ｃｍ-3以下の２つの条件を満足してはじめて実現で
きるものである。
め込み層のキャリア濃度を５×１０16ｃｍ-3以下に制御
することにより、埋め込み層の寄生容量が１ｐＦ以下と
なる（図４）。従って、素子の時定数を大幅に低減でき
る。そのため、メサやトレンチを形成して、埋め込み層
を電気的に分離する必要がない。従って、プレ−ナ構造
で超高速動作する素子を得ることができる。これは、電
極ストライプ幅が１０μｍ以下とキャリア濃度が５×１
０16ｃｍ-3以下の２つの条件を満足してはじめて実現で
きるものである。
【００１２】
【実施例】以下、図面を参照しながら本発明を１．５μ
ｍ帯分布帰還型半導体レ−ザに応用した例についての実
施例を示す。
ｍ帯分布帰還型半導体レ−ザに応用した例についての実
施例を示す。
【００１３】図１は本発明による半導体レ−ザ素子の断
面斜視図である。まず、ｎ−ＩｎＰ基板１上に干渉露光
法で回折格子２を形成し、その上に厚さ０．１μｍのｎ
−ＩｎＧａＡｓＰガイド層３、厚さ０．１μｍのＩｎＧ
ａＡｓＰ活性層４、厚さ０．０３μｍのアンチメルトバ
ック層５、厚さ２．５μｍのｐ−ＩｎＰクラッド層６、
厚さ０．３μｍのｐ−ＩｎＧａＡｓＰコンタクト層７を
連続的に成長する。次に、フォトリソグラフィ−技術と
エッチング技術により、活性層の幅が約１μｍになるよ
うに、ウェハを逆メサ状に加工する。
面斜視図である。まず、ｎ−ＩｎＰ基板１上に干渉露光
法で回折格子２を形成し、その上に厚さ０．１μｍのｎ
−ＩｎＧａＡｓＰガイド層３、厚さ０．１μｍのＩｎＧ
ａＡｓＰ活性層４、厚さ０．０３μｍのアンチメルトバ
ック層５、厚さ２．５μｍのｐ−ＩｎＰクラッド層６、
厚さ０．３μｍのｐ−ＩｎＧａＡｓＰコンタクト層７を
連続的に成長する。次に、フォトリソグラフィ−技術と
エッチング技術により、活性層の幅が約１μｍになるよ
うに、ウェハを逆メサ状に加工する。
【００１４】次に、２回目の結晶成長によって、メサ周
辺を厚さ２μｍのｐ−ＩｎＰ埋め込み層８（キャリア濃
度：０．９×１０18ｃｍ-3）、厚さ２μｍのｎ−ＩｎＰ
埋め込み層９（キャリア濃度：３×１０16ｃｍ-3）、厚
さ０．５μｍのｎ−ＩｎＧａＡｓＰキャップ層１０を成
長する。
辺を厚さ２μｍのｐ−ＩｎＰ埋め込み層８（キャリア濃
度：０．９×１０18ｃｍ-3）、厚さ２μｍのｎ−ＩｎＰ
埋め込み層９（キャリア濃度：３×１０16ｃｍ-3）、厚
さ０．５μｍのｎ−ＩｎＧａＡｓＰキャップ層１０を成
長する。
【００１５】この様にしてできたウェハの全面に厚さ
０．５μｍのＳｉＯ2をストライプ状にエッチング除去
する。次にリフトオフ法により、窓が開いたコンタクト
層表面に、幅８μｍのＡｕＺｎ層（ｐ側電極）１１を蒸
着し合金化する。次に、埋め込み層上部（ＳｉＯ2 １２
の表面）にＴｉ，Ｐｔ，Ａｕからなる直径１００μｍの
ボンディングパッド１３を、ストライプ状のＡｕＺｎ合
金層１１と電気的に接触するように形成する（リフトオ
フ法）。
０．５μｍのＳｉＯ2をストライプ状にエッチング除去
する。次にリフトオフ法により、窓が開いたコンタクト
層表面に、幅８μｍのＡｕＺｎ層（ｐ側電極）１１を蒸
着し合金化する。次に、埋め込み層上部（ＳｉＯ2 １２
の表面）にＴｉ，Ｐｔ，Ａｕからなる直径１００μｍの
ボンディングパッド１３を、ストライプ状のＡｕＺｎ合
金層１１と電気的に接触するように形成する（リフトオ
フ法）。
【００１６】次に、ボンディングパッド下部以外の部分
のＳｉＯ2 をエッチング除去する。最後に、基板側にＡ
ｕＧｅ，Ｎｉ，Ａｕからなる電極（ｎ側電極）１４を形
成し、幅４００μｍ、共振器長３００μｍにへき開して
完成する。
のＳｉＯ2 をエッチング除去する。最後に、基板側にＡ
ｕＧｅ，Ｎｉ，Ａｕからなる電極（ｎ側電極）１４を形
成し、幅４００μｍ、共振器長３００μｍにへき開して
完成する。
【００１７】本発明による半導体レ−ザ素子は、電極幅
が８μｍかつ埋め込み層９のキャリア濃度が３×１０16
ｃｍ-3である。上記実施例において、埋め込み層９のキ
ャリア濃度を３×１０16ｃｍ-3としたが、埋め込み層８
のキャリア濃度を３×１０16ｃｍ-3としてもよい。この
場合、漏洩電流を考慮すると、両埋め込み層８及び９の
キャリア濃度を３×１０16ｃｍ-3とすることは望ましく
ない。
が８μｍかつ埋め込み層９のキャリア濃度が３×１０16
ｃｍ-3である。上記実施例において、埋め込み層９のキ
ャリア濃度を３×１０16ｃｍ-3としたが、埋め込み層８
のキャリア濃度を３×１０16ｃｍ-3としてもよい。この
場合、漏洩電流を考慮すると、両埋め込み層８及び９の
キャリア濃度を３×１０16ｃｍ-3とすることは望ましく
ない。
【００１８】このように、半導体レ−ザ素子の電極幅及
び一方の埋め込み層のキャリア濃度を規定することによ
り、図４に示されるように、埋め込み層の寄生容量は１
ｐＦ以下となり、寄生容量が低減されたことが分かる。
び一方の埋め込み層のキャリア濃度を規定することによ
り、図４に示されるように、埋め込み層の寄生容量は１
ｐＦ以下となり、寄生容量が低減されたことが分かる。
【００１９】図５は本発明による半導体レ−ザ素子の小
信号周波特性を従来の半導体レ−ザ素子と比較したもの
である。バイアス電流はしきい値電流＋３６ｍＡとし
た。図中（Ａ）は本発明、つまり電極幅１０μｍかつキ
ャリア濃度３×１０16ｃｍ-3の場合の特性を示す。
（Ｂ）は電極幅１０μｍかつキャリア濃度１×１０18ｃ
ｍ-3、（Ｃ）は電極幅４００μｍかつキャリア濃度３×
１０16ｃｍ-3、（Ｄ）は電極幅４００μｍかつキャリア
濃度１×１０18ｃｍ-3の場合を示す。（Ａ）の場合、遮
断周波数（ｆ-3dB）は１８GHz が得られた。（Ｂ），
（Ｃ），（Ｄ）は従来の例であり、遮断周波数
（ｆ-3dB）は０．５〜１３．５GHz であった。これらの
場合時定数が大きいので、ロ−ルオフ現象が大きくみら
れ、最も特性の良い（Ｂ）でさえ、ｆ-3dB＝１３．５GH
z であった。
信号周波特性を従来の半導体レ−ザ素子と比較したもの
である。バイアス電流はしきい値電流＋３６ｍＡとし
た。図中（Ａ）は本発明、つまり電極幅１０μｍかつキ
ャリア濃度３×１０16ｃｍ-3の場合の特性を示す。
（Ｂ）は電極幅１０μｍかつキャリア濃度１×１０18ｃ
ｍ-3、（Ｃ）は電極幅４００μｍかつキャリア濃度３×
１０16ｃｍ-3、（Ｄ）は電極幅４００μｍかつキャリア
濃度１×１０18ｃｍ-3の場合を示す。（Ａ）の場合、遮
断周波数（ｆ-3dB）は１８GHz が得られた。（Ｂ），
（Ｃ），（Ｄ）は従来の例であり、遮断周波数
（ｆ-3dB）は０．５〜１３．５GHz であった。これらの
場合時定数が大きいので、ロ−ルオフ現象が大きくみら
れ、最も特性の良い（Ｂ）でさえ、ｆ-3dB＝１３．５GH
z であった。
【００２０】また、本発明によれば、メサやトレンチを
形成して、埋め込み層を電気的に分離する必要がない。
即ち、プロセスが簡単で、メサ幅を注意深く制御する必
要がないプレ−ナ構造なので、ウェハ全面にわたり、歩
留まり良く高速動作をする素子を得ることがでる。
形成して、埋め込み層を電気的に分離する必要がない。
即ち、プロセスが簡単で、メサ幅を注意深く制御する必
要がないプレ−ナ構造なので、ウェハ全面にわたり、歩
留まり良く高速動作をする素子を得ることがでる。
【００２１】
【発明の効果】本発明により、メサ、トレンチを形成し
ない簡単なプレ−ナ構造で、寄生容量を十分に低減し、
高い歩留まりで超高速動作する半導体レ−ザ素子を得る
ことができる。
ない簡単なプレ−ナ構造で、寄生容量を十分に低減し、
高い歩留まりで超高速動作する半導体レ−ザ素子を得る
ことができる。
【図１】本発明の実施例の半導体レ−ザ素子の斜視図で
ある。
ある。
【図２】トレンチ構造の半導体レ−ザ素子の斜視図であ
る。
る。
【図３】メサ構造の半導体レ−ザ素子の斜視図である。
【図４】埋め込み層キャリア濃度と寄生容量の関係を示
す図である。
す図である。
【図５】本発明および従来の半導体レ−ザ素子の小信号
周波数特性を示す図である。
周波数特性を示す図である。
１…ｎ−ＩｎＰ基板、２…回折格子、３…ｎ−ＩｎＧａ
ＡｓＰガイド層、４…ＩｎＧａＡｓＰ活性層、５…Ｉｎ
ＧａＡｓＰアンチメルトバック層、６…ｐ−ＩｎＰクラ
ッド層、７…ｐ−ＩｎＧａＡｓＰコンタクト層、８…ｐ
−ＩｎＰ埋め込み層、９…ｎ−ＩｎＰ埋め込み層、１０
…ｎ−ＩｎＧａＡｓＰキャップ層、１１…ＡｕＺｎ合金
層（ｐ側電極）、１２…ＳｉＯ2 膜、１３…Ｔｉ／Ｐｔ
／Ａｕ（ボンディングパッド）、１４…ＡｕＧｅ／Ｎｉ
／Ａｕ（ｎ側電極）、１５…メサストライプ、１６…ト
レンチ（溝）、１７…ｐ側電極、１８…ｎ側電極、１９
…ボンディングパッド。
ＡｓＰガイド層、４…ＩｎＧａＡｓＰ活性層、５…Ｉｎ
ＧａＡｓＰアンチメルトバック層、６…ｐ−ＩｎＰクラ
ッド層、７…ｐ−ＩｎＧａＡｓＰコンタクト層、８…ｐ
−ＩｎＰ埋め込み層、９…ｎ−ＩｎＰ埋め込み層、１０
…ｎ−ＩｎＧａＡｓＰキャップ層、１１…ＡｕＺｎ合金
層（ｐ側電極）、１２…ＳｉＯ2 膜、１３…Ｔｉ／Ｐｔ
／Ａｕ（ボンディングパッド）、１４…ＡｕＧｅ／Ｎｉ
／Ａｕ（ｎ側電極）、１５…メサストライプ、１６…ト
レンチ（溝）、１７…ｐ側電極、１８…ｎ側電極、１９
…ボンディングパッド。
Claims (1)
- 【特許請求の範囲】 【請求項１】 第一の導電型の半導体基板上に、第一ま
たは第二の導電型の活性層と第二の導電型からなるクラ
ッド層、第二の導電型からなるコンタクト層とを順に積
層してなるメサ形状の半導体結晶を設け、これを前記活
性層よりバンドギャップの大きい第二の導電型の埋め込
み層、および第一の導電型の埋め込み層で埋め込んでな
り、前記コンタクト層上にストライプ状の電極を形成し
てなる半導体レ−ザにおいて、前記ストライプ状の電極
幅が１０μｍ以下であり、かつ前記第一または第二の導
電型の埋め込み層のキャリア濃度が５×１０16ｃｍ-3以
下であることを特徴とした半導体レ−ザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17962691A JPH0529703A (ja) | 1991-07-19 | 1991-07-19 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17962691A JPH0529703A (ja) | 1991-07-19 | 1991-07-19 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529703A true JPH0529703A (ja) | 1993-02-05 |
Family
ID=16069058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17962691A Pending JPH0529703A (ja) | 1991-07-19 | 1991-07-19 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419411B2 (en) | 2014-06-02 | 2016-08-16 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser diode |
| US9466947B2 (en) | 2014-08-22 | 2016-10-11 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser diode with shortened cavity length |
| US9800021B2 (en) | 2014-04-25 | 2017-10-24 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser device and manufacturing method of the same |
| US20180076596A1 (en) | 2014-04-25 | 2018-03-15 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser device and manufacturing method of the same |
-
1991
- 1991-07-19 JP JP17962691A patent/JPH0529703A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9800021B2 (en) | 2014-04-25 | 2017-10-24 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser device and manufacturing method of the same |
| US20180076596A1 (en) | 2014-04-25 | 2018-03-15 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser device and manufacturing method of the same |
| US10326257B2 (en) | 2014-04-25 | 2019-06-18 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser device and manufacturing method of the same |
| US9419411B2 (en) | 2014-06-02 | 2016-08-16 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser diode |
| US9466947B2 (en) | 2014-08-22 | 2016-10-11 | Sumitomo Electric Device Innovations, Inc. | Semiconductor laser diode with shortened cavity length |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104789B2 (ja) | 半導体光素子およびその製造方法 | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2002359437A (ja) | 光半導体素子および光半導体素子の製造方法 | |
| US4121179A (en) | Semiconductor injection laser | |
| US4677634A (en) | Double heterojunction semiconductor laser having improved high-frequency characteristics | |
| JPH0529703A (ja) | 半導体レ−ザ素子 | |
| JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
| JP2539416B2 (ja) | 半導体レ−ザ装置 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP2002232069A (ja) | 光半導体装置の製造方法 | |
| US7564883B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JPS63288082A (ja) | 半導体レ−ザ装置 | |
| JPS6331187A (ja) | 半導体レ−ザ装置 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JPS6255990A (ja) | 半導体レ−ザ装置 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0722692A (ja) | 半導体レーザ | |
| JPS63177485A (ja) | 半導体レ−ザ | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH10153756A (ja) | 光変調器及びその製造方法、並びに変調器集積型半導体レーザ及びその製造方法 | |
| JPH02130984A (ja) | 半導体レーザ装置 | |
| JP3149195B2 (ja) | 半導体レーザの製造方法 |