JPH0529744A - 電子回路モジユール間の接続方法及び接続構造 - Google Patents
電子回路モジユール間の接続方法及び接続構造Info
- Publication number
- JPH0529744A JPH0529744A JP3184789A JP18478991A JPH0529744A JP H0529744 A JPH0529744 A JP H0529744A JP 3184789 A JP3184789 A JP 3184789A JP 18478991 A JP18478991 A JP 18478991A JP H0529744 A JPH0529744 A JP H0529744A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- substrate
- flexible printed
- printed wiring
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】本発明は電子回路モジュール間の接続方法及び
接続構造に関し、隣接する電子回路モジュール間の配線
距離を短縮し、信号の高速伝送を実現することを目的と
する。 【構成】フレキシブルプリント配線板２０を締結ブロッ
ク１６，１８を用いてマルチチップモジュール２の基板
４に圧接させることにより、マザーボード１０を経由せ
ずにフレキシブルプリント配線板２０を介して隣接する
マルチチップモジュール２の間で高速信号の伝送を可能
にする。低速信号は複数のマルチチップモジュール２が
搭載されたマザーボード１０を経由して隣接するマルチ
チップモジュール２に伝送するようにする。
接続構造に関し、隣接する電子回路モジュール間の配線
距離を短縮し、信号の高速伝送を実現することを目的と
する。 【構成】フレキシブルプリント配線板２０を締結ブロッ
ク１６，１８を用いてマルチチップモジュール２の基板
４に圧接させることにより、マザーボード１０を経由せ
ずにフレキシブルプリント配線板２０を介して隣接する
マルチチップモジュール２の間で高速信号の伝送を可能
にする。低速信号は複数のマルチチップモジュール２が
搭載されたマザーボード１０を経由して隣接するマルチ
チップモジュール２に伝送するようにする。
Description
【０００１】
【産業上の利用分野】本発明は一般的に電子回路モジュ
ール間の接続方法及び接続構造に関し、特に信号処理速
度の高速化と高密度実装のため、多層配線を有する基板
上に複数のＬＳＩを搭載したマルチチップモジュールを
マザーボード上に複数個隣接して実装した場合の、モジ
ュール間の信号の接続方法及び接続構造に関する。
ール間の接続方法及び接続構造に関し、特に信号処理速
度の高速化と高密度実装のため、多層配線を有する基板
上に複数のＬＳＩを搭載したマルチチップモジュールを
マザーボード上に複数個隣接して実装した場合の、モジ
ュール間の信号の接続方法及び接続構造に関する。
【０００２】近年の通信・情報システムの高速化の要求
に対応して、高速・高集積度ＬＳＩを多数個基板上に高
密度に実装しＬＳＩ間の配線距離を短縮して通信・情報
システムの高速化に対応可能な実装技術が要求されてい
る。
に対応して、高速・高集積度ＬＳＩを多数個基板上に高
密度に実装しＬＳＩ間の配線距離を短縮して通信・情報
システムの高速化に対応可能な実装技術が要求されてい
る。
【０００３】
【従来の技術】このような高密度実装の要求に対して本
出願人は先に多層配線を有する基板上に複数のＬＳＩを
高密度に実装してマルチチップモジュールを構成し、こ
のマルチチップモジュールを複数個隣接してマザーボー
ド上に搭載する実装技術を提案した。この実装技術を図
９及び図１０を参照して説明する。
出願人は先に多層配線を有する基板上に複数のＬＳＩを
高密度に実装してマルチチップモジュールを構成し、こ
のマルチチップモジュールを複数個隣接してマザーボー
ド上に搭載する実装技術を提案した。この実装技術を図
９及び図１０を参照して説明する。
【０００４】マルチチップモジュール２はその内部に多
数の配線層を有するセラミック基板等の基板４上に、放
熱用のフィン６が設けられたＬＳＩ８を複数個実装して
構成されている。マルチチップモジュール２の基板４の
裏面には複数のＩ／Ｏピン１２が設けられており、この
Ｉ／Ｏピン１２をコネクタ１４に接続することにより、
複数のマルチチップモジュール２がその内部に多数の配
線層を有するマザーボード１０上にコネクタ１４を介し
て平面的に実装され、通信装置等の電子装置を構成す
る。
数の配線層を有するセラミック基板等の基板４上に、放
熱用のフィン６が設けられたＬＳＩ８を複数個実装して
構成されている。マルチチップモジュール２の基板４の
裏面には複数のＩ／Ｏピン１２が設けられており、この
Ｉ／Ｏピン１２をコネクタ１４に接続することにより、
複数のマルチチップモジュール２がその内部に多数の配
線層を有するマザーボード１０上にコネクタ１４を介し
て平面的に実装され、通信装置等の電子装置を構成す
る。
【０００５】同一マルチチップモジュール２に搭載され
たＬＳＩ８の間は基板４内の多層配線で短距離で接続さ
れ、信号の伝搬遅延時間の短縮化が図られ、異なるマル
チチップモジュール２に搭載されたＬＳＩ８の間の信号
の伝達は、基板４の多層配線を経由し、基板４裏面のＩ
／Ｏピン１２−コネクタ１４−マザーボード１０−他の
コネクタ１４−Ｉ／Ｏピン１２−基板４−ＬＳＩ８の経
路を通って行われる。
たＬＳＩ８の間は基板４内の多層配線で短距離で接続さ
れ、信号の伝搬遅延時間の短縮化が図られ、異なるマル
チチップモジュール２に搭載されたＬＳＩ８の間の信号
の伝達は、基板４の多層配線を経由し、基板４裏面のＩ
／Ｏピン１２−コネクタ１４−マザーボード１０−他の
コネクタ１４−Ｉ／Ｏピン１２−基板４−ＬＳＩ８の経
路を通って行われる。
【０００６】
【発明が解決しようとする課題】上述したような従来の
実装構造では、マルチチップモジュール２内のＬＳＩ間
の配線距離は基板４の多層配線部で短縮化可能である
が、異なるマルチチップモジュール２上に搭載されたＬ
ＳＩ間の配線距離は上述したようにマザーボードを経由
するため数倍にも達し、信号の高速伝送の要求を実現す
る上で大きな課題となっている。また、従来の実装構造
では異なるマルチチップモジュール間では全ての信号が
マザーボードを通るため、配線の収容性に問題があっ
た。
実装構造では、マルチチップモジュール２内のＬＳＩ間
の配線距離は基板４の多層配線部で短縮化可能である
が、異なるマルチチップモジュール２上に搭載されたＬ
ＳＩ間の配線距離は上述したようにマザーボードを経由
するため数倍にも達し、信号の高速伝送の要求を実現す
る上で大きな課題となっている。また、従来の実装構造
では異なるマルチチップモジュール間では全ての信号が
マザーボードを通るため、配線の収容性に問題があっ
た。
【０００７】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、隣接する電子回路
モジュール間の配線距離を短縮し、信号の高速伝送を実
現する電子回路モジュール間の接続方法及び接続構造を
提供することである。
のであり、その目的とするところは、隣接する電子回路
モジュール間の配線距離を短縮し、信号の高速伝送を実
現する電子回路モジュール間の接続方法及び接続構造を
提供することである。
【０００８】
【課題を解決するための手段】本発明の一側面による
と、多層の配線層を有する基板表面に複数の電子部品を
実装してなる電子回路モジュールをマザーボード上にコ
ネクタ接続により複数個搭載して構成される電子装置に
おいて、電子回路モジュールの基板の表面又は裏面に他
のモジュールとの接続用のパッドを形成し、該パッドに
フレキシブルプリント配線板の導体パターンを締結部材
で圧接することを特徴とする電子回路モジュール間の接
続方法が提供される。
と、多層の配線層を有する基板表面に複数の電子部品を
実装してなる電子回路モジュールをマザーボード上にコ
ネクタ接続により複数個搭載して構成される電子装置に
おいて、電子回路モジュールの基板の表面又は裏面に他
のモジュールとの接続用のパッドを形成し、該パッドに
フレキシブルプリント配線板の導体パターンを締結部材
で圧接することを特徴とする電子回路モジュール間の接
続方法が提供される。
【０００９】本発明の他の側面によると、多層の配線層
を有する基板表面に複数の電子部品を実装して成る電子
回路モジュールを、マザーボード上に平面的に複数個搭
載して構成される電子装置において、前記基板の裏面に
基板端面から突出するリードを設け、下部締結ブロック
により隣接する電子回路モジュールの基板の端部をマザ
ーボード上で支持し、フレキシブルプリント配線板を屈
曲してその両側部に設けた接続部がマザーボードに圧接
するとともに概略中央部に設けた接点部が前記リードに
圧接するように、該フレキシブルプリント配線板を間に
はさんで上部締結ブロックを前記下部締結ブロック及び
マザーボードに締結したことを特徴とする電子回路モジ
ュール間の接続構造が提供される。
を有する基板表面に複数の電子部品を実装して成る電子
回路モジュールを、マザーボード上に平面的に複数個搭
載して構成される電子装置において、前記基板の裏面に
基板端面から突出するリードを設け、下部締結ブロック
により隣接する電子回路モジュールの基板の端部をマザ
ーボード上で支持し、フレキシブルプリント配線板を屈
曲してその両側部に設けた接続部がマザーボードに圧接
するとともに概略中央部に設けた接点部が前記リードに
圧接するように、該フレキシブルプリント配線板を間に
はさんで上部締結ブロックを前記下部締結ブロック及び
マザーボードに締結したことを特徴とする電子回路モジ
ュール間の接続構造が提供される。
【００１０】
【作用】本発明の一側面によると、上述したようにフレ
キシブルプリント配線板を使用したことにより、電子回
路モジュール間の高速信号の接続の一部または全部をマ
ザーボードを経由せずにフレキシブルプリント配線板に
より達成することができ、信号伝達距離の大幅な短縮化
が可能になる。
キシブルプリント配線板を使用したことにより、電子回
路モジュール間の高速信号の接続の一部または全部をマ
ザーボードを経由せずにフレキシブルプリント配線板に
より達成することができ、信号伝達距離の大幅な短縮化
が可能になる。
【００１１】本発明の他の側面によると、コネクタを使
用せずに締結部材とフレキシブルプリント配線板の組合
せにより複数の電子回路モジュールをマザーボード上に
実装したため、高速信号はフレキシブルプリント配線板
を経由して直接他の電子回路モジュールに伝送すること
ができ、低速信号はフレキシブルプリント配線板及びマ
ザーボードを経由して他の電子回路モジュールに伝送す
ることができるので、高速信号及び低速信号の配線ルー
トを適正に選択することができる。
用せずに締結部材とフレキシブルプリント配線板の組合
せにより複数の電子回路モジュールをマザーボード上に
実装したため、高速信号はフレキシブルプリント配線板
を経由して直接他の電子回路モジュールに伝送すること
ができ、低速信号はフレキシブルプリント配線板及びマ
ザーボードを経由して他の電子回路モジュールに伝送す
ることができるので、高速信号及び低速信号の配線ルー
トを適正に選択することができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照にして詳
細に説明する。実施例の説明において、図９及び図１０
に示した従来例と実質的同一構成部分については同一符
号を付して説明する。
細に説明する。実施例の説明において、図９及び図１０
に示した従来例と実質的同一構成部分については同一符
号を付して説明する。
【００１３】まず、図１及び図２を参照して本発明の第
１実施例について説明する。マルチチップモジュール２
はその内部に多数の配線層を有するセラミック基板等の
基板４上に放熱フィン６の取り付けられたＬＳＩ８を高
密度に実装して構成されている。このように構成された
マルチチップモジュール２はＩ／Ｏピン１２を介してコ
ネクタ１４に接続され、複数のマルチチップモジュール
２がその内部に多層の配線層を有するマザーボード１０
にコネクタ１４を介して平面的に実装され、通信装置等
の電子装置が構成されている。
１実施例について説明する。マルチチップモジュール２
はその内部に多数の配線層を有するセラミック基板等の
基板４上に放熱フィン６の取り付けられたＬＳＩ８を高
密度に実装して構成されている。このように構成された
マルチチップモジュール２はＩ／Ｏピン１２を介してコ
ネクタ１４に接続され、複数のマルチチップモジュール
２がその内部に多層の配線層を有するマザーボード１０
にコネクタ１４を介して平面的に実装され、通信装置等
の電子装置が構成されている。
【００１４】本実施例の上述した構成は図９及び図１０
に示した従来例と同様であるが、本実施例ではマルチチ
ップモジュール２の基板４の端部近傍に他のモジュール
との接続用のパッドが設けられている。そしてこれらの
パッドに対応した位置に同じくパッドの形成されたフレ
キシブルプリント配線板２０を２個のマルチチップモジ
ュール２の基板４の表面に跨がるように載置し、下部締
結ブロック１６で基板４の端部を支持しながら、上部締
結ブロック１８をフレキシブルプリント配線板２０上に
載置して、締結ねじ２２を締めつけることによりフレキ
シブルプリント配線板２０のパッドを基板４の端部近傍
に形成されたパッドに圧接させるようにする。
に示した従来例と同様であるが、本実施例ではマルチチ
ップモジュール２の基板４の端部近傍に他のモジュール
との接続用のパッドが設けられている。そしてこれらの
パッドに対応した位置に同じくパッドの形成されたフレ
キシブルプリント配線板２０を２個のマルチチップモジ
ュール２の基板４の表面に跨がるように載置し、下部締
結ブロック１６で基板４の端部を支持しながら、上部締
結ブロック１８をフレキシブルプリント配線板２０上に
載置して、締結ねじ２２を締めつけることによりフレキ
シブルプリント配線板２０のパッドを基板４の端部近傍
に形成されたパッドに圧接させるようにする。
【００１５】このようにフレキシブルプリント配線板２
０で隣接するマルチチップモジュール２の基板４表面に
形成されたパターンを直接接続することにより、高速信
号をマザーボード１０を経由せずにフレキシブルプリン
ト配線板２０で直接隣接するマルチチップモジュール２
のＬＳＩ８に伝送することができ、信号伝達距離の大幅
な短縮化を図ることができる。
０で隣接するマルチチップモジュール２の基板４表面に
形成されたパターンを直接接続することにより、高速信
号をマザーボード１０を経由せずにフレキシブルプリン
ト配線板２０で直接隣接するマルチチップモジュール２
のＬＳＩ８に伝送することができ、信号伝達距離の大幅
な短縮化を図ることができる。
【００１６】低速信号は従来のように、一方のマルチチ
ップモジュール２のＬＳＩ８から基板４の多層配線を経
由し、基板裏面のＩ／Ｏピン１２−コネクタ１４−マザ
ーボード１０−コネクタ１４−Ｉ／Ｏピン１２−基板４
−ＬＳＩ８の経路を通って隣接するマルチチップモジュ
ール２のＬＳＩ８に伝達される。
ップモジュール２のＬＳＩ８から基板４の多層配線を経
由し、基板裏面のＩ／Ｏピン１２−コネクタ１４−マザ
ーボード１０−コネクタ１４−Ｉ／Ｏピン１２−基板４
−ＬＳＩ８の経路を通って隣接するマルチチップモジュ
ール２のＬＳＩ８に伝達される。
【００１７】フレキシブルプリント配線板２０はその内
部にアースパターンを設けることによりインピーダンス
の整合が可能であり、また、従来例に比較すると高速信
号経路における接続点が少ないため、信号品質の劣化を
抑えることが可能である。
部にアースパターンを設けることによりインピーダンス
の整合が可能であり、また、従来例に比較すると高速信
号経路における接続点が少ないため、信号品質の劣化を
抑えることが可能である。
【００１８】図３は本発明の第２実施例断面図を示して
おり、本実施例においては基板４の裏面の端部近傍に他
のモジュールとの接続用のパッドを設けてあり、このパ
ッドにフレキシブルプリント配線板２０のパッドを下部
締結ブロック１６ａ、上部締結ブロック１８ａ及び締結
ねじ２２により圧接するように構成している。このよう
にフレキシブルプリント配線板２０を基板４の裏面に圧
接させるように構成しても上述した第１実施例と同様な
効果を得ることができる。
おり、本実施例においては基板４の裏面の端部近傍に他
のモジュールとの接続用のパッドを設けてあり、このパ
ッドにフレキシブルプリント配線板２０のパッドを下部
締結ブロック１６ａ、上部締結ブロック１８ａ及び締結
ねじ２２により圧接するように構成している。このよう
にフレキシブルプリント配線板２０を基板４の裏面に圧
接させるように構成しても上述した第１実施例と同様な
効果を得ることができる。
【００１９】図４は本発明の第３実施例断面図を示して
おり、基板４の裏面の端部から突出するようにリード２
４を設け、このリード２４に下部締結ブロック１６ｂ、
上部締結ブロック１８ｂ及び締結ねじ２２を使用して、
フレキシブルプリント配線板２０´に形成した接点部を
圧接するように構成したものである。このような構成に
おいても、上述した第１及び第２実施例と同様な信号伝
達距離の大幅な短縮化を図ることができる。基板４の端
部に形成するリード２４は、基板４の表面側に形成する
ようにしてもよい。
おり、基板４の裏面の端部から突出するようにリード２
４を設け、このリード２４に下部締結ブロック１６ｂ、
上部締結ブロック１８ｂ及び締結ねじ２２を使用して、
フレキシブルプリント配線板２０´に形成した接点部を
圧接するように構成したものである。このような構成に
おいても、上述した第１及び第２実施例と同様な信号伝
達距離の大幅な短縮化を図ることができる。基板４の端
部に形成するリード２４は、基板４の表面側に形成する
ようにしてもよい。
【００２０】次に図５及び図６を参照して本発明の第４
実施例について説明する。本実施例においては、マルチ
チップモジュール２をマザーボード１０に搭載するのに
コネクタを用いずに下部締結ブロック２６、フレキシブ
ルプリント配線板３０及び上部締結ブロック３２を用い
て搭載するようにしたものである。
実施例について説明する。本実施例においては、マルチ
チップモジュール２をマザーボード１０に搭載するのに
コネクタを用いずに下部締結ブロック２６、フレキシブ
ルプリント配線板３０及び上部締結ブロック３２を用い
て搭載するようにしたものである。
【００２１】即ち、下部締結ブロック２６を隣接するマ
ルチチップモジュール２の基板４の端部を支持するよう
にマザーボード１０上に配置し、各々の下部締結ブロッ
ク２６上にフレキシブルプリント配線板３０を図５及び
図６に示すように屈曲して載置する。下部締結ブロック
２６の両端部表面には位置決め用の凸部２８が設けられ
ている。
ルチチップモジュール２の基板４の端部を支持するよう
にマザーボード１０上に配置し、各々の下部締結ブロッ
ク２６上にフレキシブルプリント配線板３０を図５及び
図６に示すように屈曲して載置する。下部締結ブロック
２６の両端部表面には位置決め用の凸部２８が設けられ
ている。
【００２２】フレキシブルプリント配線板３０上には図
７に示すような複数の導体パターン４０が形成されてい
る。導体パターン４０の中央部には連続した接点部４２
ａ又は互いに離間した２個の接点部４２ｂが形成されて
いる。そして、各々の導体パターン４０の端部には接続
部４４がフレキシブルプリント配線板３０の端部から突
出して設けられている。また、接点部４２ｃだけで構成
されるパターンも設けられている。
７に示すような複数の導体パターン４０が形成されてい
る。導体パターン４０の中央部には連続した接点部４２
ａ又は互いに離間した２個の接点部４２ｂが形成されて
いる。そして、各々の導体パターン４０の端部には接続
部４４がフレキシブルプリント配線板３０の端部から突
出して設けられている。また、接点部４２ｃだけで構成
されるパターンも設けられている。
【００２３】各マルチチップモジュール２の基板４の裏
面にはその端部から突出するようにリード２４が形成さ
れており、上部締結ブロック３２をフレキシブルプリン
ト配線板３０及びリード２４上に載置し、止金具３４で
基板４を押さえるように締結ねじ３６をマザーボード１
０に締めつけることにより、基板４の端部に形成された
リード２４をフレキシブルプリント配線板３０の接点部
４２ａ，４２ｂ，４２ｃに圧接させるとともに、フレキ
シブルプリント配線板３０の各導体パターン４０の端部
に形成された接続部４４をマザーボード１０上のパター
ンに圧接させるようにする。
面にはその端部から突出するようにリード２４が形成さ
れており、上部締結ブロック３２をフレキシブルプリン
ト配線板３０及びリード２４上に載置し、止金具３４で
基板４を押さえるように締結ねじ３６をマザーボード１
０に締めつけることにより、基板４の端部に形成された
リード２４をフレキシブルプリント配線板３０の接点部
４２ａ，４２ｂ，４２ｃに圧接させるとともに、フレキ
シブルプリント配線板３０の各導体パターン４０の端部
に形成された接続部４４をマザーボード１０上のパター
ンに圧接させるようにする。
【００２４】この場合、基板４を各下部締結ブロック２
６に設けられた位置決め用凸部２８の端部に当接させる
ことにより基板４の位置決めを行うことができる。ま
た、マルチチップモジュール２はコネクタを用いずにマ
ザーボード１０上に搭載しているので、止金具３４で各
マルチチップモジュール２の基板４を押さえながら締結
ねじ３６をマザーボード１０に対して締めつけることに
より、マルチチップモジュール２をマザーボード１０に
搭載することができる。
６に設けられた位置決め用凸部２８の端部に当接させる
ことにより基板４の位置決めを行うことができる。ま
た、マルチチップモジュール２はコネクタを用いずにマ
ザーボード１０上に搭載しているので、止金具３４で各
マルチチップモジュール２の基板４を押さえながら締結
ねじ３６をマザーボード１０に対して締めつけることに
より、マルチチップモジュール２をマザーボード１０に
搭載することができる。
【００２５】プリント配線板３０上に形成された接点部
４２ａにより、信号を隣接するマルチチップモジュール
２に接続できるとともに、導体パターン４０及び接続部
４４を介してマザーボード１０にも接続することができ
る。接点部４２ｂは互いに離間しているため、信号を隣
接するマルチチップモジュール２に接続することはでき
ず、マザーボード１０のみに接続する。また、接点部４
２ｃは独立しているため、信号を隣接するマルチチップ
モジュール２のみに接続し、マザーボード１０に接続す
ることはできない。
４２ａにより、信号を隣接するマルチチップモジュール
２に接続できるとともに、導体パターン４０及び接続部
４４を介してマザーボード１０にも接続することができ
る。接点部４２ｂは互いに離間しているため、信号を隣
接するマルチチップモジュール２に接続することはでき
ず、マザーボード１０のみに接続する。また、接点部４
２ｃは独立しているため、信号を隣接するマルチチップ
モジュール２のみに接続し、マザーボード１０に接続す
ることはできない。
【００２６】次に図８を参照して上述した第４実施例の
変形例について説明する。即ちこの変形例においては、
フレキシブルプリント配線板３０上に形成するパターン
を互いに離間した２個の接点部４２ｂを有する同一パタ
ーンにする。そして、基板４の端部から突出するリード
を長いリード４６ａと短いリード４２ｂの２種類設け、
長いリード４６ａを互いに離間した２個の接点部４２ｂ
に圧接させて、信号の隣接するマルチチップモジュール
２への接続とマザーボード１０への接続を同時に達成
し、短いリード４２ｂを一方の接点部４２ｂに圧接させ
ることにより、信号を隣接するマルチチップモジュール
に接続せずにマザーボード１０にのみ接続するようにす
る。
変形例について説明する。即ちこの変形例においては、
フレキシブルプリント配線板３０上に形成するパターン
を互いに離間した２個の接点部４２ｂを有する同一パタ
ーンにする。そして、基板４の端部から突出するリード
を長いリード４６ａと短いリード４２ｂの２種類設け、
長いリード４６ａを互いに離間した２個の接点部４２ｂ
に圧接させて、信号の隣接するマルチチップモジュール
２への接続とマザーボード１０への接続を同時に達成
し、短いリード４２ｂを一方の接点部４２ｂに圧接させ
ることにより、信号を隣接するマルチチップモジュール
に接続せずにマザーボード１０にのみ接続するようにす
る。
【００２７】図７に示すようにフレキシブルプリント配
線板に形成する導体パターンを複数種類用意するか、ま
たは、図８に示すようにフレキシブルプリント配線板上
には同一種類のパターンのみを形成し、基板の裏面に形
成するリードの長さを変えることにより高速信号及び低
速信号の配線ルートの選択に冗長性を持たせることが可
能である。
線板に形成する導体パターンを複数種類用意するか、ま
たは、図８に示すようにフレキシブルプリント配線板上
には同一種類のパターンのみを形成し、基板の裏面に形
成するリードの長さを変えることにより高速信号及び低
速信号の配線ルートの選択に冗長性を持たせることが可
能である。
【００２８】
【発明の効果】以上説明したように本発明によれば、マ
ルチチップモジュール間の信号伝達距離の大幅な短縮化
が実現されるため、システムの高速化に対応可能であ
り、また、信号経路における接続点数も減少することか
ら、高品質の信号を高速で隣接モジュールに伝達するこ
とができるという効果を奏する。
ルチチップモジュール間の信号伝達距離の大幅な短縮化
が実現されるため、システムの高速化に対応可能であ
り、また、信号経路における接続点数も減少することか
ら、高品質の信号を高速で隣接モジュールに伝達するこ
とができるという効果を奏する。
【図１】本発明の第１実施例斜視図である。
【図２】第１実施例の断面図である。
【図３】第２実施例断面図である。
【図４】第３実施例断面図である。
【図５】第４実施例斜視図である。
【図６】第４実施例断面図である。
【図７】第４実施例に使用するのに適したフレキシブル
プリント配線板の斜視図である。
プリント配線板の斜視図である。
【図８】第４実施例の変形例を示す要部斜視図である。
【図９】従来例斜視図である。
【図１０】従来例断面図である。
２ マルチチップモジュール
４ 基板
６ 放熱フィン
８ ＬＳＩ
１０ マザーボード
１２ Ｉ／Ｏピン
１４ コネクタ
１６，１６ａ，１６ｂ，２６ 下部締結ブロック
１８，１８ａ，１８ｂ，３２ 上部締結ブロック
２０，２０´，３０ フレキシブルプリント配線板
２４，４６ａ，４６ｂ リード
４２ａ，４２ｂ，４２ｃ 接点部
Claims (4)
- 【請求項１】 多層の配線層を有する基板(4) 表面に複
数の電子部品(8) を実装して成る電子回路モジュール
(2) をマザーボード(10)上にコネクタ(14)接続により複
数個搭載して構成される電子装置において、 前記電子回路モジュール(2) の基板(4) の表面又は裏面
に他のモジュールとの接続用のパッドを形成し該パッド
にフレキシブルプリント配線板(20)の導体パターンを締
結部材(16,18) で圧接することにより、 電子回路モジュール(2) 間の高速信号の接続の一部又は
全部をマザーボード(10)を経由せずにフレキシブルプリ
ント配線板(20)により達成することを特徴とする電子回
路モジュール間の接続方法。 - 【請求項２】 前記基板(4) の表面又は裏面に接続用の
パッドを形成する代わりに該基板(4) の表面又は裏面の
端部にリード(24)を基板端面から突出するように設け、 該リード(24)にフレキシブルプリント配線基板(20)の導
体パターンを締結部材(16b,18b) で圧接することを特徴
とする請求項１記載の電子回路モジュール間の接続方
法。 - 【請求項３】 多層の配線層を有する基板(4) 表面に複
数の電子部品(8) を実装して成る電子回路モジュール
(2) を、マザーボード(10)上に平面的に複数個搭載して
構成される電子装置において、 前記基板(4) の裏面に基板端面から突出するリード(24)
を設け、 下部締結ブロック(26)により隣接する電子回路モジュー
ル(2) の基板(4) の端部をマザーボード(10)上で支持
し、 フレキシブルプリント配線板(30)を屈曲してその両側部
に設けた接続部(44)がマザーボード(10)に圧接するとと
もに概略中央部に設けた接点部(42a,42b,42c)が前記リ
ード(24)に圧接するように、該フレキシブルプリント配
線板(30)を間にはさんで上部締結ブロック(32)を前記下
部締結ブロック(26)及びマザーボード(10)に締結したこ
とを特徴とする電子回路モジュール間の接続構造。 - 【請求項４】 前記フレキシブルプリント配線板(30)に
離間した２個の接点部(42b) を有する複数の同一導電性
パターン(40)を形成し、前記基板(4) に設けたリード(4
6a,46b) の長さを相違させることによって、選択的に隣
接する電子回路モジュール(2) 又はマザーボード(10)へ
の接続を可能にしたことを特徴とする請求項３記載の電
子回路モジュール間の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184789A JPH0529744A (ja) | 1991-07-24 | 1991-07-24 | 電子回路モジユール間の接続方法及び接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184789A JPH0529744A (ja) | 1991-07-24 | 1991-07-24 | 電子回路モジユール間の接続方法及び接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529744A true JPH0529744A (ja) | 1993-02-05 |
Family
ID=16159324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184789A Withdrawn JPH0529744A (ja) | 1991-07-24 | 1991-07-24 | 電子回路モジユール間の接続方法及び接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205027B1 (en) | 1998-04-01 | 2001-03-20 | Kabushiki Kaisha Toshiba | Structure and method for mounting a circuit module |
| US7375972B2 (en) | 2002-08-27 | 2008-05-20 | Murata Manufacturing Co., Ltd. | Appearance protective case and appearance protective case assembly |
| JP2018519618A (ja) * | 2015-07-01 | 2018-07-19 | インテル・コーポレーション | より良い信号品位および設計圧縮のためのｆｐｃコネクタ |
-
1991
- 1991-07-24 JP JP3184789A patent/JPH0529744A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205027B1 (en) | 1998-04-01 | 2001-03-20 | Kabushiki Kaisha Toshiba | Structure and method for mounting a circuit module |
| US7375972B2 (en) | 2002-08-27 | 2008-05-20 | Murata Manufacturing Co., Ltd. | Appearance protective case and appearance protective case assembly |
| JP2018519618A (ja) * | 2015-07-01 | 2018-07-19 | インテル・コーポレーション | より良い信号品位および設計圧縮のためのｆｐｃコネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198965A (en) | Free form packaging of specific functions within a computer system | |
| US5986887A (en) | Stacked circuit board assembly adapted for heat dissipation | |
| JP4628714B2 (ja) | 回路相互接続構造 | |
| US20080290342A1 (en) | Methods and apparatus for a flexible circuit interposer | |
| US7566959B2 (en) | Planar array contact memory cards | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| JP2607794B2 (ja) | カードエッジコネクタ及びその形成方法 | |
| US6054652A (en) | Thin-film multi-layer substrate and electronic device | |
| US6741480B2 (en) | Integrated power delivery with flex circuit interconnection for high density power circuits for integrated circuits and systems | |
| US6303877B2 (en) | Multilayer thin-film wiring board | |
| US7405364B2 (en) | Decoupled signal-power substrate architecture | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JPH06268365A (ja) | 電子回路部品の実装方法 | |
| CN223728778U (zh) | 一种芯片及电子设备 | |
| CN223712765U (zh) | 封装结构、芯片及电子设备 | |
| JP2738232B2 (ja) | プリント基板 | |
| JPH0210890A (ja) | 集積回路の高密度実装構造 | |
| CN2374980Y (zh) | 集成电路构件立体组合结构 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2519616Y2 (ja) | プリント基板スルーホール構造 | |
| JPH04359584A (ja) | フラットケーブル | |
| JPH02150053A (ja) | 半導体装置 | |
| JPH06291218A (ja) | モジュール用多層配線基板 | |
| JPH0277189A (ja) | 電子回路パッケージ | |
| JPH0344952A (ja) | 電子回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |