JPH05298040A

JPH05298040A - 情報データの並列構成から直列構成への変換方法

Info

Publication number: JPH05298040A
Application number: JP18862792A
Authority: JP
Inventors: Henri M Tack; アンリ・マリ・タク; Renee R Govaert; ルネ・レイモン・ゴヴァエル
Original assignee: Agfa Gevaert NV
Current assignee: Agfa Gevaert NV
Priority date: 1991-06-24
Filing date: 1992-06-22
Publication date: 1993-11-12
Also published as: DE69122382T2; DE69122382D1; EP0520093B1; EP0520093A1; US5440684A

Abstract

(57)【要約】（修正有）【目的】熱染料転写印刷システムにおける、一つ以上
の文書ラインの影像情報を示す並列構成のデータを直列
データに電子変換を行い、前記文書を複製する。【構成】上位コンピュータ４１は、一つの文書ライン
もしくは最終の１ラインパートに対応する入力可変影像
データ１を与える。これらのデータはラインバッファメ
モリFIFO-RAM43に並列に記憶される。これらのバイト
は、記号でＡデータ44として示され、各々、例えばA0〜
A7の範囲のAiとして八つの並列ビットで構成されてい
る。このプロセスは、制御された同期化のもとに、ライ
ンの並列構成影像データをRAMまたはFIFO-RAMに送り、
定期的に各ラインの影像データをダウンカウンティング
−ノンゼロ検出器47に送り、および対応する、検出され
再計算されたビットを順にラッチングメモリ回路に送
り、次いでFIFO-RAMに戻す、ステップで構成されてい
る。

Description

【発明の詳細な説明】

【０００１】本発明は、記録技術例えば熱染料転写印刷
法の分野で利用される、並列データを直列構成に変換す
る方法に関する。

【０００２】熱染料転写法は、電子パターン情報信号、
例えばカラービデオカメラが電子的に発した画像から複
製を作るために開発されたものである。このような複製
を作るために、電子画像は、カラーフィルタによって色
分解に付すことができる。このようにして得られた各種
の選択された色は次に電気信号に変換することができ、
この電気信号を処理してシアン色、マゼンタ色および黄
色の電気信号を生成することができる。得られた電気色
信号は次に熱式印刷器に送ることができる。複製を作る
ために、黄色、マゼンタ色およびシアン色ならびに任意
に黒色の染料の繰返し分離ブロックを有する染料供与素
子が受像シートと面対面接触で配置され、得られたサン
ドイッチ体が印刷サーマルヘッドとプラテンローラの間
に挿入される。印刷サーマルヘッドは、複数の並列に配
列された発熱抵抗器を備えているが、染料供与素子の背
に選択的に熱を供給することができる。その目的のため
に、該素子は、シアン色、マゼンタ色および黄色の電気
信号に応答して順に加熱され、染料供与素子の選択的に
加熱された領域から、染料が受像要素に転写されてその
上にパターンを形成するが、その形態と濃度は、染料供
与素子に供給される熱のパターンと強さによってきま
る。

【０００３】さきに説明したように、転写ヘッドは、そ
れぞれの加熱エレメントを駆動信号にしたがって作動さ
せて熱転写を行う。

【０００４】染料供与素子の影像にしたがって、加熱が
互いに幾何学的に並列に配列された加熱抵抗器を用い、
出力密度を徐々に（順に）作製することによってライン
からラインへと順に行われる。しかしこれとは異なり、
電子影像のデータは、並列に構成されたメモリ、例え
ば、FIFO-RAM（またはfifo-ram）と記載される先入れ先
出し式ランダムアクセスメモリにほとんど記憶される。

【０００５】それ故に、熱染料転写印刷器は、主とし
て、並列入力構成から直列出力駆動構成への変換、略し
て P/S変換を必要とする。

【０００６】このような方法で得られたすべての直列デ
ータは転写器ヘッドのドライバに供給され、転写ドラム
の受像紙に記録される。

【０００７】ヨーロッパ特許 EP0208919号には、比較器
を用いる P/S変換が記載されている。この比較器には、
並列の８ビットからなるバイトを有する実影像データが
比較器の第１の入力端子に送られ、刻時された計数器の
順に増大された出力は同じ比較器の第２の入力端子に送
られる。比較器の出力は高いままであり、計数器の状態
が画素密度の２進等価物より低い限り、記号上論理１に
等しい。計数器が実密度値に到達すると直ちに、比較器
は出パルスを低レベルに変化させ、記号上は論理０に等
しくする。

【０００８】本発明の目的は、簡単な回路構造からな
り、その上に、費用効率が非常に大で技術的に信頼性が
高い、別の P/S変換法とその装置を提供することであ
る。

【０００９】本発明の他の目的は、簡単な構造で階調の
補正を効率的に行うことができる逐次画素出力を提供す
ることである。

【００１０】本発明のさらに他の目的は、影像メモリの
様式を、例えば長い行および／または高い空間解像度が
原因でラインの情報が多い場合にはいくつかの RAMを直
列に縦続接続することにより、またはより大きな密度レ
ベルを与えるより多くのビットプロバイトの場合はいく
つかの RAMを並列に配置することによって、容易に増大
させることができる点で順応性を増大させることであ
る。

【００１１】本発明のさらにその外の目的は、添付図面
を参照した以下の説明と特許請求の範囲によって明らか
になるであろう。

【００１２】一つ以上の文書ラインの影像情報を示す並
列構成のデータを直列構成に電子的変換を行う上記の目
的は、制御された同期化のもとで、以下のステップ、す
なわち前記ラインの並列構成の影像データをFIFO-RAMに
送り、前記ラインの影像データを、ダウンカウンティン
グ−ノンゼロ検出器に送り、および対応する、検出され
再計算されたビットを順にラッチングメモリ回路に送り
次いでFIFO-RAMに戻す、ステップからなるプロセスで達
成される。

【００１３】ラッチ回路をストローブした後、すべての
再編成されたビットは、例えば画素密度に関連して変化
する時間にわたって、熱染料転写印刷器の別々のヘッド
ドライバを作動させ、すべての書込み電極例えば抵抗器
は前記画素密度に関連して順次あたたまる。

【００１４】さらに詳しくは、本発明の P/S変換法は、
FIFO-RAM−バッファメモリからのライン影像データを、
一つのラインデータの形態として処理する。各影像ライ
ンは、全２進画素値が全ゼロ状態に到達するまで、下記
の作動すなわち全画素がゼロであるか否かを検出し、各
２進画素値を１レベルきざみにダウンカウントし、次い
で順次プロ画素をラッチ回路にシフトしてビットが実際
の２進値に一致する作動を行うことによって、一つの影
像−入力−データ−レベルの一連のｄの繰返しで、繰返
し検査される。

【００１５】例えば熱転写印刷器の出力において、各影
像ラインは、一つのエネルギーステップに等しい一つの
クロックタイム単位の増分で書込まれる。その結果、一
つの部分密度レベルが増大する。最終の密度は、全書込
時間もしくは全累積部分密度の合計もしくは積分によっ
て得られる。

【００１６】本発明の P/S変換法については、次元の列
を形成する一つの電極の行について記載しているので、
加熱と転写はラインからラインへと順に行われる。

【００１７】しかし、この P/S変換法は、電極が、互い
に隣接している隣りのラインピース、または熱ドラムに
各種の角度で幾何学的にずれている抵抗器に対して同軸
方向に並列している場合にも適用できる。

【００１８】以下に、図面を参照して本発明を詳細に説
明する。

【００１９】本発明の P/S変換器を具備する熱染料転写
印刷器の概略図を図１に示す。図１に示すように、熱染
料転写印刷器は通常、インタフェース２を具備する影像
入力１、ラインメモリ３、いくつかの影像補正器４、記
憶装置５、カラー選択スイッチ６、 RAMメモリ７、 P/S
変換器８、ラッチとストローブの回路９と10、出力ドラ
イバ11、印刷ヘッド12、印刷ヘッド補正器、クロック同
期信号器などを備えている。

【００２０】記憶装置５に記憶されたデータは、スイッ
チセレクタ６を用いて異なる色ごとに読取られる。

【００２１】このようにして読取られたデータは、文書
の各ライン毎に、FIFO-RAM影像ラインメモリ７に記録さ
れた後、これらのデータは、並列データとして P/S変換
器８に送られ、次に本発明の方法にしたがって直列デー
タに変換される（これらのことは、さらに詳細に説明す
る）。

【００２２】Ｐ個の画素とｄの密度レベルに対応して上
記のようにして作成された直列データ21は、図２に示す
ように、シフトレジスタに送られ、このレジスタはＰ個
のビット幅であるが、クロック23に基づいて順に受信し
た画像、データの１ラインを順にシフトし、図に示すよ
うに、幾何学的に並列の方式で、記憶された１ラインの
画像データを出力する。

【００２３】図２に示すように、感熱性ヘッドは、シフ
トレジスタを備え、このレジスタは直列加熱データ21を
P/S変換器から供給され、ラッチ回路24に対して並列デ
ータを作成して、シフトレジスタからのこれらのデータ
を１ラインレベルの印刷期間にわたってラッチ回路に保
持させ、また感熱性ヘッドは AND回路26を備え、この回
路はラッチ回路の各ビットに対して接続され、熱発生抵
抗器28にラッチ回路からの出力を加える。

【００２４】これらの画素データは一時的にラッチ回路
24に記憶され、そのラッチ回路24は原文書の影像要素の
階調を示すデータの入力列を受けて保持する。実際に印
刷ラインを示すＰ個のビットが（ヘッドドライバ）シフ
トレジスタ22に入力された後、ラッチ信号25が供給され
てＰ個のラッチ24を起動させ、その結果、シフトレジス
タ22からのＰ個の全ビットはラッチ24に並列に転送され
る。その後、これらの画素データは適切な論理ゲート、
例えば AND要素26に利用できる。ストローブ信号27がこ
れらのゲートに与えられると、画素データはそれぞれの
発熱エレメント28に送られる。

【００２５】図３は、ヨーロッパ特許EP第 0208919号に
記載されている比較器を用いる従来技術の P/S変換器を
示す。この変換法において実影像データ31（例えば並列
の８ビットで構成されたバイト）はまずラインメモリ32
に記憶され、１バイトプロ画素として、比較器34の一つ
の入力端子33に送られる。同じ比較器34の第２入力端子
35には、クロックされた計数器36の逐次増大された出力
が供給され、両方のバイトレベルを比較することができ
るようになる。

【００２６】比較器出力37は、計数器の状態35が画素密
度の２進同等物33より低い限り、高いままである（＝論
理１）。計数器が実画素値に到達すると直ちに、比較器
34は送出パルスを低レベルに切換える（＝論理０）。こ
の方法で得られた全直列データ37は、ラッチ回路を通じ
て転写ヘッドのドライバに送られ、転写ドラムの受像紙
に記録される。

【００２７】本発明による真性 P/S変換法は、特に図４
〜図９を参照して以下に説明する。

【００２８】図４について説明する。上位コンピュータ
41は、一つの文書ラインもしくは最終の１ラインパート
に対応する入力可変影像データ１を与える。これらのデ
ータはラインバッファメモリFIFO-RAM43に並列に記憶さ
れる。これらのバイトは、記号でＡデータ44として示さ
れ、各々、例えばA0〜A7の範囲のAiとして八つの並列ビ
ットで構成されている。

【００２９】その代表的な場合には、すべての影像情報
は基本的に八つのビットで存在しているので、各ビット
もしくは画素を、２によって、能力８またはｄ＝ 256の
密度ステップ（もしくは増分単位）のプロカラー選択に
示すことができる（本発明をできるだけ明確に説明する
ために、本発明の発明者らは、 RAM43として“先入れ先
出し方式”（first in, first on）を略したいわゆるFI
FO方式のものを提案する。時には、経験を積んだ設計者
は、同様に、アドレス指定をされたタイプの RAMを使用
できる）。

【００３０】図４の制御装置は、クロック同期式で、下
記の四つの逐次ステップによって RAMへの書込みと RAM
からの読取りを制御する。すなわち、第一に、１ライン
に対す文書影像情報が（ BUF２を通じて） RAM43に送ら
れ、定期的に各ラインの影像データがダウンカウンタ47
に伝達され、 −ダウンカウンタ−ノンゼロ検出器47およびヘッドドラ
イバ用のクロッキング回路23が起動され、次いで −ダウンカウントされ確認されたバイト49は、全ライン
の情報が変換されるまで、 RAMに（ BUF１を通じて）リ
ングシフトされる。

【００３１】与えられたクロックパルスにおいて、水晶
45で駆動される制御器46は、第１影像ラインに属する全
Ａデータ44を RAM43から読取り、これらデータをメモリ
43からいわゆるダウンカウンタ−ノンゼロ検出器47に転
送する。

【００３２】この装置47は、二つの一般的な機能すなわ
ちダウンカウンタとノンゼロ検出器の機能をもってい
る。

【００３３】まず、図４を参照して P/S変換器のダウン
カウントする部分を説明する（ノンゼロ検出について
は、別の図７を参照して後で明らかにする）。

【００３４】最初に、全Ａデータが RAM43から読取ら
れ、それが０に等しいか否か検査される。各画素につい
て、Ｃビットが、実際のＡレベルに対応する論理レベル
でラッチング回路に送られる。換言すれば、全Ａデータ
が０の場合、全Ｃビットも０になるが、０ではない各Ａ
バイトについてはＣビットは論理１に等しい。同時にこ
れらのＡデータは各々１増分単位を引算されてＡからＢ
へと小さくなる。これらの減少したＢデータ49は RAM43
の入力51に送り返され、 RAM43内で漸次シフトされる。

【００３５】制御器46は、再循環されたＢデータ49由来
の再計算されたＡバイト44の読取りを再開し、同じ影像
ラインについて第１画素から開始し次に第２画素に移り
最終画素Ｐに至る。これらの定様式Ａバイトはやはり並
列であるが、ダウンカウンタ47に転送され次いで上記説
明のプロセス、すなわちノンゼロ検出、ダウンカウンテ
ィング、再循環、出力などのプロセスを何回か繰返す。

【００３６】ＡのＢへの減少は正確に１増分単位（また
は１ディジタルランク）以上広がるので正確にｄのサイ
クルを考えねばならない。このサイクルは、その影像ラ
インについて、ダウンカウンタ47が最後のゼロ状態（全
バイト＝０）に到達すると直ちに停止される。

【００３７】図５と図６は本発明の P/S変換器の作動を
示す二つのフローチャートであり連続ステップで説明し
ている。そのシーケンスは、装置が、記録されるべきラ
インの影像データをラインメモリに記憶することによっ
て記録作動が可能になったときに開始される。これにつ
いては、FIFO-RAM43に対する正しいアクセスを設定しな
ければならない。この設定は、第１ステップＳ１におい
て、ゲートバッファ51を使用禁止にし同時にゲートバッ
ファ52を使用可能にすることによって実施され、その結
果ステップＳ２において全Ａデータを RAM43に書込むこ
とができる。次にステップＳ３において、この RAM43が
全負荷状態（この状態は扱われる影像の全画像データが
うまく捕獲されたことを意味する）にあるか否かの検査
が行われる（この状態は、実際の RAMの長さがコンシペ
イト（concipate ）されて正確にＰ画素を処理すること
に起因している）。次いで真性 P/S変換器が作動を開始
できる。これはステップＳ４において、 RAMに対する別
の外部アクセスを禁止するが、逆に処理されたデータを
再び書込む可能性を開くことによって開始される。

【００３８】ステップＳ５において全Ａデータが RAM43
から読取られ、ステップＳ６においてこれらのデータが
ゼロかゼロでないか確認される。ステップＳ７でＡデー
タが、ビット直列形の影像データＣとしてヘッドドライ
バーに送られ、ステップＳ８ではＡからＢへの減算が行
われる（Ｂ＝Ａ−１）。

【００３９】一方、Ｓ６ステップで記録Ａデータがゼロ
であることが識別された場合、シーケンスはステップＳ
９に進みＣ＝０をプットアウトしＢ＝０を再循環する。
いずれの場合も、ステップ11において、計算されたＢデ
ータが、 BUF１として示すゲートバッファ50を通じて R
AM43に書込まれる。ステップＳ12において全Ｂバイトが
ゼロであること（この状態はＢビットがゼロに等しいこ
とを意味する）が検出されると直ちに、次の文書ライン
が上位コンピュータから RAMに受取られる。この影像デ
ータの処理によってステップＳ１におけるプロセスが再
開される。

【００４０】図６は同じ概念の他の実施態様であるが、
ステップＳ12が、二つのステップすなわちＳ13とＳ14に
置き換えられている点が異なる。

【００４１】画素ごとに読取られたＢバイトがゼロでな
い場合（これは少なくとも一つのＢ：ビットが論理１に
等しいことを意味する）、論理１ビットに等しい記号Ｃ
が発せられ、ラッチング回路を使用可能にした後、対応
する抵抗器（サーマルヘッドの）が正確に１時間単位の
間加熱され、第１画素が、１密度ステップの部分密度で
発色される（これに続くプロセスは図８に示す）。

【００４２】８ビット影像バイト１のこの実施例の特別
な場合には、 256の影像勾配レベルで処理することがで
きる。したがって８ビットデータから 256回のステップ
への移行が行われる。一般に、区別すべきｄの密度値が
ある場合（これは真数２（ｄ）ビットに由来する）、こ
の読取り−シフティング−ゼロ検出のサイクルは正確に
ｄ回起こる。

【００４３】階調レベルｄまで発熱を完了して、１ライ
ンの印刷が終る。上記の作動が最後の階調まで実施され
ると、次のラインの影像データがラインメモリに加えら
れ、次のラインの印刷の準備を開始する。

【００４４】ステップＳ６におけるＡデータについて、
図７に示すような、簡単なＯＲゲート61、62および63で
作られたノンゼロ検出方式を説明する（しかしこの説明
はステップ12におけるＢデータにも当てはまる）。ここ
において各画素毎に読取られたバイトＡ64がゼロの場合
（この状態は、全画素が関連するＡ：ビットが論理０に
等しいことを意味する）、論理０に等しいＣビット65が
サーマルヘッドの特定のドライバに送られ、染料の転写
を禁止する。

【００４５】ORゲートからなる８ビットのノンゼロ検出
器を示す同じ図７によれば、ヘッド駆動論理はＣ＝A0＋
A2＋…A7によって定式化することができる。経験を積ん
だ読者なれば、かようなダウンカウンティングは離散的
要素とゲート列論理（ga１，pa１）で作ることができる
ことは明らかである。さらにこのダウンカウンティング
は集積ゼロ検出器で、商業的要素上につくることもでき
る。

【００４６】また他のバイト−データ書式も適切な制御
によって受入れることができる（８，10，12のビッ
ト）。

【００４７】サーマルヘッドは、通常、ラインメモリ内
に存在するデータ中の画素の数に等しい数の複数の加熱
エレメントを備えている。これらの各電極は加熱パルス
によって付勢することができることから考えて（そのパ
ルスの数は対応する画像エレメントの必要な密度にした
がって制御される）、図８は、10ヘッド行（Ｐ＝10画素
／ライン由来）の２ビットからなるバイトの影像データ
への変換を示す（したがって最大四つの密度を示す）。

【００４８】上記の説明に続いて、記録パルスを印加さ
れたサーマルヘッドは、ラッチング回路を使用可能に
し、対応する電極を通じて電流を流れさせる（“ブラッ
ク画像エレメント”を示す画像データ参照）。

【００４９】この記録パルスの部分密度の全部（例えば
最大のｄ個の勾配レベル）を集積することによって得ら
れるエシドパルスの幅は記録エネルギーを測定するのに
用いられる。

【００５０】影像入力データの密度が高いとき、加熱時
間が比例して増大し、その結果、出力エネルギーと、受
像シート上の光学濃度を増大する（図９参照）。逆に、
低密度の影像データによって、加熱時間は短縮され、う
すい画像が得られる。

【００５１】図４に、わずかに１台だけの RAMと１台だ
けのダウンカウンティング−ノンゼロ検出器を備えた P
/S変換器を示したが、本発明は、より高い濃度レベルの
場合（より多くの RAMを並列に置くことによる）または
より大きなライン情報の場合（より多くの RAMを順にカ
スケードすることによる）に容易に広げることができ
る。

【００５２】外部の上位コンピュータの正確な構成およ
び内部の RAMメモリによって、影像データは、上位コン
ピュータに完全に記憶され、順にプロ影像ラインが RAM
に送られるか（本願の実施例の場合のように）または同
じ文書の１色の全影像ラインに対して大きな容量を有す
る、アドレスされた RAMにシフトされる。

【００５３】いずれにしろ、各々の場合に、実際の電子
方式をいくつかの付加的要素によって完成しなければな
らないが、これらの要素は実際の概念を損うことなく電
子技術の分野の熟練者にはよく知られている。

【００５４】本発明は、あらゆる種類の熱記録法（ther
ma1 recording ）に利用できるが、その方法には、デー
タを熱記録紙に熱で直接記録する方法と、データを通常
の紙に熱で転写する方法がある。

【００５５】印刷法は、サーマルヘッドを用いる上記方
法に限定されず、抵抗リボン印刷法、染料拡散抵抗器リ
ボン法、インクジェット印刷法などのような他の技術を
利用できる。

【００５６】記録媒体は記録紙に限定されることなく、
繊維布地もしくはプラスチックまたはオーバヘッド用の
透明体であってもよい。

【図面の簡単な説明】

【図１】本発明の P/S変換器を備えた、熱染料転写法の
実施態様を示す全体ブロック図である。

【図２】ラッチ回路とストローブ回路の基本図である。

【図３】熱転写印刷器に用いられる従来技術の並列／直
列変換器のブロック図である。

【図４】本発明の P/S変換器のブロック図である。

【図５】本発明の P/S変換ステップを示すフローチャー
トである。

【図６】本発明の P/S変換ステップを示す他のフローチ
ャートである。

【図７】P/Sノンゼロ検出器の主要実施能様である。

【図８】２ビットからなるバイトの影像データに付され
た10の抵抗器ヘッドの変換を示すグラフである。

【図９】適用された期間に、期待される光学的な印刷濃
度を示す曲線である。

【符号の説明】

２４ラッチングメモリ回路４３先入れ先出し式ランダムアクセスメモリ４７ダウンカウンティング−ノンゼロ検出器４８再計算されたビット

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０３Ｍ 9/00 Ｂ 8522−5Ｊ

Claims

【特許請求の範囲】

【請求項１】一つ以上の文書ラインの影像情報を示
す並列構成のデータを直列データ構成に電子変換して前
記文書を複製する方法であって、制御された同期化のも
とに、下記のステップ、すなわち前記ラインの並列構成
の影像データを先入れ先出し式ランダムアクセスメモリ
（43）に送り、前記ラインの影像データをダウンカウンティング−ノン
ゼロ検出器（47）に送り、および対応する、検出され再
計算されたビット（48）を順にラッチングメモリ回路
（24）に送り、次いでFIFO-RAMに戻す、ステップからな
る方法。
【請求項２】各影像ラインが、全２進画素値が全ゼ
ロ状態に到着するまで、下記の作動すなわち全画素値が
ゼロであるか否かを検出し、各２進画素値を１レベルき
ざみにダウンカウントし、次いで順次プロ画素をラッチ
回路にシフトしてビットが実際の２進値に一致する作動
を行うことによって、一つの影像−入力−データ−レベ
ルの一連のｄ回の繰返しで繰返し検査される請求項１記
載の方法。
【請求項３】データが文書ラインの一部だけを示す
という改変がなされている請求項１または２に記載の方
法。
【請求項４】 RAMが先入れ先出方式のメモリまたは
アドレスされた RAMメモリである請求項１〜３のいずれ
か一つに記載の方法。
【請求項５】ダウンカウンティングおよびノンゼロ
検出が、ダウンカウンティングの次にノンゼロ検出を行
うか、またはノンゼロ検出の次にダウンカウンティング
を行うことによって組織化されている請求項１〜４のい
ずれか一つに記載の方法。
【請求項６】定様式で保持された逐次ビットが、ド
ライビング回路に送られ、一つのエネルギーステップに
各々等しい一つのクロック時間単位のｄの増分で書込ま
れ、そのエネルギーステップはｄの密度ステップまたは
ｄ回の勾配レベルになる請求項１〜５のいずれか一つに
記載の方法。