JPH0529836A - Ｆｅｔ周波数逓倍器 - Google Patents
Ｆｅｔ周波数逓倍器Info
- Publication number
- JPH0529836A JPH0529836A JP18425791A JP18425791A JPH0529836A JP H0529836 A JPH0529836 A JP H0529836A JP 18425791 A JP18425791 A JP 18425791A JP 18425791 A JP18425791 A JP 18425791A JP H0529836 A JPH0529836 A JP H0529836A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- circuit
- frequency
- drain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明はＦＥＴ周波数逓倍器に関し、安定な
出力電力が得られ、外部機器との間の不整合が軽減され
るＦＥＴ周波数逓倍器の提供を目的とする。 【構成】 ソース接地したＦＥＴ１と、入力周波数の信
号源とゲート間を整合させる入力整合回路２と、ドレイ
ン出力の入力周波数成分を所要電気長にて反射帰還させ
るように構成した伝送線回路部３と、ドレイン出力の周
波数逓倍成分と出力回路間を整合させる出力整合回路４
とを備えるＦＥＴ周波数逓倍器において、伝送線回路部
３にドレイン出力の入力周波数成分の一部を消費する抵
抗体を含む負荷回路５を設け、反射電力を軽減し、入力
端子に逆戻りするリータンロスを改善し、入力インピー
ダンスの劣化を防止する。好ましくはドレインに接続し
た伝送線と、該伝送線に短絡点を生じさせるオープンス
タブとの間に直列に抵抗体を挿入する。また伝送線の短
絡点よりドレイン側に負荷回路５を並列に設け、電力の
一部を取出して吸収する。また出力電力を導波管に取り
出す。
出力電力が得られ、外部機器との間の不整合が軽減され
るＦＥＴ周波数逓倍器の提供を目的とする。 【構成】 ソース接地したＦＥＴ１と、入力周波数の信
号源とゲート間を整合させる入力整合回路２と、ドレイ
ン出力の入力周波数成分を所要電気長にて反射帰還させ
るように構成した伝送線回路部３と、ドレイン出力の周
波数逓倍成分と出力回路間を整合させる出力整合回路４
とを備えるＦＥＴ周波数逓倍器において、伝送線回路部
３にドレイン出力の入力周波数成分の一部を消費する抵
抗体を含む負荷回路５を設け、反射電力を軽減し、入力
端子に逆戻りするリータンロスを改善し、入力インピー
ダンスの劣化を防止する。好ましくはドレインに接続し
た伝送線と、該伝送線に短絡点を生じさせるオープンス
タブとの間に直列に抵抗体を挿入する。また伝送線の短
絡点よりドレイン側に負荷回路５を並列に設け、電力の
一部を取出して吸収する。また出力電力を導波管に取り
出す。
Description
【０００１】
【産業上の利用分野】本発明はＦＥＴ周波数逓倍器に関
し、更に詳しくはソース接地したＦＥＴと、入力周波数
の信号源とゲート間を整合させる入力整合回路と、ドレ
イン出力の入力周波数成分を所要電気長にて反射帰還さ
せるように構成した伝送線回路部と、ドレイン出力の周
波数逓倍成分と出力回路間を整合させる出力整合回路と
を備えるＦＥＴ周波数逓倍器に関する。
し、更に詳しくはソース接地したＦＥＴと、入力周波数
の信号源とゲート間を整合させる入力整合回路と、ドレ
イン出力の入力周波数成分を所要電気長にて反射帰還さ
せるように構成した伝送線回路部と、ドレイン出力の周
波数逓倍成分と出力回路間を整合させる出力整合回路と
を備えるＦＥＴ周波数逓倍器に関する。
【０００２】この種のＦＥＴ周波数逓倍器は、マイクロ
波、ミリ波帯域の無線装置における局部発振器の発振周
波数の逓倍用として用いられており、故に動作安定で、
出力変動の少ないＦＥＴ周波数逓倍器の提供が要望され
る。
波、ミリ波帯域の無線装置における局部発振器の発振周
波数の逓倍用として用いられており、故に動作安定で、
出力変動の少ないＦＥＴ周波数逓倍器の提供が要望され
る。
【０００３】
【従来の技術】図８は一例のＦＥＴ増幅器の出力特性を
示す図である。ＦＥＴは非線形素子であるので、入力電
力Ｐinが小さい間は、出力電力Ｐout （Ｐ1 ）はＰinに
比例し、その成分は入力周波数ｆのみであるが、入力電
力Ｐinが増大すると、夫々２ｆ，３ｆの成分Ｐ2 ，Ｐ3
が現れ、出力電力Ｐout のＰ1 成分は図示の如く飽和し
てくる。
示す図である。ＦＥＴは非線形素子であるので、入力電
力Ｐinが小さい間は、出力電力Ｐout （Ｐ1 ）はＰinに
比例し、その成分は入力周波数ｆのみであるが、入力電
力Ｐinが増大すると、夫々２ｆ，３ｆの成分Ｐ2 ，Ｐ3
が現れ、出力電力Ｐout のＰ1 成分は図示の如く飽和し
てくる。
【０００４】図６は従来のＦＥＴ周波数逓倍器の回路図
で、図において、１はＧａＡｓのＦＥＴ、２は入力周波
数ｆにおける入力整合回路、３０は、誘電体基板を挟
み、背面に接地導体を有するマイクロストリップ線路に
よる伝送線回路部、４は出力周波数２ｆにおける出力整
合回路である。入力周波数ｆの信号Ｐ1は、ＦＥＴ１で
増幅され、ドレインから伝送線３ａに出力されるが、ド
レインより入力周波数で略λ／４電気長離れた位置には
同略λ／４電気長のオープンスタブ３ｂがあるので、入
力周波数ｆの成分Ｐ1 に対してはＳ点は短絡点となり、
これによりＰ1 は理想的にはＳ点の位置で全反射され、
ドレインに戻る。ドレインに戻った信号Ｐ1 は、ＦＥＴ
１で増幅された信号Ｐ1 と同相にて合成され、これがド
レイン・ソース間に過大振幅として加わるので、ＦＥＴ
１が飽和し、２ｆ，３ｆの成分Ｐ2 ，Ｐ3 を発生させ
る。
で、図において、１はＧａＡｓのＦＥＴ、２は入力周波
数ｆにおける入力整合回路、３０は、誘電体基板を挟
み、背面に接地導体を有するマイクロストリップ線路に
よる伝送線回路部、４は出力周波数２ｆにおける出力整
合回路である。入力周波数ｆの信号Ｐ1は、ＦＥＴ１で
増幅され、ドレインから伝送線３ａに出力されるが、ド
レインより入力周波数で略λ／４電気長離れた位置には
同略λ／４電気長のオープンスタブ３ｂがあるので、入
力周波数ｆの成分Ｐ1 に対してはＳ点は短絡点となり、
これによりＰ1 は理想的にはＳ点の位置で全反射され、
ドレインに戻る。ドレインに戻った信号Ｐ1 は、ＦＥＴ
１で増幅された信号Ｐ1 と同相にて合成され、これがド
レイン・ソース間に過大振幅として加わるので、ＦＥＴ
１が飽和し、２ｆ，３ｆの成分Ｐ2 ，Ｐ3 を発生させ
る。
【０００５】このうち２ｆの成分Ｐ2 については、Ｓ点
は開放に見えるので、Ｐ2 成分は伝送線３ａをそのまま
通過し、さらに出力整合回路４を無損失で通過して、出
力端子ＯＵＴには２ｆの成分Ｐ2 が取り出される。また
３ｆの成分Ｐ3 については、入力周波数ｆの奇数倍に当
たるので、Ｓ点で反射される。ところで、ＦＥＴ１が飽
和すると、ドレイン・ゲート間の逆方向アイソレーショ
ンＳ12が劣化する上に、オープンスタブ３ｂで反射した
電力Ｐ1 がＦＥＴ１のドレインから逆方向に入力するた
めに、ゲートに向かう洩れ電力Ｐ1 が大きくなり、さら
にこれが入力整合回路２を通して入力端子ＩＮに現れる
ために、入力端子ＩＮから見た入力インピーダンスは劣
化してしまう。
は開放に見えるので、Ｐ2 成分は伝送線３ａをそのまま
通過し、さらに出力整合回路４を無損失で通過して、出
力端子ＯＵＴには２ｆの成分Ｐ2 が取り出される。また
３ｆの成分Ｐ3 については、入力周波数ｆの奇数倍に当
たるので、Ｓ点で反射される。ところで、ＦＥＴ１が飽
和すると、ドレイン・ゲート間の逆方向アイソレーショ
ンＳ12が劣化する上に、オープンスタブ３ｂで反射した
電力Ｐ1 がＦＥＴ１のドレインから逆方向に入力するた
めに、ゲートに向かう洩れ電力Ｐ1 が大きくなり、さら
にこれが入力整合回路２を通して入力端子ＩＮに現れる
ために、入力端子ＩＮから見た入力インピーダンスは劣
化してしまう。
【０００６】図７は従来のＦＥＴ周波数逓倍器の帯域特
性を示す図で、図においてＰout は２ｆの成分Ｐ2 の出
力電力、Ｒ．Ｌは入力端子ＩＮにおけるリターンロス
（入力インピーダンス）である。ところで、この種のＦ
ＥＴの利得特性は高い周波数になると単純に−６ｄＢ／
octaveの割合で低下するが、ＦＥＴ周波数逓倍器として
は、このようなＦＥＴをできるだけ高い周波数のところ
で使用し、かつ所要帯域ｆa 〜ｆb における出力電力Ｐ
out をフラットな特性にしたい。
性を示す図で、図においてＰout は２ｆの成分Ｐ2 の出
力電力、Ｒ．Ｌは入力端子ＩＮにおけるリターンロス
（入力インピーダンス）である。ところで、この種のＦ
ＥＴの利得特性は高い周波数になると単純に−６ｄＢ／
octaveの割合で低下するが、ＦＥＴ周波数逓倍器として
は、このようなＦＥＴをできるだけ高い周波数のところ
で使用し、かつ所要帯域ｆa 〜ｆb における出力電力Ｐ
out をフラットな特性にしたい。
【０００７】従来は、例えば周波数ｆb の付近で必要な
出力電力Ｐout が得られるように入力整合回路２を整合
させておき、周波数ｆa の付近、即ち、ＦＥＴ１の利得
が６ｄＢ／octaveの割合で高くなる部分では、利得の増
大によるＦＥＴ１の側からのリターンロスが劣化するこ
と、即ち、入力端子ＩＮにおけるリターンロス（入力イ
ンピーダンス）が劣化（悪化）することを利用して、出
力電力Ｐout をフラットな特性にしていた。
出力電力Ｐout が得られるように入力整合回路２を整合
させておき、周波数ｆa の付近、即ち、ＦＥＴ１の利得
が６ｄＢ／octaveの割合で高くなる部分では、利得の増
大によるＦＥＴ１の側からのリターンロスが劣化するこ
と、即ち、入力端子ＩＮにおけるリターンロス（入力イ
ンピーダンス）が劣化（悪化）することを利用して、出
力電力Ｐout をフラットな特性にしていた。
【０００８】しかし、従来の方式によると、所要帯域に
おけるリターンロス及び出力電力Ｐ out にかなりの偏差
が生じてしまうので好ましくない。図７の例では、周波
数ｆ a 付近のリターンロスが周波数ｆb 付近のリターン
ロスよりもかなり悪くなっているために、出力電力Ｐ
out では周波数ｆb 付近よりも周波数ｆa付近の方がア
ンダーになってしまっている。
おけるリターンロス及び出力電力Ｐ out にかなりの偏差
が生じてしまうので好ましくない。図７の例では、周波
数ｆ a 付近のリターンロスが周波数ｆb 付近のリターン
ロスよりもかなり悪くなっているために、出力電力Ｐ
out では周波数ｆb 付近よりも周波数ｆa付近の方がア
ンダーになってしまっている。
【０００９】しかも、リターンロスが劣化した周波数ｆ
a の付近では、実際の入力電力Ｐ1 はかなり減少してお
り、図８の出力特性で言うと、ＦＥＴ１の動作点はかな
り非飽和領域の方に移行し、これにより出力電力Ｐ2 の
入力電力Ｐ1 への依存度が高まっているから、周囲温度
等の変化によりさらにリターンロスがわずかに変動した
だけでも入力電力Ｐ1 が変動し、これにより出力電力Ｐ
2 が変動するという問題があった。
a の付近では、実際の入力電力Ｐ1 はかなり減少してお
り、図８の出力特性で言うと、ＦＥＴ１の動作点はかな
り非飽和領域の方に移行し、これにより出力電力Ｐ2 の
入力電力Ｐ1 への依存度が高まっているから、周囲温度
等の変化によりさらにリターンロスがわずかに変動した
だけでも入力電力Ｐ1 が変動し、これにより出力電力Ｐ
2 が変動するという問題があった。
【００１０】また、リターンロスが劣化した、即ち、入
力インピーダンスが劣化した周波数ｆa の付近では、信
号源との間にかなりの不整合が生じているから、信号源
より最大の有能電力を取り出せないばかりか、外部の回
路に不整合による悪影響を与え易く、このために、例え
ば入力整合回路２とＦＥＴ１との間にアイソレータ等の
緩衝器が必要となって、回路が大型化、高価格化すると
いう欠点があった。
力インピーダンスが劣化した周波数ｆa の付近では、信
号源との間にかなりの不整合が生じているから、信号源
より最大の有能電力を取り出せないばかりか、外部の回
路に不整合による悪影響を与え易く、このために、例え
ば入力整合回路２とＦＥＴ１との間にアイソレータ等の
緩衝器が必要となって、回路が大型化、高価格化すると
いう欠点があった。
【００１１】
【発明が解決しようとする課題】上記のように従来のＦ
ＥＴ周波数逓倍器では、ＦＥＴ１のリターンロスの劣化
に伴ってＦＥＴ周波数逓倍器の入力インピーダンスが悪
化するので、これにより出力電力が不安定となるばかり
か、外部機器との間にかなりの不整合を生じていた。
ＥＴ周波数逓倍器では、ＦＥＴ１のリターンロスの劣化
に伴ってＦＥＴ周波数逓倍器の入力インピーダンスが悪
化するので、これにより出力電力が不安定となるばかり
か、外部機器との間にかなりの不整合を生じていた。
【００１２】本発明の目的は、安定な出力電力が得ら
れ、外部機器との間の不整合が軽減されるＦＥＴ周波数
逓倍器を提供することにある。
れ、外部機器との間の不整合が軽減されるＦＥＴ周波数
逓倍器を提供することにある。
【００１３】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明のＦＥＴ周波数逓倍器
は、ソース接地したＦＥＴ１と、入力周波数の信号源と
ゲート間を整合させる入力整合回路２と、ドレイン出力
の入力周波数成分を所要電気長にて反射帰還させるよう
に構成した伝送線回路部３と、ドレイン出力の周波数逓
倍成分と出力回路間を整合させる出力整合回路４とを備
えるＦＥＴ周波数逓倍器において、伝送線回路部３にド
レイン出力の入力周波数成分の一部を消費する抵抗体を
含む負荷回路５を設けたものである。
により解決される。即ち、本発明のＦＥＴ周波数逓倍器
は、ソース接地したＦＥＴ１と、入力周波数の信号源と
ゲート間を整合させる入力整合回路２と、ドレイン出力
の入力周波数成分を所要電気長にて反射帰還させるよう
に構成した伝送線回路部３と、ドレイン出力の周波数逓
倍成分と出力回路間を整合させる出力整合回路４とを備
えるＦＥＴ周波数逓倍器において、伝送線回路部３にド
レイン出力の入力周波数成分の一部を消費する抵抗体を
含む負荷回路５を設けたものである。
【００１４】
【作用】入力周波数ｆの信号Ｐ1 は、ＦＥＴ１で増幅さ
れ、ドレインより伝送線回路部３に出力されるが、伝送
線回路部３はドレイン出力の入力周波数成分Ｐ1 を所要
電気長にて反射帰還させると共に、その一部の電力を消
費する抵抗体を含む負荷回路５が設けられているので、
これにより反射電力は軽減され、ドレインに戻った信号
Ｐ1 は、ＦＥＴ１で増幅された信号Ｐ1 と略同相にて合
成され、これがドレイン・ソース間に適当な割合による
過大振幅として加わり、ＦＥＴ１が飽和し、２ｆ，３ｆ
等の成分Ｐ2 ，Ｐ3 等を発生させる。このうち、２ｆの
成分Ｐ2 は伝送線回路部３を反射なく通過し、さらに出
力整合回路４を少ない損失で通過し、出力端子ＯＵＴに
は２ｆの信号Ｐ2 が取り出される。
れ、ドレインより伝送線回路部３に出力されるが、伝送
線回路部３はドレイン出力の入力周波数成分Ｐ1 を所要
電気長にて反射帰還させると共に、その一部の電力を消
費する抵抗体を含む負荷回路５が設けられているので、
これにより反射電力は軽減され、ドレインに戻った信号
Ｐ1 は、ＦＥＴ１で増幅された信号Ｐ1 と略同相にて合
成され、これがドレイン・ソース間に適当な割合による
過大振幅として加わり、ＦＥＴ１が飽和し、２ｆ，３ｆ
等の成分Ｐ2 ，Ｐ3 等を発生させる。このうち、２ｆの
成分Ｐ2 は伝送線回路部３を反射なく通過し、さらに出
力整合回路４を少ない損失で通過し、出力端子ＯＵＴに
は２ｆの信号Ｐ2 が取り出される。
【００１５】このように、本発明によればドレインに戻
る信号Ｐ1 の一部は抵抗体により消費されるので、これ
により入力端子ＩＮにおけるリターンロス劣化の軽減が
図れる。しかも、抵抗体による電力消費量は所要帯域内
において周波数とは無関係に略一定にできるから、所要
帯域内のリターンロス特性を従来のものに比べてよりフ
ラットな特性に改善できる。そして、リターンロス特性
がフラットになれば、一旦入力整合回路２を整合させて
おくだけで、所要帯域内では入力インピーダンスの劣化
（不整合）を生じないから、信号源より最大の有能電力
を取り出せる上に、外部の回路に不整合による悪影響を
与えることもない。一方、出力電力Ｐou t については、
リターンロス特性のフラット化と相まって、帯域偏差の
抑圧と広帯域化が容易に実現される。
る信号Ｐ1 の一部は抵抗体により消費されるので、これ
により入力端子ＩＮにおけるリターンロス劣化の軽減が
図れる。しかも、抵抗体による電力消費量は所要帯域内
において周波数とは無関係に略一定にできるから、所要
帯域内のリターンロス特性を従来のものに比べてよりフ
ラットな特性に改善できる。そして、リターンロス特性
がフラットになれば、一旦入力整合回路２を整合させて
おくだけで、所要帯域内では入力インピーダンスの劣化
（不整合）を生じないから、信号源より最大の有能電力
を取り出せる上に、外部の回路に不整合による悪影響を
与えることもない。一方、出力電力Ｐou t については、
リターンロス特性のフラット化と相まって、帯域偏差の
抑圧と広帯域化が容易に実現される。
【００１６】好ましくは、伝送線回路部３は、図２に示
す如く、ドレインに接続した伝送線３ａと、ドレインよ
り入力周波数で略λ／４電気長の伝送線３ａの位置に一
端を接続した抵抗体７と、抵抗体７の他端に接続した同
略λ／４電気長のオープンスタブ３ｂとを備える。この
場合は、抵抗体７とオープンスタブ３ｂとの結合部が短
絡点Ｓとなるから、ドレイン出力の入力周波数の電流は
短絡点Ｓで略最大となり、抵抗体７により一部の電力が
消費される。
す如く、ドレインに接続した伝送線３ａと、ドレインよ
り入力周波数で略λ／４電気長の伝送線３ａの位置に一
端を接続した抵抗体７と、抵抗体７の他端に接続した同
略λ／４電気長のオープンスタブ３ｂとを備える。この
場合は、抵抗体７とオープンスタブ３ｂとの結合部が短
絡点Ｓとなるから、ドレイン出力の入力周波数の電流は
短絡点Ｓで略最大となり、抵抗体７により一部の電力が
消費される。
【００１７】また好ましくは、伝送線回路部３は、図４
に示す如く、ドレインに接続した伝送線３ａと、ドレイ
ンより入力周波数で略λ／４電気長の伝送線３ａの位置
に設けた同略λ／４電気長のオープンスタブ３ｂと、オ
ープンスタブ３ｂよりもドレイン側に近い伝送線３ａの
位置に一端を接続した抵抗体７と、抵抗体７の他端に接
続した入力周波数で直列の容量性となる電気長の伝送線
８と、伝送線８の他端を高周波的に接地させる短絡回路
９とを備える。この場合は、伝送線３ａ上のＳが短絡点
であるから、その手前における伝送線３ａのインピーダ
ンスＺは、β＝２π／λとすると、Ｚ＝ｊＺ0 ｔａｎ
（βｄ）である。従って、短絡点Ｓの手前に適当なイン
ピーダンスの線路を接続すれば電力の一部を取り出せ、
抵抗体７により一部の電力が消費される。
に示す如く、ドレインに接続した伝送線３ａと、ドレイ
ンより入力周波数で略λ／４電気長の伝送線３ａの位置
に設けた同略λ／４電気長のオープンスタブ３ｂと、オ
ープンスタブ３ｂよりもドレイン側に近い伝送線３ａの
位置に一端を接続した抵抗体７と、抵抗体７の他端に接
続した入力周波数で直列の容量性となる電気長の伝送線
８と、伝送線８の他端を高周波的に接地させる短絡回路
９とを備える。この場合は、伝送線３ａ上のＳが短絡点
であるから、その手前における伝送線３ａのインピーダ
ンスＺは、β＝２π／λとすると、Ｚ＝ｊＺ0 ｔａｎ
（βｄ）である。従って、短絡点Ｓの手前に適当なイン
ピーダンスの線路を接続すれば電力の一部を取り出せ、
抵抗体７により一部の電力が消費される。
【００１８】また好ましくは、伝送線回路部３は、図５
に示す如く、ドレインに接続した入力周波数で略λ／２
電気長の先端開放の伝送線３ｃと、伝送線３ｃに生じる
電気的短絡点３ｄよりもドレイン側に近い伝送線３ｃの
位置に一端を接続した抵抗体７と、抵抗体７の他端に接
続した入力周波数で直列の容量性となる電気長の伝送線
８と、伝送線８の他端を高周波的に接地させる短絡回路
９とを備え、出力整合回路４は、入力周波数をカットオ
フし、かつ逓倍周波数を通過させる導波管４ａよりな
る。この場合は、入力周波数の信号は伝送線３ｃの開放
端に設けた導波管４ａによりカットオフされて反射する
ので、伝送線３ｃ上の中点Ｓが短絡点となり、その手前
における線路３ｃのインピーダンスＺは上記同様にし
て、Ｚ＝ｊＺ 0 ｔａｎ（βｄ）である。従って、短絡点
Ｓの手前に適当なインピーダンスの線路を接続すれば、
電力の一部を取り出せ、抵抗体７により一部の電力が消
費される。
に示す如く、ドレインに接続した入力周波数で略λ／２
電気長の先端開放の伝送線３ｃと、伝送線３ｃに生じる
電気的短絡点３ｄよりもドレイン側に近い伝送線３ｃの
位置に一端を接続した抵抗体７と、抵抗体７の他端に接
続した入力周波数で直列の容量性となる電気長の伝送線
８と、伝送線８の他端を高周波的に接地させる短絡回路
９とを備え、出力整合回路４は、入力周波数をカットオ
フし、かつ逓倍周波数を通過させる導波管４ａよりな
る。この場合は、入力周波数の信号は伝送線３ｃの開放
端に設けた導波管４ａによりカットオフされて反射する
ので、伝送線３ｃ上の中点Ｓが短絡点となり、その手前
における線路３ｃのインピーダンスＺは上記同様にし
て、Ｚ＝ｊＺ 0 ｔａｎ（βｄ）である。従って、短絡点
Ｓの手前に適当なインピーダンスの線路を接続すれば、
電力の一部を取り出せ、抵抗体７により一部の電力が消
費される。
【００１９】
【実施例】以下、添付図面に従って本発明の実施例を詳
細に説明する。図２は第１実施例のＦＥＴ周波数逓倍器
の回路図で、図において１はＧａＡｓのＦＥＴ、２は入
力周波数ｆの信号源とゲート間を整合させる入力整合回
路、３は、誘電体基板を挟み、背面に接地導体を有する
マイクロストリップ線路による伝送線回路部、３ａは例
えば特性インピーダンス５０オームの伝送線、３ｂは同
じく特性インピーダンス５０オームでかつ入力周波数で
略λ／４電気長のオープンスタブ、５は負荷回路、７は
負荷回路を構成する所要抵抗値の抵抗体、４は出力周波
数２ｆと出力回路間を整合させる出力整合回路である。
細に説明する。図２は第１実施例のＦＥＴ周波数逓倍器
の回路図で、図において１はＧａＡｓのＦＥＴ、２は入
力周波数ｆの信号源とゲート間を整合させる入力整合回
路、３は、誘電体基板を挟み、背面に接地導体を有する
マイクロストリップ線路による伝送線回路部、３ａは例
えば特性インピーダンス５０オームの伝送線、３ｂは同
じく特性インピーダンス５０オームでかつ入力周波数で
略λ／４電気長のオープンスタブ、５は負荷回路、７は
負荷回路を構成する所要抵抗値の抵抗体、４は出力周波
数２ｆと出力回路間を整合させる出力整合回路である。
【００２０】入力周波数ｆの信号Ｐ1 は、ＦＥＴ１で増
幅され、ドレインより伝送線３ａに出力されるが、ドレ
インより入力周波数で略λ／４電気長の伝送線３ａの位
置には、抵抗体７と同略λ／４電気長のオープンスタブ
３ｂとの直列回路があるので、抵抗体７とオープンスタ
ブ３ｂとの結合部が短絡点Ｓとなり、入力周波数ｆの信
号Ｐ1 は短絡点Ｓで略全反射されると共に、一部の電力
は抵抗体７により消費される。こうして電力が軽減さ
れ、ドレインに戻った信号Ｐ1 は、ＦＥＴ１で増幅され
た信号Ｐ1 と略同相にて合成され、これがドレイン・ソ
ース間に適当な割合による過大振幅として加わり、ＦＥ
Ｔ１が飽和し、２ｆ，３ｆの成分Ｐ2 ，Ｐ 3 を発生させ
る。このうち、３ｆの成分Ｐ3 はＰ1 の奇数倍であるの
で伝送線３ａで略全反射されると共に一部の電力は抵抗
体７により消費される。一方、２ｆの成分Ｐ2 は伝送線
３ａを反射なく通過し、さらに出力整合回路４を少ない
損失で通過し、出力端子ＯＵＴには２ｆの信号Ｐ2 が取
り出される。
幅され、ドレインより伝送線３ａに出力されるが、ドレ
インより入力周波数で略λ／４電気長の伝送線３ａの位
置には、抵抗体７と同略λ／４電気長のオープンスタブ
３ｂとの直列回路があるので、抵抗体７とオープンスタ
ブ３ｂとの結合部が短絡点Ｓとなり、入力周波数ｆの信
号Ｐ1 は短絡点Ｓで略全反射されると共に、一部の電力
は抵抗体７により消費される。こうして電力が軽減さ
れ、ドレインに戻った信号Ｐ1 は、ＦＥＴ１で増幅され
た信号Ｐ1 と略同相にて合成され、これがドレイン・ソ
ース間に適当な割合による過大振幅として加わり、ＦＥ
Ｔ１が飽和し、２ｆ，３ｆの成分Ｐ2 ，Ｐ 3 を発生させ
る。このうち、３ｆの成分Ｐ3 はＰ1 の奇数倍であるの
で伝送線３ａで略全反射されると共に一部の電力は抵抗
体７により消費される。一方、２ｆの成分Ｐ2 は伝送線
３ａを反射なく通過し、さらに出力整合回路４を少ない
損失で通過し、出力端子ＯＵＴには２ｆの信号Ｐ2 が取
り出される。
【００２１】図３は実施例のＦＥＴ周波数逓倍器の帯域
特性を示す図で、図においてＰout は２ｆの成分Ｐ2 の
出力電力、Ｒ．Ｌは入力端子ＩＮにおけるリターンロス
（入力インピーダンス）である。ドレインに戻る信号Ｐ
1 の一部は抵抗体７で消費されるので、抵抗体７の抵抗
値を適当に選ぶことでドレインに戻る信号電力Ｐ1 の量
を適当な値にできる。従って、ＦＥＴ１のゲートに漏れ
る電力（リターンロス）を軽減でき、ＦＥＴ１の動作点
は入力端子ＩＮから入力する電力Ｐ1 とドレインに戻る
信号電力Ｐ1 との略一定な割合の合成によって常に飽和
状態に安定に維持される。
特性を示す図で、図においてＰout は２ｆの成分Ｐ2 の
出力電力、Ｒ．Ｌは入力端子ＩＮにおけるリターンロス
（入力インピーダンス）である。ドレインに戻る信号Ｐ
1 の一部は抵抗体７で消費されるので、抵抗体７の抵抗
値を適当に選ぶことでドレインに戻る信号電力Ｐ1 の量
を適当な値にできる。従って、ＦＥＴ１のゲートに漏れ
る電力（リターンロス）を軽減でき、ＦＥＴ１の動作点
は入力端子ＩＮから入力する電力Ｐ1 とドレインに戻る
信号電力Ｐ1 との略一定な割合の合成によって常に飽和
状態に安定に維持される。
【００２２】しかも、抵抗体７による電力消費量は所要
帯域内ｆa 〜ｆb において周波数とは無関係に略一定に
できるから、リターンロスの特性は図示の如くフラット
に保たれる。そして、リターンロス特性がフラットにな
れば、一旦入力整合回路２を整合させておくだけで、所
要帯域内では入力インピーダンスの劣化（不整合）を生
じないから、信号源より最大の有能電力を取り出せる上
に、外部の回路に不整合による悪影響を与えることもな
い。
帯域内ｆa 〜ｆb において周波数とは無関係に略一定に
できるから、リターンロスの特性は図示の如くフラット
に保たれる。そして、リターンロス特性がフラットにな
れば、一旦入力整合回路２を整合させておくだけで、所
要帯域内では入力インピーダンスの劣化（不整合）を生
じないから、信号源より最大の有能電力を取り出せる上
に、外部の回路に不整合による悪影響を与えることもな
い。
【００２３】一方、出力電力Ｐout については、従来に
比べて若干出力電力Ｐout が低下するものの、抵抗体７
による電力の消費量を適当な値に調節することで、従来
のように周波数ｆa 付近における出力電力Ｐout が周波
数ｆb 付近よりもアンダーとなることはなく、リターン
ロス特性のフラット化と相まって、帯域偏差の抑圧と広
帯域化が容易に実現される。また仮に、周波数ｆa 付近
において出力電力Ｐou t が周波数ｆb 付近よりもオーバ
ーとなるような場合には、その分を出力整合回路４等に
おいて調整可能である。
比べて若干出力電力Ｐout が低下するものの、抵抗体７
による電力の消費量を適当な値に調節することで、従来
のように周波数ｆa 付近における出力電力Ｐout が周波
数ｆb 付近よりもアンダーとなることはなく、リターン
ロス特性のフラット化と相まって、帯域偏差の抑圧と広
帯域化が容易に実現される。また仮に、周波数ｆa 付近
において出力電力Ｐou t が周波数ｆb 付近よりもオーバ
ーとなるような場合には、その分を出力整合回路４等に
おいて調整可能である。
【００２４】図４は第２実施例のＦＥＴ周波数逓倍器の
回路図で、図４の（Ａ）は全体の回路図、図４の（Ｂ）
は短絡回路の他の例を示す回路図である。なお、図２と
同一符号は同一又は相当部分を示し、図４の（Ａ）にお
いて５は負荷回路、７は抵抗体、８は入力周波数ｆで直
列の容量性となる電気長の伝送線、９はコンデンサより
なる高周波信号の短絡回路である。
回路図で、図４の（Ａ）は全体の回路図、図４の（Ｂ）
は短絡回路の他の例を示す回路図である。なお、図２と
同一符号は同一又は相当部分を示し、図４の（Ａ）にお
いて５は負荷回路、７は抵抗体、８は入力周波数ｆで直
列の容量性となる電気長の伝送線、９はコンデンサより
なる高周波信号の短絡回路である。
【００２５】この場合は、伝送線３ａ上のＳが短絡にな
るから、その手前における線路３ａのインピーダンスＺ
は、β＝２π／λとすると、Ｚ＝ｊＺ0 ｔａｎ（βｄ）
である。従って、短絡点Ｓの手前に適当なインピーダン
スの負荷回路５を接続すればそこから入力周波数ｆの電
力の一部を取り出せ、抵抗体７により一部の電力が消費
される。この場合に、例えば伝送線８は入力周波数ｆで
低インピーダンスとなるような電気長（例えば入力周波
数ｆの約λ／８電気長）を有しており、その一端はコン
デンサＣにより高周波的に接地されている。従って、入
力周波数ｆの信号電流の一部は抵抗体７、伝送線８を介
して接地に流れ、その際に抵抗体７によって電力Ｐ1 の
一部が消費される。
るから、その手前における線路３ａのインピーダンスＺ
は、β＝２π／λとすると、Ｚ＝ｊＺ0 ｔａｎ（βｄ）
である。従って、短絡点Ｓの手前に適当なインピーダン
スの負荷回路５を接続すればそこから入力周波数ｆの電
力の一部を取り出せ、抵抗体７により一部の電力が消費
される。この場合に、例えば伝送線８は入力周波数ｆで
低インピーダンスとなるような電気長（例えば入力周波
数ｆの約λ／８電気長）を有しており、その一端はコン
デンサＣにより高周波的に接地されている。従って、入
力周波数ｆの信号電流の一部は抵抗体７、伝送線８を介
して接地に流れ、その際に抵抗体７によって電力Ｐ1 の
一部が消費される。
【００２６】なお、伝送線８とコンデンサＣとから成る
回路は直流バイアスＶDDを給電端とするドレインのバイ
アス供給回路となっており、その供給位置をコンデンサ
Ｃの近傍、即ち、低インピーダンス位置に設けることに
より、Ｐ1 ，Ｐ2 等の信号に影響させること無く給電で
きる。そして、本実施例の負荷回路５はこのようなバイ
アス供給回路上で簡単に実現できる。
回路は直流バイアスＶDDを給電端とするドレインのバイ
アス供給回路となっており、その供給位置をコンデンサ
Ｃの近傍、即ち、低インピーダンス位置に設けることに
より、Ｐ1 ，Ｐ2 等の信号に影響させること無く給電で
きる。そして、本実施例の負荷回路５はこのようなバイ
アス供給回路上で簡単に実現できる。
【００２７】図４の（Ｂ）において、９ａは入力周波数
ｆの略λ／４電気長のオープンスタブ、９ｂは出力周波
数２ｆの略λ／４電気長のオープンスタブであり、従っ
て、オープンスタブ９ａと９ｂの接続点は入力周波数ｆ
及び出力周波数２ｆについて夫々短絡点となり、図４の
（Ａ）のコンデンサＣに代えて、図４の（Ｂ）の短絡回
路９を使用できる。
ｆの略λ／４電気長のオープンスタブ、９ｂは出力周波
数２ｆの略λ／４電気長のオープンスタブであり、従っ
て、オープンスタブ９ａと９ｂの接続点は入力周波数ｆ
及び出力周波数２ｆについて夫々短絡点となり、図４の
（Ａ）のコンデンサＣに代えて、図４の（Ｂ）の短絡回
路９を使用できる。
【００２８】図５は第３実施例のＦＥＴ周波数逓倍器の
回路図で、図において３ｃは入力周波数で略λ／２電気
長の先端開放の伝送線、４ａは入力周波数ｆをカットオ
フし、かつ逓倍周波数２ｆを通過させるサイズの導波管
である。入力周波数の信号ｆは伝送線３ｃの開放端に設
けた導波管４ａによりカットオフされて全反射するの
で、開放端より約λ／４電気長の伝送線３ｃ上の中点に
あるＳが短絡点となり、その点Ｓよりドレイン側に向か
う伝送線３ｃのインピーダンスＺは前記同様にして、Ｚ
＝ｊＺ0 ｔａｎ（βｄ）である。従って、短絡点Ｓの手
前に適当なインピーダンスの負荷回路５を接続すればそ
こから入力周波数ｆの電力Ｐ1 の一部を取り出せ、抵抗
体７により一部の電力が消費される。一方、２ｆの信号
Ｐ2 は導波管４ａを通過して出力ＯＵＴに導かれる。な
お、３ｆの信号Ｐ3 については適当な位置に設けたオー
プンスタブにより、導波管４ａへの出力を阻止できる。
回路図で、図において３ｃは入力周波数で略λ／２電気
長の先端開放の伝送線、４ａは入力周波数ｆをカットオ
フし、かつ逓倍周波数２ｆを通過させるサイズの導波管
である。入力周波数の信号ｆは伝送線３ｃの開放端に設
けた導波管４ａによりカットオフされて全反射するの
で、開放端より約λ／４電気長の伝送線３ｃ上の中点に
あるＳが短絡点となり、その点Ｓよりドレイン側に向か
う伝送線３ｃのインピーダンスＺは前記同様にして、Ｚ
＝ｊＺ0 ｔａｎ（βｄ）である。従って、短絡点Ｓの手
前に適当なインピーダンスの負荷回路５を接続すればそ
こから入力周波数ｆの電力Ｐ1 の一部を取り出せ、抵抗
体７により一部の電力が消費される。一方、２ｆの信号
Ｐ2 は導波管４ａを通過して出力ＯＵＴに導かれる。な
お、３ｆの信号Ｐ3 については適当な位置に設けたオー
プンスタブにより、導波管４ａへの出力を阻止できる。
【００２９】
【発明の効果】以上述べた如く本発明によれば、ドレイ
ン出力の入力周波数成分を所要電気長にて反射帰還させ
るように構成した伝送線回路部にドレイン出力の入力周
波数成分の一部を消費する抵抗体を含む負荷回路を設け
たので、入力端子におけるリターンロス及びその変動が
緩和され、従って、外部機器との間の不整合による悪影
響を抑制でき、アイソレータ等の緩和器も必要ないか
ら、無線機器の小型化、低価格化につながる。また、リ
ターンロスの安定化と相まって出力電力も安定化する。
ン出力の入力周波数成分を所要電気長にて反射帰還させ
るように構成した伝送線回路部にドレイン出力の入力周
波数成分の一部を消費する抵抗体を含む負荷回路を設け
たので、入力端子におけるリターンロス及びその変動が
緩和され、従って、外部機器との間の不整合による悪影
響を抑制でき、アイソレータ等の緩和器も必要ないか
ら、無線機器の小型化、低価格化につながる。また、リ
ターンロスの安定化と相まって出力電力も安定化する。
【図１】図１は本発明の原理的構成図である。
【図２】図２は第１実施例のＦＥＴ周波数逓倍器の回路
図である。
図である。
【図３】図３は実施例のＦＥＴ周波数逓倍器の帯域特性
を示す図である。
を示す図である。
【図４】図４は第２実施例のＦＥＴ周波数逓倍器の回路
図である。
図である。
【図５】図５は第３実施例のＦＥＴ周波数逓倍器の回路
図である。
図である。
【図６】図６は従来のＦＥＴ周波数逓倍器の回路図であ
る。
る。
【図７】図７は従来のＦＥＴ周波数逓倍器の帯域特性を
示す図である。
示す図である。
【図８】図８は一例のＦＥＴ増幅器の出力特性を示す図
である。
である。
１ ＦＥＴ
２ 入力整合回路
３ 伝送線回路部
４ 出力整合回路
５ 負荷回路
Claims (4)
- 【請求項１】 ソース接地したＦＥＴ（１）と、入力周
波数の信号源とゲート間を整合させる入力整合回路
（２）と、ドレイン出力の入力周波数成分を所要電気長
にて反射帰還させるように構成した伝送線回路部（３）
と、ドレイン出力の周波数逓倍成分と出力回路間を整合
させる出力整合回路（４）とを備えるＦＥＴ周波数逓倍
器において、 伝送線回路部（３）にドレイン出力の入力周波数成分の
一部を消費する抵抗体を含む負荷回路（５）を設けたこ
とを特徴とするＦＥＴ周波数逓倍器。 - 【請求項２】 伝送線回路部（３）は、ドレインに接続
した伝送線（３ａ）と、ドレインより入力周波数で略λ
／４電気長の伝送線（３ａ）の位置に一端を接続した抵
抗体（７）と、抵抗体（７）の他端に接続した同略λ／
４電気長のオープンスタブ（３ｂ）とを備えることを特
徴とする請求項１のＦＥＴ周波数逓倍器。 - 【請求項３】 伝送線回路部（３）は、ドレインに接続
した伝送線（３ａ）と、ドレインより入力周波数で略λ
／４電気長の伝送線（３ａ）の位置に設けた同略λ／４
電気長のオープンスタブ（３ｂ）と、オープンスタブ
（３ｂ）よりもドレイン側に近い伝送線（３ａ）の位置
に一端を接続した抵抗体（７）と、抵抗体（７）の他端
に接続した入力周波数で直列の容量性となる電気長の伝
送線（８）と、伝送線（８）の他端を高周波的に接地さ
せる短絡回路（９）とを備えることを特徴とする請求項
１のＦＥＴ周波数逓倍器。 - 【請求項４】 伝送線回路部（３）は、ドレインに接続
した入力周波数で略λ／２電気長の先端開放の伝送線
（３ｃ）と、伝送線（３ｃ）に生じる電気的な短絡点
（Ｓ）よりもドレイン側に近い伝送線（３ｃ）の位置に
一端を接続した抵抗体（７）と、抵抗体（７）の他端に
接続した入力周波数で直列の容量性となる電気長の伝送
線（８）と、伝送線（８）の他端を高周波的に接地させ
る短絡回路（９）とを備え、出力整合回路（４）は、入
力周波数をカットオフし、かつ逓倍周波数を通過させる
導波管（４ａ）よりなることを特徴とする請求項１のＦ
ＥＴ周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18425791A JPH0529836A (ja) | 1991-07-24 | 1991-07-24 | Ｆｅｔ周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18425791A JPH0529836A (ja) | 1991-07-24 | 1991-07-24 | Ｆｅｔ周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529836A true JPH0529836A (ja) | 1993-02-05 |
Family
ID=16150149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18425791A Withdrawn JPH0529836A (ja) | 1991-07-24 | 1991-07-24 | Ｆｅｔ周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529836A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093349A (ja) * | 1996-09-17 | 1998-04-10 | Denso Corp | 周波数逓倍器 |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
-
1991
- 1991-07-24 JP JP18425791A patent/JPH0529836A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093349A (ja) * | 1996-09-17 | 1998-04-10 | Denso Corp | 周波数逓倍器 |
| JP2017098664A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 周波数逓倍器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346859B1 (en) | Microwave amplifier with reduced beat noise | |
| US7129804B2 (en) | Reflection loss suppression circuit | |
| US4630003A (en) | FET oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| Prigent et al. | Phase noise reduction in FET oscillators by low-frequency loading and feedback circuitry optimization | |
| JP3439344B2 (ja) | 半導体増幅器 | |
| EP2117070A1 (en) | Microwave device, high frequency device and high frequency apparatus | |
| JPH0529836A (ja) | Ｆｅｔ周波数逓倍器 | |
| JP3366314B2 (ja) | マイクロ波周波数逓倍器 | |
| US20100148858A1 (en) | Bias circuit | |
| EP1054508A1 (en) | Microwave amplifier | |
| US5180996A (en) | High frequency oscillator having capacitor and microstrip line output filter | |
| JP2857997B2 (ja) | 周波数逓倍回路 | |
| US3402361A (en) | Integrated microwave signal amplifier circuit | |
| JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP6678827B2 (ja) | 高周波増幅器 | |
| US6300840B1 (en) | Microwave/millimeter-wave integrated circuit | |
| US4021750A (en) | Broad-band TRAPATT amplifier having a tapered idler circuit | |
| JPH08130423A (ja) | 高調波抑圧回路 | |
| JP2700015B2 (ja) | マイクロ波発振回路 | |
| JPS62271502A (ja) | マイクロ波装置の整合回路 | |
| JPH09312535A (ja) | 整合型アンプ | |
| JP3239720B2 (ja) | マイクロ波減衰器 | |
| JPH0442845B2 (ja) | ||
| JP2518544B2 (ja) | マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |