JPH0529840A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 選択的に動作させられる差動増幅回路を含み
つつ、実質的な消費電力を低減させた半導体集積回路装
置を提供する。 【構成】 差動増幅回路の入力信号が所定の固定レベル
であるか否かを検出する信号検出回路を設け、上記信号
検出回路により入力信号が固定レベルであると判定され
たとき、上記差動増幅回路の動作電流を遮断するととも
に出力レベルを固定レベルにする。 【効果】 差動増幅回路の入力信号が固定レベルである
ときには実質的な増幅動作が行われていないから、差動
増幅回路の動作電流を遮断するとともに出力信号を固定
レベルとすることにより不所望な回路の誤動作を防止で
き、上記動作電流の遮断に対応して低消費電力化が実現
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路装置
に関し、例えば、用途や動作モードに応じて選択的に動
作状態にさせられる差動増幅回路を含むものに利用して
有効な技術に関するものである。

【０００２】

【従来の技術】演算増幅回路を多用したアナログ集積回
路装置では、演算増幅回路に常時電流を流し続ける必要
があるため消費電流が大きくなる。このように演算増幅
回路の多用したアナログ集積回路の例としては、例え
ば、（株）日立製作所１９８９年３月発行『日立通信用
半導体データブック』頁２０３〜頁２３１がある。

【０００３】

【発明が解決しようとする課題】上記のようなアナログ
集積回路の消費電流を低減させるために、回路全体が非
動作状態に入ると、パワーダウン制御信号を受けるパワ
ーダウン制御回路により各演算増幅回路のバイアス電流
を遮断してパワーダウンを行わせることが考えられる。
しかし、この場合には、回路全体が非動作状態になると
いう極めて限られた条件でしかパワーダウンが行われな
いからパワーダウン化には限界がある。この発明の目的
は、選択的に動作させられる差動増幅回路を含みつつ、
実質的な消費電力を低減させた半導体集積回路装置を提
供することにある。この発明の前記ならびにそのほかの
目的と新規な特徴は、本明細書の記述および添付図面か
ら明らかになるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、差動増幅回路の入力信号が
所定の固定レベルであるか否かを検出する信号検出回路
を設け、上記信号検出回路により入力信号が固定レベル
である判定されたとき、上記差動増幅回路の動作電流を
遮断するとともに出力レベルを固定レベルにする。

【０００５】

【作用】上記した手段によれば、差動増幅回路の入力信
号が固定レベルであるときには実質的な増幅動作が行わ
れていないから、差動増幅回路の動作電流を遮断すると
ともに出力信号を固定レベルとすることにより不所望な
回路の誤動作を防止でき、上記動作電流の遮断に対応し
て低消費電力化が実現できる。

【０００６】

【実施例】図１には、この発明が適用された半導体集積
回路装置に形成される差動増幅回路の一実施例のブロッ
ク図が示されている。この実施例では、半導体集積回路
に形成される差動増幅回路のうち、その用途又は動作モ
ードに応じて非動作状態に置かれるもに対しては、その
入力信号の信号検出回路が設けられる。この信号検出回
路は、特に制限されないが、接地電位検出回路と待機状
態判定回路から構成される。差動増幅回路は、非反転入
力（＋）と反転入力（−）に対応した２つの入力端子Ｉ
Ｎ１とＩＮ２を持ち、差動的な入力信号が供給されるこ
との他一方にバイアス電圧が供給されることが多い。す
なわち、差動増幅回路を非反転増幅回路として用いると
きには、入力端子ＩＮ１に入力信号が供給され、入力端
子ＩＮ２にはバイアス信号又は負帰還信号が供給され
る。

【０００７】この実施例では、このように差動増幅回路
がいずれの形態で使用されるかに応じて、接地電位検出
回路に伝えられる入力信号を選ぶスイッチＳＷが設けら
れる。このスイッチＳＷは、特に制限されないが、マス
タースライスやワイヤーボンディング等の配線手段によ
りスイッチの接続が選ばれる。その意味では、通常の切
り替えスイッチとは異なる。この他、ＭＯＳＦＥＴ（絶
縁ゲート型電界効果トランジスタ）のようなスイッチ素
子により構成されてもよい。このようなスイッチ素子を
用いた場合には、いずれの入力信号を伝えるかの制御信
号を形成する必要があるが、上記のように差動増幅回路
の動作形態が固定的に選択される場合には、マスタース
ライスやワイヤーボンディングあるいはフューズ手段等
のようなプログラム素子を利用するものであってもよ
い。この他、動作モードに応じて入力信号の切り替えが
行われるものでは、その動作モードを指示する信号を利
用して上記スイッチ素子の制御を行うようにすればよ
い。

【０００８】待機状態判定回路は、接地電位検出回路の
出力信号により差動増幅回路の入力信号が無信号状態の
待機状態と判定したなら、その出力信号により差動増幅
回路の動作電流を遮断させる。これにより、無信号時に
おいて差動増幅回路で消費される無駄な電流を削減する
ことができる。上記のように差動増幅回路の動作電流が
遮断されると、それに応じて出力がハイインピーダンス
になるなどして不定レベルになる。この不定レベルによ
り、動作状態にある他の回路が影響を受けて、誤動作が
生じるなどの問題を防ぐために、出力端子ＯＵＴを回路
の接地電位のような固定レベルにするスイッチＭＯＳＦ
ＥＴＱ１が設けられる。このスイッチＭＯＳＦＥＴＱ１
は、上記待機状態判定回路により、差動増幅回路の動作
電流が遮断されたときオン状態になって出力端子ＯＵＴ
を回路の接地電位に固定する。

【０００９】図２には、この発明が適用された半導体集
積回路装置に形成される差動増幅回路の他の一実施例の
ブロック図が示されている。この実施例では、上記のよ
うに用途又は動作モードに応じて非動作状態に置かれる
差動増幅回路の出力側にバッファ回路等を構成する別の
差動増幅回路が設けられる。このバッファ回路を構成す
る差動増幅回路２の動作は、前段の差動増幅回路１に追
従した動作を行うものである。このことに着目し、前段
の差動増幅回路１に設けられる信号検出回路を後段の差
動増幅回路２に共用するものである。すなわち、前記同
様に接地電位検出回路と待機状態判定回路からなる信号
検出回路の出力信号は、前段の差動増幅回路１と後段の
差動増幅回路２に対して共通に動作電流の遮断と出力レ
ベルの固定する制御信号として用いられる。もしも、バ
ッファ回路としての後段の差動増幅回路２の出力側に
も、演算増幅回路等を構成する差動増幅回路が設けら
れ、その動作も上記入力端子ＩＮ１又はＩＮ２の信号の
有無に従って動作を行うものであれば、上記信号検出回
路の出力信号を上記同様に共用することができる。この
ような信号検出回路の共用化により、回路の簡素化が可
能になるものである。

【００１０】図３には、上記信号検出回路の一実施例の
具体的回路図がそれにより制御される差動増幅回路とと
もに示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術により、図示しない他の差動増幅回
路や必要に応じて設けられるディジタル回路とともに１
個の半導体基板上において形成される。

【００１１】この実施例の半導体集積回路装置は、ＣＭ
ＯＳ（相補型ＭＯＳ）回路により構成される差動増幅回
路のようなアナログ回路とＣＭＯＳ論理回路からなるデ
ィジタル回路から構成される。同図において、Ｐチャン
ネル型ＭＯＳＦＥＴは、そのチャンネル部分（バックゲ
ート部）に矢印が付加されることにより、Ｎチャンネル
型ＭＯＳＦＥＴと区別される。差動増幅回路は、反転増
幅回路としての動作を行う。外部端子Ｐ１から供給され
る入力信号は、入力抵抗Ｒ１を通して反転入力（−）に
供給される。この反転入力（−）と出力端子との間に
は、帰還抵抗Ｒ２が設けられる。上記抵抗Ｒ１とＲ２の
抵抗比により利得が設定される。差動増幅回路の非反転
入力（＋）には、バイアス電圧として回路の接地電位が
供給される。この差動増幅回路は、その用途や仕様にあ
るいは動作モードに応じて外部端子Ｐ１から供給される
入力信号の選択的な増幅動作を行うようにされる。

【００１２】外部端子Ｐ１から入力される入力信号は、
接地電位を中点電位として正電圧又は負電圧に変化する
交流信号とされる。接地電位検出回路は、入力信号が接
地電位かそれとも上記のような交流信号かを検出する。
接地電位検出回路は、次のような回路により構成され
る。Ｎチャンネル型ＭＯＳＦＥＴＱ６は、そのゲートに
接地電位に対して負極性のバイアス電圧Ｖ２が供給され
ることにより、比較的小さな電流を流すようにされる。
Ｎチャンネル型ＭＯＳＦＥＴＱ７は、そのゲートに接地
電位に対して正極性のバイアス電圧Ｖ１が供給されるこ
とにより、比較的大きな電流を流すようにされる。そし
て、Ｎチャンネル型ＭＯＳＦＥＴＱ５のゲートには、上
記入力端子Ｐ１の信号が供給される。これらのＭＯＳＦ
ＥＴＱ５〜Ｑ７は、同じ素子サイズにより構成される。
上記ＭＯＳＦＥＴＱ５のドレインには、ダイオード形態
にされたＰチャンネル型ＭＯＳＦＥＴＱ２が設けられ
る。このＰチャンネル型ＭＯＳＦＥＴＱ２に対して電流
ミラー形態にされたＰチャンネル型ＭＯＳＦＥＴＱ３と
Ｑ４が設けられる。これらのＰチャンネル型ＭＯＳＦＥ
ＴＱ３とＱ４のドレインは、上記Ｎチャンネル型ＭＯＳ
ＦＥＴＱ６とＱ７のドレインに接続される。上記Ｐチャ
ンネル型ＭＯＳＦＥＴＱ２〜Ｑ４も同じ素子サイズにさ
れる。

【００１３】上記ＭＯＳＦＥＴＱ３とＱ６の共通化され
たドレインＡは、ＣＭＯＳインバータ回路Ｎ１の入力に
接続される。このインバータ回路Ｎ１の出力はノア（Ｎ
ＯＲ）ゲート回路Ｇ１の一方の入力に接続される。上記
ＭＯＳＦＥＴＱ４とＱ７の共通化されたドレインＢは、
上記ノアゲート回路Ｇ１の他方の入力に接続される。こ
のノアゲート回路Ｇ１の出力端子から接地電位検出信号
が出力される。なお、動作電圧ＶＤＤは、例えは＋５Ｖ
のような正の電圧とされ、ＶＳＳは−５Ｖのような負の
電圧とされる。そして、上記インバータ回路Ｎ１やゲー
ト回路Ｇ１及び差動増幅回路は、上記電圧ＶＤＤとＶＳ
Ｓにより動作させられる。

【００１４】この実施例の接地電位検出回路の動作は、
次の通りである。入力端子Ｐ１の電位が接地電位のよう
な中点電位のとき、ＭＯＳＦＥＴＱ５にはそれに対応し
た中間的な電流が流れる。この電流は、Ｐチャンネル型
ＭＯＳＦＥＴＱ２〜Ｑ４により構成される電流ミラー回
路を介してＭＯＳＦＥＴＱ６とＱ７のドレインに供給さ
れる。ＭＯＳＦＥＴＱ６の電流値は、上記ＭＯＳＦＥＴ
Ｑ５のゲートに回路の接地電位が供給されたときの電流
に対して比較的小さな電流値に設定されているため、イ
ンバータ回路Ｎ１の入力端子をハイレベルにさせる。こ
れにより、インバータ回路Ｎ１のロウレベルの出力信号
を形成する。これに対して、ＭＯＳＦＥＴＱ７の電流値
は、上記ＭＯＳＦＥＴＱ５のゲートに回路の接地電位が
供給されたときの電流に対して比較的大きな電流値に設
定されているため、ノアゲート回路Ｇ１の他方の入力を
ロウレベルに引き抜くものとなる。この結果、ノアゲー
ト回路Ｇ１の出力信号がＶＤＤのようなハイレベルの出
力信号を形成することになる。

【００１５】入力端子Ｐ１の電位が負極性のとき、ＭＯ
ＳＦＥＴＱ５にはそれに対応した小さな電流しか流れな
い。この電流は、Ｐチャンネル型ＭＯＳＦＥＴＱ２〜Ｑ
４により構成される電流ミラー回路を介してＭＯＳＦＥ
ＴＱ６とＱ７のドレインに供給される。ＭＯＳＦＥＴＱ
６の電流値より上記ＭＯＳＦＥＴＱ５に流れる電流が小
さくなると、インバータ回路Ｎ１の入力端子をロウレベ
ルにさせる。これにより、インバータ回路Ｎ１は、ハイ
レベルの出力信号を形成することになる。このとき、前
記のように比較的大きな電流を流すように設定されたＭ
ＯＳＦＥＴＱ７のドレインに対応した他方の信号Ｂはロ
ウレベルになっている。

【００１６】入力端子Ｐ１の電位が正極性のとき、ＭＯ
ＳＦＥＴＱ５にはそれに対応した大きな電流が流れる。
この電流は、Ｐチャンネル型ＭＯＳＦＥＴＱ２〜Ｑ４に
より構成される電流ミラー回路を介してＭＯＳＦＥＴＱ
６とＱ７のドレインに供給される。ＭＯＳＦＥＴＱ７の
電流値より上記ＭＯＳＦＥＴＱ５に流れる電流が大きく
なると、ノアゲート回路Ｇ１の他方の入力をハイレベル
にさせる。このとき、前記のように比較的小さな電流を
流すように設定されたＭＯＳＦＥＴＱ６のドレインに対
応した他方の信号Ａはハイレベルになっている。

【００１７】上記ＭＯＳＦＥＴＱ６とＱ７のゲートに供
給されるバイアス電圧Ｖ１とＶ２を接地電位に対して小
さな電圧＋ΔＶ又と−ΔＶのような電位に設定すること
により、外部端子Ｐ１から交流信号が入力されたときに
は、ノアゲート回路Ｇ１のいずれか一方の入力がハイレ
ベルにされることに応じてＶＳＳのようなロウレベルの
出力信号が形成される。すなわち、ノアゲート回路Ｇ１
は、入力端子Ｐ１が接地電位のときにはＶＤＤのような
ハイレベルを出力し、交流信号が入力されたときにはＶ
ＳＳのロウレベルを出力することになる。

【００１８】待機状態判定回路は、次のような回路から
構成される。上記接地電位検出回路の出力信号は、一方
において抵抗ＲとキャパシタＣからなる時定数回路によ
り平滑される。上記出力信号は、他方においてインバー
タ回路Ｎ２とＮ３及びアンド（ＡＮＤ）ゲート回路Ｇ２
からなる１ショットパルス発生回路に入力される。この
１ショットパルス発生回路は、インバータ回路Ｎ３の遅
延時間を利用して上記接地電位検出回路の出力信号がハ
イレベルからロウレベルに変化したタイミングで１ショ
ットパルスを発生させる。この１ショットパルスは、キ
ャパシタＣを放電させるスイッチＭＯＳＦＥＴＱ８をオ
ン状態させるために用いられる。上記キャパシタＣの保
持電圧は、インバータ回路Ｎ４とＮ５を通して出力され
る。

【００１９】この実施例の待機状態判定回路の動作は、
次の通りである。接地電位検出回路の出力信号がハイレ
ベルであるときには、抵抗Ｒを通してキャパシタＣに充
電が行われ、キャパシタＣの電圧がインバータ回路Ｎ４
のロジックスレッショルド電圧を超えると、インバータ
回路Ｎ５の出力信号がハイレベルになり、差動増幅回路
の動作電流を遮断させるとともに、出力レベルを接地電
位に固定するスイッチＭＯＳＦＥＴＱ１をオン状態にさ
せる。

【００２０】上記の状態で、交流信号が入力されると、
接地電位検出回路の出力信号がハイレベルからロウレベ
ルに変化する。これにより、上記インバータ回路Ｎ２の
出力信号がハイレベルに変化してから、インバータ回路
Ｎ３の出力信号がロウレベルに変化するまでの間、アン
ドゲート回路Ｇ２がハイレベルの出力信号を形成してス
イッチＭＯＳＦＥＴＱ８をオン状態にし、キャパシタＣ
を放電させる。これにより、直ちに待機状態判定回路の
出力信号がハイレベルからロウレベルに変化して、差動
増幅回路の動作を開始させるとともにＭＯＳＦＥＴＱ１
をオフ状態に切り替える。以後、入力端子Ｐ１から交流
信号が入力されいる間、接地電位検出回路の出力信号は
待機状態判定回路内のＲＣ時定数回路より平滑され、待
機状態判定回路の出力信号はロウレベルにないので差動
増幅回路の増幅動作が維持される。そして、上記のよう
に入力信号が再び接地電位のような固定レベルにされる
と、上記同様な動作により差動増幅回路の動作電流の遮
断と出力レベルの固定化が行われる。

【００２１】図４には、差動増幅回路の一実施例の回路
図が示されている。Ｎチャンネル型ＭＯＳＦＥＴＱ１１
とＱ１２のソースを共通化して差動形態にし、それぞれ
のゲートを入力端子ＩＮ１とＩＮ２とする。これら増幅
ＭＯＳＦＥＴＱ１１とＱ１２のドレインには、電流ミラ
ー形態にされたＰチャンネル負荷ＭＯＳＦＥＴＱ１３，
Ｑ１４が設けられる。そして、差動回路の出力信号を受
けるＰチャンネル出力ＭＯＳＦＥＴＱ１６と、そのドレ
インに設けられる定電流源負荷としてのＮチャンネル型
ＭＯＳＦＥＴＱ１７からなる出力回路が設けられる。こ
の実施例の差動増幅回路は、制御信号ＶＣにより、選択
的に動作電流を遮断できるようにするため、差動ＭＯＳ
ＦＥＴＱ１１とＱ１２の共通ソースに設けられる定電流
源ＭＯＳＦＥＴＱ１５とＱ１７のゲートには、Ｐチャン
ネルスイッチＭＯＳＦＥＴＱ１９を介して定電圧ＶＢが
供給される。また、ＭＯＳＦＥＴＱ１５のゲートと電圧
ＶＳＳとの間には、スイッチＭＯＳＦＥＴＱ１８が設け
られる。上記スイッチＭＯＳＦＥＴＱ１８とＱ１９のゲ
ートには、制御信号ＶＣが供給される。

【００２２】制御信号ＶＣをハイレベルにすると、Ｐチ
ャンネル型ＭＯＳＦＥＴＱ１９がオフ状態になり、代わ
ってＮチャンネル型ＭＯＳＦＥＴＱ１８がオン状態にな
り定電流ＭＯＳＦＥＴＱ１５及びＱ１７をオフ状態に
し、差動増幅回路の動作電流を遮断して増幅動作を停止
させる。これに対して、制御信号ＶＣをロウレベルにす
ると、Ｐチャンネル型ＭＯＳＦＥＴＱ１９がオン状態に
なり、代わってＮチャンネル型ＭＯＳＦＥＴＱ１８がオ
フ状態になり定電流ＭＯＳＦＥＴＱ１５及びＱ１７には
定電圧ＶＢに対応した定電流が流れ、差動増幅回路に動
作電流が流れるようになって増幅動作が行われる。

【００２３】以上の差動増幅回路では、主に入力端子に
交流信号が入力されたり、あるいは無信号状態になった
り動作モード等に応じて変化する場合を前提として説明
した。しかし、これに限定されるものではなく、差動増
幅回路は、それが搭載される半導体集積回路装置の用途
や機能に応じて動作させられたり、非動作状態に置かれ
るものであってもよい。すなわち、多機能電話機用の半
導体集積回路装置では、種々の付加機能が要求され、そ
の全ての組み合わせに対応して逐一半導体集積回路装置
を形成したのでは、多品種小量生産となって価格が高く
なってしまう。そこで、本願発明者は、最大公約数的な
機能を持つ１つ半導体集積回路装置を形成しておいて、
それが搭載されるディジタルボタン電話機のような多機
能電話機の仕様や機能に応じて使い分けをすることを考
えた。

【００２４】しかし、このようにすると、使用しない差
動増幅回路での消費電力が無駄になってしまうという問
題が生じる。このような無駄な消費電流の増大を防ぐた
めに、マスタースライスやワイヤーボンディングにより
使用しない差動増幅回路の動作を停止させることも考え
られるが、製造プロセスが複雑になり製品の製造管理が
難しくなる。制御用の端子を設けて、その動作を制御す
ることも考えられるが、外部端子数が増大してしまう。
そこで、前記実施例のような信号判定機能を生かして、
使用しない増幅回路の入力端子を接地電位のような固定
レベルにしてそれを受ける差動増幅回路が増幅動作を停
止させるように制御する。この構成では、半導体集積回
路装置を使用するユーザーにおいて、差動増幅回路の使
用／不使用に応じて入力端子のレベルを決定するだけで
よい。

【００２５】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 差動増幅回路の入力信号が所定の固定レベルで
あるか否かを検出する信号検出回路を設け、上記信号検
出回路により入力信号が固定レベルであると判定された
とき、上記差動増幅回路の動作電流を遮断するとともに
出力レベルを固定レベルにする。この構成では、差動増
幅回路の入力信号が固定レベルであるときには実質的な
増幅動作が行われていないから、差動増幅回路の動作電
流を遮断するとともに出力信号を固定レベルとすること
により不所望な回路の誤動作を防止でき、上記動作電流
の遮断に対応して低消費電力化が実現できるという効果
が得られる。 （２） 上記入力信号は、外部端子から入力されるもの
とすることにより、用途や使用に応じた差動増幅回路の
使い分けを行うことができるという効果が得られる。 （３） 複数の差動増幅回路を搭載しておいて、使用し
ない差動増幅回路の入力端子を所定の固定レベルにする
とともに、その固定レベルを判定する信号検出回路を設
けて、差動増幅回路の動作を停止させるようにすること
より、汎用性を持たせるとともに無駄な消費電流の増加
を抑えた半導体集積回路装置を得ることができるという
効果が得られる。

【００２６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、固定
レベルは、回路の接地電位の他、電源電圧であってもよ
い。この場合には、交流信号の最大値は、絶対値的に固
定レベルである電源電圧値以下であることが必要になる
ことはいうまでもない。差動増幅回路の具体的構成は、
前記のように選択的な動作電流が遮断可能なものであれ
ば何であってもよい。差動増幅回路を含む半導体集積回
路装置は、ＣＭＯＳ回路により構成されるもの他、Ｎチ
ャンネル型ＭＯＳＦＥＴ又はＰチャンネル型ＭＯＳＦＥ
Ｔのみにより構成されるもの、あるいはＭＯＳＦＥＴと
バイポーラ型トランジスタとを組み合わせたもの等のよ
うに半導体集積回路装置に形成可能な素子を用いたもの
であれば何であってもよい。

【００２７】信号検出回路の構成は、前記実施例のよう
な接地電位検出回路と待機状態判定回路とからなるもの
他、実質的にこれらの回路と同等の機能を持つものであ
れば何であってもよい。入力信号は、外部端子から入力
されるもの他、内部回路で形成されるものであってもよ
い。すわわち、半導体集積回路装置に搭載され特定の回
路ブロックにより形成された交流信号又は固定レベルに
応じて選択的に差動増幅回路が動作させられるようなも
のであってもよい。この発明は、差動増幅回路を含む半
導体集積回路装置に広く利用することができるものであ
る。

【００２８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、 差動増幅回路の入力信号
が所定の固定レベルであるか否かを検出する信号検出回
路を設け、上記信号検出回路により入力信号が固定レベ
ルであると判定されたとき、上記差動増幅回路の動作電
流を遮断するとともに出力レベルを固定レベルにする。
この構成では、差動増幅回路の入力信号が固定レベルで
あるときには実質的な増幅動作が行われていないから、
差動増幅回路の動作電流を遮断するとともに出力信号を
固定レベルとすることにより不所望な回路の誤動作を防
止でき、上記動作電流の遮断に対応して低消費電力化が
実現できる。

【図面の簡単な説明】

【図１】この発明が適用された半導体集積回路装置に形
成される差動増幅回路の一実施例を示すブロック図であ
る。

【図２】この発明が適用された半導体集積回路装置に形
成される差動増幅回路の他の一実施例を示すブロック図
である。

【図３】信号検出回路とそれにより制御される差動増幅
回路の一実施例を示す具体的回路図である。

【図４】差動増幅回路の一実施例を示す具体的回路図で
ある。

【符号の説明】

Ｑ１〜Ｑ１９…ＭＯＳＦＥＴ、ＳＷ…スイッチ、Ｐ１…
外部端子、Ｒ，Ｒ１，Ｒ２…抵抗、Ｃキャパシタ、Ｎ１
〜Ｎ５…ＣＭＯＳインバータ回路、Ｇ１，Ｇ２…ゲート
回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力信号を受ける差動増幅回路と、上記
   入力信号が所定の固定レベルであるか否かを検出する信
   号検出回路とを含み、上記信号検出回路により入力信号
   が固定レベルであると判定されたとき、上記差動増幅回
   路の動作電流を遮断するとともに出力レベルを固定レベ
   ルにすることを特徴とする半導体集積回路装置。
2. 【請求項２】 上記信号検出回路は、入力信号のレベル
   に対応したディジタル信号を出力する電圧検出回路と、
   この電圧検出出力を受けて信号の変化の有無を判定する
   待機状態判定回路から構成されるものであることを特徴
   とする請求項１の半導体集積回路装置。
3. 【請求項３】 上記差動増幅回路の出力信号を受ける差
   動増幅回路は、入力側差動増幅回路に設けられた信号検
   出回路の出力信号に従い、入力側差動増幅回路と同様に
   動作電流が遮断されるとともに出力レベルが固定レベル
   にされるものであることを特徴とする請求項１の半導体
   集積回路装置。
4. 【請求項４】 上記入力信号は、外部端子から入力され
   るものであることを特徴とする請求項１、請求項２又は
   請求項３の半導体集積回路装置。
5. 【請求項５】 使用しない差動増幅回路の入力端子を所
   定の固定レベルにすることを特徴とする請求項４の半導
   体集積回路装置。