JPH05299418A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05299418A JPH05299418A JP4099234A JP9923492A JPH05299418A JP H05299418 A JPH05299418 A JP H05299418A JP 4099234 A JP4099234 A JP 4099234A JP 9923492 A JP9923492 A JP 9923492A JP H05299418 A JPH05299418 A JP H05299418A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- thin film
- contact hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関するも
ので、高い信頼性を有する、半導体装置の製造方法を提
供することを目的とする。 【構成】 半導体基板１上の絶縁膜２に接続孔３を設け
る工程と、スパッタ堆積法による基板１上に高融点導電
薄膜４を形成する工程と、アルゴンスパッタ法による接
前記続孔側壁に傾斜を形成する工程とを備えた半導体装
置の製造方法である。接続孔にテーパを形成するための
ウェットエッチング工程を省略させて、その工程の際の
レジスト剥離の可能性を無くし、スパッタ装置内でのア
ルゴンスパッタリングによって接続孔３にテーパを形成
することによってステップカバレジの良好なアルミ配線
７の形成を可能とする。
ので、高い信頼性を有する、半導体装置の製造方法を提
供することを目的とする。 【構成】 半導体基板１上の絶縁膜２に接続孔３を設け
る工程と、スパッタ堆積法による基板１上に高融点導電
薄膜４を形成する工程と、アルゴンスパッタ法による接
前記続孔側壁に傾斜を形成する工程とを備えた半導体装
置の製造方法である。接続孔にテーパを形成するための
ウェットエッチング工程を省略させて、その工程の際の
レジスト剥離の可能性を無くし、スパッタ装置内でのア
ルゴンスパッタリングによって接続孔３にテーパを形成
することによってステップカバレジの良好なアルミ配線
７の形成を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は高集積度・高信頼性半導
体装置の製造方法に関するものである。
体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の高密度化にともなって、接
続孔の径に対する層間絶縁膜厚の比（アスペクト比）が
高くなり、コンタクトホールは深くなるため、スパッタ
法により堆積したアルミ配線は、コンタクトホールにお
いて段差被覆性（ステップカバレジ）が低下し、初期の
段階で断線に至る場合がある。なお、ここではＡｌ元素
を主成分とするＡｌ−Ｘ（Ｘ；添加不純物）合金からな
る配線を称してアルミ配線と記述する。さらに、微細化
されたアルミ配線は、アルミ配線形成後のプロセス中の
熱処理、および半導体チップ組立後の実動作時に、周囲
の層間絶縁膜およびパッシベーション膜の引っ張り応力
などによるストレスマイグレーション、電流と前記応力
とに誘発されたエレクトロマイグレーションによりアル
ミ配線の断線を引き起こすという問題があった。
続孔の径に対する層間絶縁膜厚の比（アスペクト比）が
高くなり、コンタクトホールは深くなるため、スパッタ
法により堆積したアルミ配線は、コンタクトホールにお
いて段差被覆性（ステップカバレジ）が低下し、初期の
段階で断線に至る場合がある。なお、ここではＡｌ元素
を主成分とするＡｌ−Ｘ（Ｘ；添加不純物）合金からな
る配線を称してアルミ配線と記述する。さらに、微細化
されたアルミ配線は、アルミ配線形成後のプロセス中の
熱処理、および半導体チップ組立後の実動作時に、周囲
の層間絶縁膜およびパッシベーション膜の引っ張り応力
などによるストレスマイグレーション、電流と前記応力
とに誘発されたエレクトロマイグレーションによりアル
ミ配線の断線を引き起こすという問題があった。
【０００３】従来、半導体装置における接続孔の構造を
形成する方法として、図２に示したように、半導体素子
を形成したシリコン基板１上に絶縁膜２を形成し、さら
にフォトレジストを塗布し、絶縁膜２にコンタクトホー
ルを開口後、ウェットエッチング法によりコンタクトホ
ールにテーパを付け、レジストの除去を行いテーパ化コ
ンタクトホール５を形成する。そして、バリアメタル層
としてＴｉＮ／Ｔｉ薄膜６及びAl-1%Si-0.5%Cu薄膜７の
堆積を行う方法が一般的である。
形成する方法として、図２に示したように、半導体素子
を形成したシリコン基板１上に絶縁膜２を形成し、さら
にフォトレジストを塗布し、絶縁膜２にコンタクトホー
ルを開口後、ウェットエッチング法によりコンタクトホ
ールにテーパを付け、レジストの除去を行いテーパ化コ
ンタクトホール５を形成する。そして、バリアメタル層
としてＴｉＮ／Ｔｉ薄膜６及びAl-1%Si-0.5%Cu薄膜７の
堆積を行う方法が一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら上記のテ
ーパ化コンタクトホールの形成方法においては、アルミ
配線形成工程の前に、ウェットエッチング工程が必要と
なること、およびウェットエッチング工程後に、絶縁膜
とレジストの密着性が悪いために、レジストの剥離が生
じるという問題があった。本発明は上記の問題点に鑑
み、テーパ化コンタクトホールを確実に形成し、かつ工
程簡略を計った半導体装置の製造方法を提供することを
目的とする。
ーパ化コンタクトホールの形成方法においては、アルミ
配線形成工程の前に、ウェットエッチング工程が必要と
なること、およびウェットエッチング工程後に、絶縁膜
とレジストの密着性が悪いために、レジストの剥離が生
じるという問題があった。本発明は上記の問題点に鑑
み、テーパ化コンタクトホールを確実に形成し、かつ工
程簡略を計った半導体装置の製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、ウェットエッチ
ング工程を必要とせず、かつスパッタ装置内でのアルゴ
ンスパッタによってテーパ化コンタクトホールを形成さ
せるものである。更に詳述すると本発明の半導体装置の
製造方法は、半導体基板上の絶縁膜に接続孔を設ける工
程と、スパッタ堆積法による基板上に高融点導電薄膜を
形成する工程と、その後アルゴンスパッタ法による接前
記続孔側壁に傾斜を形成する工程とを備え、前記半導体
基板へのダメージを抑えたことを特徴とする。
めに本発明の半導体装置の製造方法は、ウェットエッチ
ング工程を必要とせず、かつスパッタ装置内でのアルゴ
ンスパッタによってテーパ化コンタクトホールを形成さ
せるものである。更に詳述すると本発明の半導体装置の
製造方法は、半導体基板上の絶縁膜に接続孔を設ける工
程と、スパッタ堆積法による基板上に高融点導電薄膜を
形成する工程と、その後アルゴンスパッタ法による接前
記続孔側壁に傾斜を形成する工程とを備え、前記半導体
基板へのダメージを抑えたことを特徴とする。
【０００６】
【作用】本発明は上記した方法によって、半導体装置の
製造工程を簡略化させ、容易にコンタクトホールにテー
パを付け、アルミ配線のステップカバレジを向上させ
て、高信頼性半導体装置を製造することができる。
製造工程を簡略化させ、容易にコンタクトホールにテー
パを付け、アルミ配線のステップカバレジを向上させ
て、高信頼性半導体装置を製造することができる。
【０００７】
【実施例】本発明の実施例を図面を参照しながら説明す
る。
る。
【０００８】図１は本発明の一実施例における半導体装
置の製造工程断面図を示すものである。図１ａでは、半
導体素子を形成したシリコン基板１上に厚さ８００ｎｍ
の絶縁膜２を形成し、その絶縁膜２にコンタクトホール
３を開口した後、高融点導電薄膜として８０ｎｍＴｉ薄
膜４を堆積する。
置の製造工程断面図を示すものである。図１ａでは、半
導体素子を形成したシリコン基板１上に厚さ８００ｎｍ
の絶縁膜２を形成し、その絶縁膜２にコンタクトホール
３を開口した後、高融点導電薄膜として８０ｎｍＴｉ薄
膜４を堆積する。
【０００９】続いて図１ｂでは、スパッタ装置におい
て、真空度１０mTorr、電力３６０Ｗの条件でウエハ全
面アルゴンスパッタ（逆スパッタ）を行い、コンタクト
ホール３の角がエッチングされテーパ化コンタクトホー
ル５が形成できる。その際、ホール底部にはＴｉ薄膜４
が部分的に残り、シリコン基板１へのダメージを防ぐこ
とができる。
て、真空度１０mTorr、電力３６０Ｗの条件でウエハ全
面アルゴンスパッタ（逆スパッタ）を行い、コンタクト
ホール３の角がエッチングされテーパ化コンタクトホー
ル５が形成できる。その際、ホール底部にはＴｉ薄膜４
が部分的に残り、シリコン基板１へのダメージを防ぐこ
とができる。
【００１０】次に図１ｃでは、逆スパッタされたＴｉ薄
膜４上にバリアメタル層として１００／２０ｎｍのＴｉ
Ｎ／Ｔｉ薄膜６を堆積させる。ホール底には図１ｂの段
階でＴｉ薄膜が残るために、ＴｉＮ／Ｔｉ薄膜６は底部
で厚く、テーパ化により側壁でも厚く形成され、バリア
性の向上を計ることができる。以上、Ｔｉ堆積（図１
ａ）からＴｉＮ／Ｔｉ堆積（図１ｃ）までの工程は、連
続してスパッタ装置内で行う。
膜４上にバリアメタル層として１００／２０ｎｍのＴｉ
Ｎ／Ｔｉ薄膜６を堆積させる。ホール底には図１ｂの段
階でＴｉ薄膜が残るために、ＴｉＮ／Ｔｉ薄膜６は底部
で厚く、テーパ化により側壁でも厚く形成され、バリア
性の向上を計ることができる。以上、Ｔｉ堆積（図１
ａ）からＴｉＮ／Ｔｉ堆積（図１ｃ）までの工程は、連
続してスパッタ装置内で行う。
【００１１】次に図１ｄでは、バリア性を確保するため
にウエハを一旦大気暴露させ、その後再びスパッタ装置
で８００ｎｍAl-1%Si-0.5%Cu薄膜７の堆積を行う。テー
パを形成してあるため、アルミ薄膜のステップカバレジ
は良好に保つことができる。
にウエハを一旦大気暴露させ、その後再びスパッタ装置
で８００ｎｍAl-1%Si-0.5%Cu薄膜７の堆積を行う。テー
パを形成してあるため、アルミ薄膜のステップカバレジ
は良好に保つことができる。
【００１２】以上のように本実施例では、バリアメタル
層ＴｉＮ／Ｔｉ薄膜６堆積前にＴｉ薄膜４を堆積し、続
いて逆スパッタを行い、コンタクトホール３をテーパ化
させるため、シリコン基板１へのダメージを抑えること
ができる。
層ＴｉＮ／Ｔｉ薄膜６堆積前にＴｉ薄膜４を堆積し、続
いて逆スパッタを行い、コンタクトホール３をテーパ化
させるため、シリコン基板１へのダメージを抑えること
ができる。
【００１３】なお、本実施例でのテーパ化のためのアル
ゴンスパッタ条件は、スパッタ装置の形状等により異な
るので、真空度１〜５００mTorr、電力１０〜６００Ｗ
で最適化を行うことにより実施が可能である。
ゴンスパッタ条件は、スパッタ装置の形状等により異な
るので、真空度１〜５００mTorr、電力１０〜６００Ｗ
で最適化を行うことにより実施が可能である。
【００１４】
【発明の効果】以上のように本発明は、テーパ化接続孔
形成のためのウェットエッチング工程を必要とせず、そ
の工程でのレジスト剥離の可能性を無くし、接続孔の側
壁をテーパ化させて、アルミ配線のステップカバレジを
良好にさせることで、エレクトロマイグレーション、ス
トレスマイグレーション耐性の強いアルミ配線を形成す
ることを可能にするものであり、超微細な半導体装置の
製造に大きく寄与するものである。
形成のためのウェットエッチング工程を必要とせず、そ
の工程でのレジスト剥離の可能性を無くし、接続孔の側
壁をテーパ化させて、アルミ配線のステップカバレジを
良好にさせることで、エレクトロマイグレーション、ス
トレスマイグレーション耐性の強いアルミ配線を形成す
ることを可能にするものであり、超微細な半導体装置の
製造に大きく寄与するものである。
【図１】本発明の一実施例における半導体装置の製造工
程断面図
程断面図
【図２】従来の方法による半導体装置の断面図
１ シリコン基板 ２ 絶縁膜 ３ コンタクトホール ４ Ｔｉ薄膜 ５ テーパ化コンタクトホール ６ ＴｉＮ／Ｔｉ薄膜 ７ Al-1%Si-0.5%Cu薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7735−4Ｍ (72)発明者 小川 真一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】半導体基板上の絶縁膜に接続孔を設ける工
程と、スパッタ堆積法による基板上に高融点導電薄膜を
形成する工程と、その後アルゴンスパッタ法による接前
記続孔側壁に傾斜を形成する工程とを備え、前記半導体
基板へのダメージを抑えたことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099234A JPH05299418A (ja) | 1992-04-20 | 1992-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099234A JPH05299418A (ja) | 1992-04-20 | 1992-04-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299418A true JPH05299418A (ja) | 1993-11-12 |
Family
ID=14241995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099234A Pending JPH05299418A (ja) | 1992-04-20 | 1992-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299418A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2005252160A (ja) * | 2004-03-08 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2005277251A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 半導体装置 |
| JP2017140717A (ja) * | 2016-02-08 | 2017-08-17 | キヤノン株式会社 | 液体吐出ヘッド用基板、液体吐出ヘッド、液体吐出装置、液体吐出ヘッド用基板の製造方法 |
-
1992
- 1992-04-20 JP JP4099234A patent/JPH05299418A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2005252160A (ja) * | 2004-03-08 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| JP2005277251A (ja) * | 2004-03-26 | 2005-10-06 | Ricoh Co Ltd | 半導体装置 |
| JP2017140717A (ja) * | 2016-02-08 | 2017-08-17 | キヤノン株式会社 | 液体吐出ヘッド用基板、液体吐出ヘッド、液体吐出装置、液体吐出ヘッド用基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3118785B2 (ja) | バリヤメタル構造の形成方法 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| JP3194793B2 (ja) | 半導体装置の製造方法 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH11121458A (ja) | 半導体装置 | |
| CN112542435A (zh) | 一种防止表面金属层脱焊的半导体装置及其制造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| KR970000706B1 (ko) | 반도체 소자의 금속배선 적층방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR20000056181A (ko) | 반도체 장치의 비아 및 그 제조 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2890948B2 (ja) | 半導体装置の製造方法 |