JPH05299563A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH05299563A
JPH05299563A JP4099301A JP9930192A JPH05299563A JP H05299563 A JPH05299563 A JP H05299563A JP 4099301 A JP4099301 A JP 4099301A JP 9930192 A JP9930192 A JP 9930192A JP H05299563 A JPH05299563 A JP H05299563A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
group
sealed package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4099301A
Other languages
English (en)
Inventor
英一 ▲高▼橋
Hidekazu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP4099301A priority Critical patent/JPH05299563A/ja
Publication of JPH05299563A publication Critical patent/JPH05299563A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 パッケージの下面領域も有効利用することが
できる表面実装型の樹脂封止パッケージを備えている半
導体装置およびその製造方法を提供する。 【構成】 ペレット12、タブ4A、インナリード8
A、8B、8C群およびワイヤ13群を樹脂封止する樹
脂封止パッケージ14を備えている半導体装置におい
て、インナリード8A、8B、8C群が互いに絶縁され
た状態で、かつ、各段の先端部9A、9B、9Cが径方
向にずらされた状態で、階段状に積層されているととも
に、これら先端部9A、9B、9Cに前記ワイヤ13の
一端部がボンディングされることにより、前記半導体ペ
レットに電気的に接続されており、他方、各インナリー
ドに連設されたアウタリード6A、6B、6Cのそれぞ
れは、その実装面が樹脂封止パッケージ14の実装面に
おいてマトリックス状に配列されて、略同一面になるよ
うに露出されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、表面実装型パッケージを備えている半導体装
置の製造技術に関し、例えば、半導体集積回路装置に利
用して有効なものに関する。
【0002】
【従来の技術】一般に、多ピンを備えている半導体集積
回路装置(以下、ICという。)のパッケージの形態と
しては、セラミック・ピン・グリッド・アレー・パッケ
ージ(以下、PGAという。)や、プラスチック・クワ
ッド・フラット・パッケージ(以下、QFPという。)
が広く知られている。
【0003】なお、PGA・ICや、QFP・ICを述
べてある例としては、日経マグロウヒル社発行「別冊マ
イクロデバイセズNO.2」1984年6月11日発行
P148〜P154、がある。
【0004】
【発明が解決しようとする課題】しかし、PGA・IC
においては、高価であり、しかも、挿入型であるため、
実装作業性が劣るという問題点がある。
【0005】他方、QFP・ICに代表される表面実装
型の樹脂封止パッケージを備えているICにおいては、
実装基板における樹脂封止パッケージの下面に対向する
領域が無駄になるという問題点がある。
【0006】本発明の目的は、パッケージの下面領域も
有効利用することができる表面実装型の樹脂封止パッケ
ージを備えている半導体装置およびその製造方法を提供
することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0009】すなわち、電子回路が作り込まれている半
導体ペレットと、半導体ペレットがボンディングされて
いるタブと、タブの周囲に放射状に配線されている複数
本のインナリードと、各インナリードと半導体ペレット
との間にそれぞれ橋絡されているワイヤ群と、各インナ
リードにそれぞれ一体的に連設されているアウタリード
群と、前記半導体ペレット、タブ、インナリード群およ
びワイヤ群を樹脂封止する樹脂封止パッケージとを備え
ている半導体装置において、前記インナリード群が互い
に絶縁された状態で、かつ、各段の先端部が径方向にず
らされた状態で、階段状に積層されているとともに、こ
れら先端部に前記ワイヤの一端部がボンディングされる
ことにより、前記半導体ペレットに電気的に接続されて
おり、他方、前記アウタリードのそれぞれは、その一主
面が前記樹脂封止パッケージの一主面においてマトリッ
クス状に配列されて、その主面と略同一面になるように
露出されていることを特徴とする。
【0010】
【作用】前記した手段によれば、アウタリード群は樹脂
封止パッケージの一主面において露出されているため、
表面実装が可能である。
【0011】しかも、アウタリード群は樹脂封止パッケ
ージの一主面においてマトリックス状に配列されている
ため、樹脂封止パッケージの一主面を充分に有効利用し
た状態になっている。つまり、実装基板における樹脂封
止パッケージの実装面に対向する領域を活用することが
できる。
【0012】また、樹脂封止パッケージが使用されてい
るため、PGAに比べて製造コストは充分に低減するこ
とができる。
【0013】
【実施例】図1は本発明の一実施例である半導体装置の
実装状態を示す正面断面図、図2はその半導体装置を示
す裏面から見た一部省略斜視図である。図3以降は本発
明の一実施例である半導体装置の製造方法を示す各説明
図である。
【0014】本実施例において、本発明に係る半導体装
置は、アウタリードが側面から外側に突出していない表
面実装型パッケージを備えている半導体集積回路装置
(以下、単に、半導体装置という。)15として構成さ
れている。
【0015】この半導体装置15は、電子回路が作り込
まれている半導体ペレット12と、半導体ペレット12
がボンディングされているタブ4Aと、このタブ4Aの
周囲に放射状に配線されている複数本のインナリード8
A、8B、8Cと、各インナリード8A、8B、8Cと
半導体ペレット12との間にそれぞれ橋絡されているワ
イヤ13群と、各インナリード8A、8B、8Cにそれ
ぞれ一体的に連設されているアウタリード6A、6B、
6C群と、前記半導体ペレット12、インナリード8
A、8B、8C群およびワイヤ13群を樹脂封止する樹
脂封止パッケージ14とを備えている。
【0016】前記インナリード8A、8B、8C群は互
いに絶縁された状態で、かつ、各段の先端部が径方向に
ずらされた状態で、階段状に積層されているとともに、
これら先端部に形成されたボンディングエリア9A、9
B、9Cに前記ワイヤ13の一端部がそれぞれボンディ
ングされることにより、前記半導体ペレット12に電気
的に接続されている。
【0017】また、各インナリード8A、8B、8Cの
立ち上がり部にはスリットSが長手方向に長くそれぞれ
開設されており、各スリットSには樹脂封止パッケージ
14の樹脂が充填された状態になっている。この充填部
によって各インナリード8A、8B、8Cは樹脂封止パ
ッケージ14の実体部(ボデー)に強固に一体化されて
いる。
【0018】さらに、樹脂封止パッケージ14の中央部
に配置された第1インナリード8Aの周方向の幅W1
は、その外側の第2インナリード8Bの幅W2 よりも狭
く形成されており、第2インナリード8Bの幅W2 は、
その外側の第3インナリード8Cの幅W3 よりも狭く形
成されている。したがって、内側へ行く程、各インナリ
ード8A、8B、8Cの隣合うインナリード間のエアギ
ャップが広く設定されている。
【0019】他方、前記アウタリード6A、6B、6C
のそれぞれは、その下面が前記樹脂封止パッケージ14
の下面においてマトリックス状に配列されて、その下面
と略同一面になるように露出されている。
【0020】そして、前記構成に係る半導体装置15は
次のような製造方法によって製造されている。
【0021】以下、本発明の一実施例である半導体装置
の製造方法を説明する。この説明により、前記半導体装
置15の構成の詳細が共に明らかにされる。
【0022】この半導体装置の製造方法には、図3
(a)、(b)に示されているリードフレーム組立体1
が使用される。リードフレーム組立体1は3枚のリード
フレーム2A、2Bおよび2Cを備えている。これら3
枚のリードフレーム2A、2Bおよび2Cは略相似形状
にそれぞれ形成されているので、第1リードフレーム2
Aを代表例として、その構成を説明する。
【0023】すなわち、リードフレーム2Aは略正方形
枠形状に形成されている外枠3Aを備えており、外枠3
Aには略正方形の板形状に形成されているタブ4Aが略
中央部に配されて、タブ吊りリード5Aを介して外枠3
Aよりも一方向(以下、上方向とする。)に所定高さだ
け差し上げて吊持されている。
【0024】外枠3Aにはアウタリード6Aが複数本、
径方向内向きにそれぞれ突設されており、このアウタリ
ード6A群は互いに平行になるように外枠3Aに直角に
突設されて整列されている。各アウタリード6Aの上面
には予備切断部7Aが後記する切断箇所に対応する位置
に配されて、V字溝形状に切り込まれている。
【0025】各アウタリード6Aにはインナリード8A
が内側先端に連続するように一体的に連設されており、
各インナリード8Aはその中間部が略垂直に立ち上げら
れた後、径方向内向きに水平に屈曲されている。そし
て、インナリード8A群はタブ4Aの四方に近接して整
列されており、その先端部によってボンディングエリア
9Aが実質的に構成されている。
【0026】各インナリード8Aの立ち上がり部には細
長いスリットSが長手方向(垂直方向)に長くなるよう
にそれぞれ開設されており、このスリットSはインナリ
ード8Aの径方向の内外を連通させるようになってい
る。
【0027】第2リードフレーム2Bには、タブが形成
されていない。そして、第2リードフレーム2Bは第1
リードフレーム2Aの上に同心的に配されて、第1の絶
縁層10Aを介して接着されている。この状態におい
て、第2リードフレーム2Bのインナリード8Bの先端
部は第1リードフレーム2Aのインナリード8Aよりも
径方向外側に後退されており、これにより、第1リード
フレーム2Aのボンディングエリア9Aが露出されてい
る。
【0028】第3リードフレーム2Cにも、タブが形成
されていない。そして、第3リードフレーム2Cは第2
リードフレーム2Bの上に同心的に配されて、第2の絶
縁層10Bを介して接着されている。この状態におい
て、第3リードフレーム2Cのインナリード8Cの先端
部は第2リードフレーム2Bのインナリード8Bよりも
径方向外側に後退されており、これにより、第2リード
フレーム2Bのボンディングエリア9Bが露出されてい
る。
【0029】そして、第1リードフレーム2Aのインナ
リード(以下、第1インナリードということがある。)
8Aの周方向の幅W1 は、その外側に配置された第2リ
ードフレーム2Bのインナリード(以下、第2インナリ
ードということがある。)8Bの周方向の幅W2 よりも
狭くなるように形成されている。また、第2インナリー
ド8Bの幅W2 は、その外側に配置された第3リードフ
レーム2Cのインナリード(以下、第3インナリードと
いうことがある。)8Cの周方向の幅W3 よりも狭くな
るように形成されている。
【0030】さらに、第1リードフレーム2A、第2リ
ードフレーム2Bおよび第3リードフレーム2Cが積層
された状態において、各リードフレーム2A、2Bおよ
び2Cの外枠3A、3B、3Cは各アウタリード6A、
6B、6Cの外側で積層された状態になっている。そし
て、これら外枠3A、3B、3Cによって、後記する樹
脂封止パッケージ成形時に樹脂をせき止めるためのダム
が実質的に構成されるようになっている。
【0031】以上のようにして組み立てられたリードフ
レーム組立体1には、ペレットボンディング工程および
ワイヤボンディング工程において、ペレットボンディン
グおよびワイヤボンディングが実施される(図3参
照)。
【0032】まず、ペレットボンディング工程におい
て、所謂半導体の前工程において集積回路が作り込まれ
たペレット12が、リードフレーム組立体1のタブ4A
上に同心的に配されて、Agペースト等から成るボンデ
ィング層11によって接着されてボンディングされる。
【0033】次いで、ワイヤボンディング工程におい
て、ワイヤ13がリードフレーム組立体1の各インナリ
ード8A、8B、8Cとペレット12との間に、その両
端部が各インナリード8A、8B、8Cのボンディング
エリア9A、9B、9Cとペレット12のボンディング
パッドとにそれぞれボンディングされて、橋絡される。
これにより、ペレット12に作り込まれた集積回路が、
ボンディングパッド、ワイヤ13、インナリード8A、
8B、8Cおよびアウタリード6A、6B、6Cを介し
て外部に電気的に導出される状態になる。
【0034】ここで、各インナリード8A、8B、8C
の幅W1 、W2 、W3 の関係が、W1 <W2 <W3 の関
係になるように設定されることにより、第1インナリー
ド8Aのエアギャップが充分確保されているため、ワイ
ヤボンディング作業は容易に行うことができる。
【0035】その後、リードフレーム組立体1には樹脂
封止パッケージ14が、図4に示されているようなトラ
ンスファ成形装置20が使用されて樹脂成形される。
【0036】図4に示されている成形装置20は上型2
1と下型22とを備えている。上型21と下型22の合
わせ面にはキャビティー23が協働して形成されてい
る。また、上型21の合わせ面にはゲート24がキャビ
ティー23に連通するように形成されており、ゲート2
4はポット(図示せず)に流体連結されるランナ25に
開設されている。
【0037】そして、樹脂封止パッケージ14の成形
時、ペレットおよびワイヤボンディングされたリードフ
レーム組立体1は下型22の上に、アウタリード6A、
6B、6C群および外枠3A、3B、3Cの下面が当接
するように載置される。
【0038】続いて、上型21と下型22とが型締めさ
れると、リードフレーム組立体1の外枠3A、3B、3
Cが上型21と下型22との間に挟み込まれるととも
に、ペレット12、タブ4、インナリード8群およびワ
イヤ13群がキャビティー23内に密閉される。
【0039】次いで、成形材料としての樹脂(以下、レ
ジンという。)26がランナ25およびゲート24を通
じてキャビティー23内に充填されて熱硬化されると、
樹脂封止パッケージ14が成形される。このとき、各ア
ウタリード6A、6B、6Cの下面が下型22に当接さ
れているため、各アウタリード6A、6B、6Cの下面
は樹脂によって被覆されずに露出されることになる。
【0040】また、各インナリード8A、8B、8Cに
はスリットSがそれぞれ開設されているため、ゲート2
4からキャビティー23に注入されたレジン26は各ス
リットSを流通することにより、キャビティー23に万
偏なく充填される。
【0041】また、万偏なくキャビティー23内に充填
されたレジン26は熱硬化後、スリットSにおいて各イ
ンナリード8A、8B、8Cに喰い付くため、各インナ
リードは樹脂封止パッケージ14の実体部(ボデー)に
強固に一体化する。
【0042】その後、上型21と下型22とが型開きさ
れ、樹脂封止パッケージ14が上型21および下型22
から離型される。
【0043】以上のようにして樹脂封止パッケージ14
が成形されたリードフレーム組立体1は、外枠3A、3
B、3Cとアウタリード6A、6B、6C群との間で分
離される。このとき、各外枠3A、3B、3Cと各アウ
タリード6A、6B、6Cとの境目に予備切断部7A、
7B、7Cがそれぞれ切り込まれているため、外枠3
A、3B、3Cと樹脂封止パッケージ14とを相反する
方向に引っ張ることにより、外枠3A、3B、3Cとア
ウタリード6A、6B、6C群とは予備切断部7A、7
B、7Cにおいて、容易に、かつ、適正に分離すること
ができる。
【0044】このようにして、リードフレーム組立体1
の外枠3A、3B、3Cとアウタリード6A、6B、6
C群とが分離されると、図1および図2に示されている
半導体装置15が製造されたことになる。
【0045】次に、以上のようにして製造され、かつ、
構成された半導体装置15の使用方法並びにその作用を
説明する。
【0046】図1および図2に示されているように、こ
の半導体装置15は樹脂封止パッケージ14の下面にア
ウタリード6A、6B、6C群がマトリックス状に配列
されてそれぞれ露出されているため、プリント配線基板
30に表面実装することができる。
【0047】すなわち、この半導体装置15が表面実装
されるプリント配線基板30の表面にはランド31が複
数個、アウタリード6A、6B、6C群に対応するよう
にマトリックス状に配列されて、各アウタリード6A、
6B、6Cの形状と略同一の小片形状にそれぞれ形成さ
れており、このランド31には所望の電気配線(図示せ
ず)が電気的に接続されている。また、ランド31の表
面にはクリームはんだ材料等による予備はんだ処理(図
示せず)が適宜施されている。
【0048】前記半導体装置15がこのプリント配線基
板30に表面実装されるに際して、各アウタリード6
A、6B、6Cが各ランド31に整合された状態で、半
導体装置15がプリント配線基板30に載置されて位置
決めされる。
【0049】この状態で、プリント配線基板31と半導
体装置15との間で、リフローはんだ処理が実施される
と、各アウタリード6A、6B、6Cとランド31との
当接面間にはんだ付け層32が形成される。このはんだ
付け層32によってアウタリード6A、6B、6Cとラ
ンド31とが電気的に接続されるとともに、半導体装置
15とプリント配線基板30とが機械的に接続された状
態になる。
【0050】ここで、第3インナリード3Cの幅W3 が
大きくなるように設定されているため、第3インナリー
ド3Cがペレット12のボンディングパッドから離間し
ていることによる電気抵抗損失の増大を補うことができ
る。
【0051】前記実施例によれば、次の効果が得られ
る。 アウタリード6A、6B、6C群は樹脂封止パッケ
ージ14の下面において露出されているため、半導体装
置15はプリント配線基板30に表面実装することがで
きる。
【0052】 アウタリード6A、6B、6C群は樹
脂封止パッケージ14の下面においてマトリックス状に
配列されているため、樹脂封止パッケージ14の下面を
充分に有効利用することができる。すなわち、プリント
配線基板30における樹脂封止14の下面に対向する領
域を活用することができる。
【0053】 前記およびにより、挿入による実
装方式に比較して、半導体装置の実装の作業性を高める
ことができるとともに、プリント配線基板30の実装密
度を高めることができる。
【0054】 樹脂封止パッケージ14が使用されて
いるため、PGAに比べて製造コストを充分に低減する
ことができる。
【0055】 各インナリード8A、8B、8Cにス
リットSが開設されているため、樹脂封止パッケージ1
4の成形時におけるレジン26の流れを円滑にすること
ができる。また、このスリットSに樹脂封止パッケージ
14のレジン26を喰い付かせることができるため、イ
ンナリード8A、8B、8Cを強固に固定することがで
きる。
【0056】 第1、第2、第3インナリード8A、
8B、8Cの幅W1 、W2 、W3 の関係が、W1 <W2
<W3 の関係に設定されているため、第1インナリード
8Aのエアギャップを充分に確保することができるとと
もに、第3インナリード8Cの電気抵抗を抑制すること
ができる。
【0057】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0058】例えば、外枠3群とアウタリード6A、6
B、6C群との間における分離は、各外枠3A、3B、
3Cと各アウタリード6A、6B、6Cとの境目に予備
切断部7A、7B、7Cを切り込んでおき、外枠3A、
3B、3Cと樹脂封止パッケージ14とを相反する方向
に引っ張ることにより、外枠3A、3B、3Cとアウタ
リード6A、6B、6C群とを予備切断部7A、7B、
7Cにおいて分離して実行するに限らず、外枠3A、3
B、3C部分を切削加工等によって切除することによっ
て実行してもよい。
【0059】また、各インナリード8A、8B、8Cの
スリットは省略してもよい。
【0060】さらに、第1、第2、第3インナリード8
A、8B、8Cの幅W1 、W2 、W3 は、W1 <W2 <
W3 に設定するに限らず、W1 =W2 =W3 、または、
W1>W2 >W3 に設定してもよい。
【0061】インナリードおよびアウタリードの本数や
段数、構造等は前記実施例に限らず、半導体装置の大き
さや構造等に対応して適宜選定することが望ましい。
【0062】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるアウタ
リードが樹脂封止パッケージの正方形下面の四辺に配列
されているICの製造技術について説明したが、それに
限定されるものではなく、アウタリードが樹脂封止パッ
ケージの長方形下面の二辺に配列されているIC等の半
導体装置の製造技術全般に適用することができる。特
に、本発明は多ピンで、低い価格が要求されるICに適
用して優れた効果が得られる。
【0063】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0064】アウタリード群を樹脂封止パッケージの下
面においてマトリックス状に配列して露出させることに
より、プリント配線基板に表面実装することができると
ともに、プリント配線基板における樹脂封止パッケージ
の下面に対向する領域を有効利用することができ、実装
密度を高めることができる。
【0065】また、挿入による実装方式に比較して実装
の作業性を高めることができるとともに、樹脂封止パッ
ケージを使用することにより、PGAに比べて製造コス
トを充分に低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置の実装状態
を示す正面断面図である。
【図2】半導体装置を示す裏面から見た一部省略斜視図
である。
【図3】(a)は本発明の一実施例である半導体装置の
製造方法に使用されるリードフレーム組立体を示す一部
省略平面図、(b)はその拡大部分斜視図である。
【図4】本発明の一実施例である半導体装置の製造方法
における樹脂封止成形工程を示す正面断面図である。
【符号の説明】
1…リードフレーム組立体、2A、2B、2C…リード
フレーム、3A、3B、3C…外枠、4A…タブ、5A
…タブ吊りリード、6A、6B、6C…アウタリード、
7A、7B、7C…予備切断部、8A、8B、8C…イ
ンナリード、9A、9B、9C…ボンディングエリア、
10A、10B…絶縁層、11…ボンディング層、12
…ペレット、13…ワイヤ、14…樹脂封止パッケー
ジ、15…半導体装置、20…成形装置、21…上型、
22…下型、23…キャビティー、24…ゲート、25
…ランナ、30…プリント配線基板、31…ランド、3
2…はんだ付け層、S…スリット、W1 、W2 、W3 …
インナリードの幅。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が作り込まれている半導体ペレ
    ットと、半導体ペレットがボンディングされているタブ
    と、タブの周囲に放射状に配線されている複数本のイン
    ナリードと、各インナリードと半導体ペレットとの間に
    それぞれ橋絡されているワイヤ群と、各インナリードに
    それぞれ一体的に連設されているアウタリード群と、前
    記半導体ペレット、タブ、インナリード群およびワイヤ
    群を樹脂封止する樹脂封止パッケージとを備えている半
    導体装置において、 前記インナリード群が互いに絶縁された状態で、かつ、
    各段の先端部が径方向にずらされた状態で、階段状に積
    層されているとともに、これら先端部に前記ワイヤの一
    端部がボンディングされることにより、前記半導体ペレ
    ットに電気的に接続されており、 他方、前記アウタリードのそれぞれは、その一主面が前
    記樹脂封止パッケージの一主面においてマトリックス状
    に配列されて、その主面と略同一面になるように露出さ
    れていることを特徴とする半導体装置。
  2. 【請求項2】 インナリード群のうち、少なくとも樹脂
    封止パッケージの周辺部に配置された各インナリードの
    一部にスリットが開設されていることを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】 インナリード群は、樹脂封止パッケージ
    の中央側に配置されたインナリード群の幅がその周辺側
    に配置されたインナリード群の幅よりも狭くなるよう
    に、それぞれ形成されていることを特徴とする請求項1
    に記載の半導体装置。
  4. 【請求項4】 請求項1に記載の半導体装置の製造方法
    であって、 互いに略相似形状をなす、複数枚のリードフレームが用
    意される工程と、 これらのリードフレームが、そのインナリード群が互い
    に絶縁された状態で、かつ、各段の先端部が径方向にず
    らされた状態に階段状に積層されるように、また、前記
    アウタリードのそれぞれが、その主面が樹脂封止パッケ
    ージの一主面においてマトリックス状に配列されて、そ
    の主面と略同一面になるように、組み合わせられる工程
    と、 リードフレーム群のうち一枚のリードフレームのタブに
    半導体ペレットがボンディングされる工程と、 各インナリードと半導体ペレットとの間にワイヤがそれ
    ぞれボンディングされる工程と、 組み合わせられたリードフレーム群が、成形型に前記ア
    ウタリード群の主面がキャビティーから露出するように
    配された状態で、前記樹脂封止パッケージが成形される
    工程と、 樹脂封止パッケージが成形されたリードフレーム群から
    前記アウタリード群よりも外側の外枠部分が切り離され
    る工程と、 を備えていることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記各アウタリードと前記外枠部分との
    境目に、予備切断部が形成されており、前記アウタリー
    ドと外枠部分との切り離しがこの予備切断部において実
    行されるように構成されていることを特徴とする請求項
    4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記アウタリードとフレーム部分の切り
    離しが、フレーム部分が切除されることによって実行さ
    れるように構成されていることを特徴とする請求項4に
    記載の半導体装置の製造方法。
JP4099301A 1992-04-20 1992-04-20 半導体装置およびその製造方法 Withdrawn JPH05299563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4099301A JPH05299563A (ja) 1992-04-20 1992-04-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4099301A JPH05299563A (ja) 1992-04-20 1992-04-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05299563A true JPH05299563A (ja) 1993-11-12

Family

ID=14243809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4099301A Withdrawn JPH05299563A (ja) 1992-04-20 1992-04-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH05299563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883868A (ja) * 1994-07-21 1996-03-26 Sgs Thomson Microelectron Sa 射出成形されたボールグリッドが配列されたケース

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883868A (ja) * 1994-07-21 1996-03-26 Sgs Thomson Microelectron Sa 射出成形されたボールグリッドが配列されたケース
US5841192A (en) * 1994-07-21 1998-11-24 Sgs-Thomson Microelectronics S.A. Injection molded ball grid array casing

Similar Documents

Publication Publication Date Title
US5808359A (en) Semiconductor device having a heat sink with bumpers for protecting outer leads
US6911353B2 (en) Semiconductor device and method of manufacturing same
US5262927A (en) Partially-molded, PCB chip carrier package
US5557150A (en) Overmolded semiconductor package
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US20050077613A1 (en) Integrated circuit package
US20020039811A1 (en) A method of manufacturing a semiconductor device
JP3839178B2 (ja) 半導体装置
CN100435329C (zh) 微引线框封装及制造微引线框封装的方法
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JPH05299563A (ja) 半導体装置およびその製造方法
JP3466354B2 (ja) 半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPH09129796A (ja) 半導体装置
KR20000011664A (ko) 반도체장치및그제조방법
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPS6173353A (ja) 半導体装置
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
JPH0590473A (ja) 半導体装置
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706