JPH05299577A - Multi-chip module structure - Google Patents

Multi-chip module structure

Info

Publication number
JPH05299577A
JPH05299577A JP9970492A JP9970492A JPH05299577A JP H05299577 A JPH05299577 A JP H05299577A JP 9970492 A JP9970492 A JP 9970492A JP 9970492 A JP9970492 A JP 9970492A JP H05299577 A JPH05299577 A JP H05299577A
Authority
JP
Japan
Prior art keywords
substrate
guide frame
chip
chip module
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9970492A
Other languages
Japanese (ja)
Inventor
Kenichi Oki
健一 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9970492A priority Critical patent/JPH05299577A/en
Publication of JPH05299577A publication Critical patent/JPH05299577A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップやチップ部品を搭載するマルチ
チップモジュール構造の改良に関し、基板の両面にガイ
ド枠を設けるので、基板の両面に部品を実装することが
可能となり、小型の基板に多数の外部接続端子を設ける
ことが可能となるマルチチップモジュール構造の提供を
目的とする。 【構成】 ボンディングワイヤ5により接続された半導
体チップ4やチップ部品6を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッド1aを外周に形成
した基板1と、この基板1の一方の面に設けたガイド枠
2と、この基板1のこのガイド枠2を設けた面の背面に
設けたガイド枠3と、この半導体チップ4とボンディン
グワイヤ5とを被覆するスポットコート7と、この基板
1とこのガイド枠2及びガイド枠3により包囲されてい
る空間に充填した外装材8とを具備するように構成す
る。
(57) [Abstract] [Purpose] Regarding the improvement of the multi-chip module structure for mounting semiconductor chips and chip parts, since guide frames are provided on both sides of the board, it becomes possible to mount the parts on both sides of the board, and the small size An object of the present invention is to provide a multi-chip module structure capable of providing a large number of external connection terminals on a substrate. [Structure] A substrate 1 on which semiconductor chips 4 and chip components 6 connected by bonding wires 5 are mounted on both front and back surfaces, and bonding pads 1a used for electrical external connection are formed on the outer periphery, and one surface of the substrate 1. The guide frame 2 provided on the substrate 1, the guide frame 3 provided on the back surface of the substrate 1 on which the guide frame 2 is provided, the spot coat 7 for covering the semiconductor chip 4 and the bonding wire 5, and the substrate 1 And the exterior material 8 filled in the space surrounded by the guide frame 2 and the guide frame 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体チップやチップ
部品を搭載するマルチチップモジュール構造の改良に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of a multichip module structure for mounting semiconductor chips and chip parts.

【0002】近年の電子機器の小型化に伴い、半導体部
品の高密度化や高集積化が要求されているために、回路
の混成集積回路化や半導体部品のマルチチップモジュー
ル化が提案されているが、更に高密度化を図るためには
混成集積回路やマルチチップモジュールをピングリッド
アレイ基板(以下、PGA基板と略称する)やプリント
配線板に実装する場合の電気的な接続方法を改善するこ
とが要求されている。
With the recent miniaturization of electronic devices, there has been a demand for higher density and higher integration of semiconductor components. Therefore, hybrid integrated circuits and multichip module semiconductor components have been proposed. However, in order to further increase the density, it is necessary to improve the electrical connection method when mounting a hybrid integrated circuit or a multi-chip module on a pin grid array substrate (hereinafter abbreviated as PGA substrate) or a printed wiring board. Is required.

【0003】以上のような状況から、PGAやプリント
配線板に実装する場合に、高密度の電気的な接続を行う
ことが可能な構造のマルチチップモジュールが要望され
ている。
Under the circumstances as described above, there is a demand for a multi-chip module having a structure capable of high-density electrical connection when mounted on a PGA or a printed wiring board.

【0004】[0004]

【従来の技術】従来のマルチチップモジュールについて
詳細に説明する。図7は従来のマルチチップモジュール
構造を示す図、図8は従来のマルチチップモジュールの
使用例を示す図である。
2. Description of the Related Art A conventional multi-chip module will be described in detail. FIG. 7 is a diagram showing a conventional multi-chip module structure, and FIG. 8 is a diagram showing an example of use of the conventional multi-chip module.

【0005】従来のマルチチップモジュールは、図7に
示すように外部接続端子11a を備えた基板11に半導体チ
ップ4やチップ部品6を搭載し、基板11に形成されてお
り、外部接続端子11a と電気的に接続されている配線パ
ターンと半導体チップ4をボンディングワイヤ5を用い
て電気的に接続し、半導体チップ4及びボンディングワ
イヤ5をスポットコートにて被覆し、モールド樹脂18に
て基板11を被覆して成形したものである。
As shown in FIG. 7, a conventional multi-chip module has a semiconductor chip 4 and a chip component 6 mounted on a substrate 11 having external connection terminals 11a, and is formed on the substrate 11. The wiring pattern electrically connected to the semiconductor chip 4 is electrically connected using the bonding wire 5, the semiconductor chip 4 and the bonding wire 5 are covered by spot coat, and the substrate 11 is covered by the mold resin 18. And is molded.

【0006】現在用いられている外部接続端子11a のピ
ッチは2.54mm或いは1.27mmである。このようなマルチチ
ップモジュールをプリント配線板に実装する場合には、
図8(a) に示すようにプリント配線板にこのマルチチッ
プモジュールの外部接続端子11a と同じピッチのスルー
ホールを設け、外部接続端子11a をこのスルーホールに
直接挿入してはんだ付けするか、或いは図8(b) に示す
ようにこの外部接続端子11a を挿入するコネクタをプリ
ント配線板に設け、このコネクタにマルチチップモジュ
ールの外部接続端子11a を挿入して実装している。
The pitch of the external connection terminals 11a currently used is 2.54 mm or 1.27 mm. When mounting such a multi-chip module on a printed wiring board,
As shown in FIG. 8 (a), the printed wiring board is provided with through holes having the same pitch as the external connection terminals 11a of the multichip module, and the external connection terminals 11a are directly inserted into the through holes and soldered, or As shown in FIG. 8B, a connector for inserting the external connection terminal 11a is provided on the printed wiring board, and the external connection terminal 11a of the multichip module is inserted and mounted in this connector.

【0007】[0007]

【発明が解決しようとする課題】以上説明した従来のマ
ルチチップモジュールにおいては、外部接続端子により
マルチチップモジュールとプリント配線板とを接続する
場合には、マルチチップモジュールをプリント配線板に
直接はんだ付けしたり、コネクタをプリント配線板に搭
載するのに必要な領域以下にマルチチップモジュールを
小型化することが困難であり、限られた領域内に設ける
ことが可能な外部接続端子の数に制約があるため多端子
化が極めて困難であり、基板の片面にのみ半導体チップ
やチップ部品を搭載しているので実装できる部品の数が
限られるという問題点があった。
In the conventional multi-chip module described above, when the multi-chip module and the printed wiring board are connected by the external connection terminal, the multi-chip module is directly soldered to the printed wiring board. It is difficult to reduce the size of the multi-chip module below the area required to mount the connector on the printed wiring board, and the number of external connection terminals that can be provided in the limited area is limited. Therefore, it is extremely difficult to increase the number of terminals, and there is a problem that the number of components that can be mounted is limited because the semiconductor chip and the chip components are mounted on only one surface of the substrate.

【0008】本発明は以上のような状況から、基板の両
面にガイド枠を設けるので、基板の両面に部品を実装す
ることが可能となり、小型の基板に多数の外部接続端子
を設けることが可能となるマルチチップモジュール構造
の提供を目的としたものである。
According to the present invention, since the guide frames are provided on both surfaces of the board in the above situation, components can be mounted on both surfaces of the board, and a large number of external connection terminals can be provided on a small board. The purpose of the present invention is to provide a multi-chip module structure as described below.

【0009】[0009]

【課題を解決するための手段】本発明のマルチチップモ
ジュール構造は、ボンディングワイヤにより接続された
半導体チップやチップ部品を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッドを外周に形成し
た基板と、この基板の一方の面に設けたガイド枠と、こ
の基板のこのガイド枠を設けた面の背面に設けたガイド
枠と、この半導体チップとボンディングワイヤとを被覆
するスポットコートと、この基板とこれらのガイド枠に
より包囲されている空間に充填した外装材とを具備する
ように構成する。
In the multi-chip module structure of the present invention, semiconductor chips and chip parts connected by bonding wires are mounted on both front and back surfaces, and bonding pads used for electrical external connection are formed on the outer periphery. A substrate, a guide frame provided on one surface of the substrate, a guide frame provided on the back surface of the surface of the substrate on which the guide frame is provided, a spot coat for covering the semiconductor chip and the bonding wire, It is configured to include a substrate and an exterior material filled in a space surrounded by these guide frames.

【0010】[0010]

【作用】即ち本発明においては、電気的な外部接続に用
いるボンディングパッドを外周に形成した基板の表面及
び裏面にそれぞれガイド枠を設け、基板の表裏両面にチ
ップ部品や半導体チップを搭載し、ボンディングワイヤ
により接続された半導体チップをスポットコートで被覆
し、基板とガイド枠で包囲された空間に外装材を充填し
ているので、同じ面積の基板に約2倍のチップ部品や半
導体チップを搭載することが可能であり、多数のボンデ
ィングパッドにより外部接続を行うので、外部接続端子
の数を多くすることが可能となり、マルチチップモジュ
ールの高集積化が可能となる。
That is, in the present invention, guide frames are provided on the front surface and the back surface of the substrate on the outer periphery of which bonding pads used for electrical external connection are formed, and chip components and semiconductor chips are mounted on both the front and back surfaces of the substrate for bonding. Since the semiconductor chip connected by the wire is covered with the spot coat and the space surrounded by the substrate and the guide frame is filled with the exterior material, approximately twice as many chip components and semiconductor chips are mounted on the substrate of the same area. Since a large number of bonding pads are used for external connection, the number of external connection terminals can be increased, and high integration of the multichip module can be achieved.

【0011】[0011]

【実施例】以下図1〜図6により本発明の一実施例につ
いて詳細に説明する。図1〜図2は本発明による一実施
例のマルチチップモジュール構造を示す図、図3は本発
明による他の実施例のマルチチップモジュールのボンデ
ィングパッドの配列を示す図、図4は本発明による一実
施例のマルチチップモジュールの第1の使用例を示す
図、図5は本発明による一実施例のマルチチップモジュ
ールの第2の使用例を示す図、図6は本発明による一実
施例のマルチチップモジュールの第3の使用例を示す図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to FIGS. 1 and 2 are views showing a multi-chip module structure of an embodiment according to the present invention, FIG. 3 is a view showing an arrangement of bonding pads of a multi-chip module according to another embodiment of the present invention, and FIG. FIG. 5 is a diagram showing a first usage example of a multi-chip module of one embodiment, FIG. 5 is a diagram showing a second usage example of a multi-chip module of one embodiment of the present invention, and FIG. 6 is a view of one embodiment of the present invention. It is a figure which shows the 3rd example of use of a multichip module.

【0012】本発明による一実施例のマルチチップモジ
ュールは、図1及び図2に示すように電気的な外部接続
に用いるボンディングパッド1aを外周に形成した基板1
の一方の面にガイド枠2を固着し、このガイド枠2内の
基板1の表面にボンディングワイヤ5により接続された
半導体チップ4やチップ部品6を搭載し、基板1のガイ
ド枠2を設けた面の反対側の面にも同様にボンディング
ワイヤ5により接続された半導体チップ4やチップ部品
6を搭載し、これらの半導体チップ4及びボンディング
ワイヤ5をスポットコート7にて被覆し、ガイド枠2及
びガイド枠3と基板1とで包囲された空間に外装材8を
充填したものである。
As shown in FIGS. 1 and 2, a multi-chip module according to an embodiment of the present invention has a substrate 1 having a bonding pad 1a used for electrical external connection formed on the outer periphery thereof.
The guide frame 2 is fixed to one surface of the substrate 1, the semiconductor chip 4 and the chip component 6 connected by the bonding wires 5 are mounted on the surface of the substrate 1 in the guide frame 2, and the guide frame 2 of the substrate 1 is provided. Similarly, the semiconductor chip 4 and the chip component 6 connected by the bonding wire 5 are mounted on the surface opposite to the surface, the semiconductor chip 4 and the bonding wire 5 are covered with the spot coat 7, and the guide frame 2 and The space surrounded by the guide frame 3 and the substrate 1 is filled with the exterior material 8.

【0013】このボンディングパッド1aは基板1の表面
に金属膜を蒸着により成膜し、リソグラフィ技術により
パターニングして形成するので、ピッチを100μm 〜200
μmにすることが可能である。
The bonding pad 1a is formed by depositing a metal film on the surface of the substrate 1 by vapor deposition and patterning it by a lithographic technique. Therefore, the pitch is 100 μm to 200 μm.
It can be set to μm.

【0014】このように外部接続端子としてボンディン
グパッド1aを設けるので、ボンディングパッド1aのピッ
チを密にすることが可能であり、単位長さ当たりに設け
ることができる外部接続端子の数を著しく増加させるこ
とが可能である。
Since the bonding pads 1a are provided as the external connection terminals in this way, the pitch of the bonding pads 1a can be made small, and the number of external connection terminals that can be provided per unit length is significantly increased. It is possible.

【0015】このボンディングパッド1aは、図3に示す
ように二列に設けると、なお一層密にすることが可能と
なる。このようなマルチチップモジュールはボンディン
グパッド1aを用いてボンディングワイヤ5により配線す
ることができるので、図4に示すようにピングリッドア
レイ基板(PGA基板)に搭載してスポットコート7に
より被覆することが可能となる。
If the bonding pads 1a are arranged in two rows as shown in FIG. 3, the bonding pads 1a can be made even denser. Since such a multi-chip module can be wired by the bonding wire 5 using the bonding pad 1a, it can be mounted on the pin grid array substrate (PGA substrate) and covered with the spot coat 7 as shown in FIG. It will be possible.

【0016】マルチチップモジュールをプリント配線板
に搭載する場合も同様に図5に示すようにボンディング
パッドを用いてボンディングワイヤ5により配線するこ
とができるので、図5に示すようにプリント配線板に搭
載してスポットコート7により被覆することが可能とな
る。
Similarly, when the multichip module is mounted on the printed wiring board, it can be wired by the bonding wire 5 using the bonding pad as shown in FIG. 5, so that it is mounted on the printed wiring board as shown in FIG. Then, it becomes possible to cover with the spot coat 7.

【0017】また、ベースフィルムに設けたTABリー
ドとマルチチップモジュールのボンディングパッド1aと
を圧着してマウントし、図6に示すようにスポットコー
ト7により被覆することが可能となる。
Further, it becomes possible to mount the TAB lead provided on the base film and the bonding pad 1a of the multi-chip module by pressure bonding, and cover with the spot coat 7 as shown in FIG.

【0018】[0018]

【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造の変更により、単位面積当た
りに搭載可能な半導体チップやチップ部品の数量を著し
く増加し、単位長さ当たりに非常に多くの外部接続端子
を設けることが可能となる利点があり、著しい経済的及
び、信頼性向上の効果が期待できるマルチチップモジュ
ール構造の提供が可能である。
As is apparent from the above description, according to the present invention, the number of semiconductor chips and chip parts that can be mounted per unit area is significantly increased by changing the structure very easily, and In addition, it is possible to provide a large number of external connection terminals, and it is possible to provide a multi-chip module structure that can be expected to achieve significant economic and reliability improvement effects.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による一実施例のマルチチップモジュ
ール構造を示す図、
FIG. 1 is a diagram showing a multi-chip module structure according to an embodiment of the present invention,

【図2】 図1のA−A矢視図、FIG. 2 is a view taken along the line AA of FIG.

【図3】 本発明による他の実施例のマルチチップモジ
ュールのボンディングパッドの配列を示す図、
FIG. 3 is a view showing an arrangement of bonding pads of a multi-chip module of another embodiment according to the present invention,

【図4】 本発明による一実施例のマルチチップモジュ
ールの第1の使用例を示す図、
FIG. 4 is a diagram showing a first usage example of the multi-chip module of one embodiment according to the present invention;

【図5】 本発明による一実施例のマルチチップモジュ
ールの第2の使用例を示す図、
FIG. 5 is a diagram showing a second use example of the multi-chip module of one embodiment according to the present invention;

【図6】 本発明による一実施例のマルチチップモジュ
ールの第3の使用例を示す図、
FIG. 6 is a diagram showing a third usage example of the multi-chip module of one embodiment according to the present invention;

【図7】 従来のマルチチップモジュール構造を示す
図、
FIG. 7 is a diagram showing a conventional multi-chip module structure,

【図8】 従来のマルチチップモジュールの使用例を示
す図、
FIG. 8 is a diagram showing a usage example of a conventional multi-chip module,

【符号の説明】[Explanation of symbols]

1は基板、1aはボンディングパッド、2はガイド枠、3
はガイド枠、4は半導体チップ、5はボンディングワイ
ヤ、6はチップ部品、7はスポットコート、8は外装
材、
1 is a substrate, 1a is a bonding pad, 2 is a guide frame, 3
Is a guide frame, 4 is a semiconductor chip, 5 is a bonding wire, 6 is a chip component, 7 is a spot coat, 8 is an exterior material,

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ボンディングワイヤ(5) により接続され
た半導体チップ(4)やチップ部品(6) を表裏両面に搭載
し、電気的な外部接続に用いるボンディングパッド(1a)
を外周に形成した基板(1) と、 該基板(1) の一方の面に設けたガイド枠(2) と、 前記基板(1) の前記ガイド枠(2) を設けた面の背面に設
けたガイド枠(3) と、 前記半導体チップ(4) とボンディングワイヤ(5) とを被
覆するスポットコート(7) と、 前記基板(1) と前記ガイド枠(2) 及びガイド枠(3) によ
り包囲されている空間に充填した外装材(8) と、 を具備することを特徴とするマルチチップモジュール構
造。
1. A bonding pad (1a) for mounting semiconductor chips (4) and chip parts (6) connected by bonding wires (5) on both front and back surfaces and used for electrical external connection.
A substrate (1) formed on the outer circumference, a guide frame (2) provided on one surface of the substrate (1), and a guide frame (2) provided on the back surface of the substrate (1) on which the guide frame (2) is provided. A guide frame (3), a spot coat (7) for covering the semiconductor chip (4) and the bonding wire (5), the substrate (1), the guide frame (2) and the guide frame (3). A multi-chip module structure comprising: an exterior material (8) filling an enclosed space.
JP9970492A 1992-04-20 1992-04-20 Multi-chip module structure Withdrawn JPH05299577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9970492A JPH05299577A (en) 1992-04-20 1992-04-20 Multi-chip module structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9970492A JPH05299577A (en) 1992-04-20 1992-04-20 Multi-chip module structure

Publications (1)

Publication Number Publication Date
JPH05299577A true JPH05299577A (en) 1993-11-12

Family

ID=14254453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9970492A Withdrawn JPH05299577A (en) 1992-04-20 1992-04-20 Multi-chip module structure

Country Status (1)

Country Link
JP (1) JPH05299577A (en)

Similar Documents

Publication Publication Date Title
US5468994A (en) High pin count package for semiconductor device
US5608262A (en) Packaging multi-chip modules without wire-bond interconnection
JP3014029B2 (en) Semiconductor element mounting method
US6900527B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
JP2002510148A (en) Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component
JP3059097B2 (en) Electronic circuit board and its manufacturing method
JP2885414B2 (en) Semiconductor device, mounting method thereof, and electronic device
JP2001156251A (en) Semiconductor device
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
EP0841699B1 (en) Film capacitor and semiconductor package or device with it
EP1335426A2 (en) Packaged semiconductor device and method of formation
JP2001168233A (en) Multi-line grid array package
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR0179802B1 (en) Semiconductor package
KR100196991B1 (en) Chip scale package assembly and multi chip module assembly
JPH10214928A (en) Printed wiring board
JP2524482B2 (en) QFP structure semiconductor device
JP2946361B2 (en) Substrate for mounting electronic components
JP2722451B2 (en) Semiconductor device
JPH05299577A (en) Multi-chip module structure
JP2705468B2 (en) Hybrid integrated circuit device
JPS60254646A (en) Semiconductor device
JPH10150065A (en) Chip size package
KR19980022344A (en) Stacked BGA Semiconductor Package
JP2001319943A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706