JPH05299577A - マルチチップモジュール構造 - Google Patents
マルチチップモジュール構造Info
- Publication number
- JPH05299577A JPH05299577A JP9970492A JP9970492A JPH05299577A JP H05299577 A JPH05299577 A JP H05299577A JP 9970492 A JP9970492 A JP 9970492A JP 9970492 A JP9970492 A JP 9970492A JP H05299577 A JPH05299577 A JP H05299577A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- guide frame
- chip
- chip module
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップやチップ部品を搭載するマルチ
チップモジュール構造の改良に関し、基板の両面にガイ
ド枠を設けるので、基板の両面に部品を実装することが
可能となり、小型の基板に多数の外部接続端子を設ける
ことが可能となるマルチチップモジュール構造の提供を
目的とする。 【構成】 ボンディングワイヤ５により接続された半導
体チップ４やチップ部品６を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッド1aを外周に形成
した基板１と、この基板１の一方の面に設けたガイド枠
２と、この基板１のこのガイド枠２を設けた面の背面に
設けたガイド枠３と、この半導体チップ４とボンディン
グワイヤ５とを被覆するスポットコート７と、この基板
１とこのガイド枠２及びガイド枠３により包囲されてい
る空間に充填した外装材８とを具備するように構成す
る。
チップモジュール構造の改良に関し、基板の両面にガイ
ド枠を設けるので、基板の両面に部品を実装することが
可能となり、小型の基板に多数の外部接続端子を設ける
ことが可能となるマルチチップモジュール構造の提供を
目的とする。 【構成】 ボンディングワイヤ５により接続された半導
体チップ４やチップ部品６を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッド1aを外周に形成
した基板１と、この基板１の一方の面に設けたガイド枠
２と、この基板１のこのガイド枠２を設けた面の背面に
設けたガイド枠３と、この半導体チップ４とボンディン
グワイヤ５とを被覆するスポットコート７と、この基板
１とこのガイド枠２及びガイド枠３により包囲されてい
る空間に充填した外装材８とを具備するように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップやチップ
部品を搭載するマルチチップモジュール構造の改良に関
するものである。
部品を搭載するマルチチップモジュール構造の改良に関
するものである。
【０００２】近年の電子機器の小型化に伴い、半導体部
品の高密度化や高集積化が要求されているために、回路
の混成集積回路化や半導体部品のマルチチップモジュー
ル化が提案されているが、更に高密度化を図るためには
混成集積回路やマルチチップモジュールをピングリッド
アレイ基板（以下、ＰＧＡ基板と略称する）やプリント
配線板に実装する場合の電気的な接続方法を改善するこ
とが要求されている。
品の高密度化や高集積化が要求されているために、回路
の混成集積回路化や半導体部品のマルチチップモジュー
ル化が提案されているが、更に高密度化を図るためには
混成集積回路やマルチチップモジュールをピングリッド
アレイ基板（以下、ＰＧＡ基板と略称する）やプリント
配線板に実装する場合の電気的な接続方法を改善するこ
とが要求されている。
【０００３】以上のような状況から、ＰＧＡやプリント
配線板に実装する場合に、高密度の電気的な接続を行う
ことが可能な構造のマルチチップモジュールが要望され
ている。
配線板に実装する場合に、高密度の電気的な接続を行う
ことが可能な構造のマルチチップモジュールが要望され
ている。
【０００４】
【従来の技術】従来のマルチチップモジュールについて
詳細に説明する。図７は従来のマルチチップモジュール
構造を示す図、図８は従来のマルチチップモジュールの
使用例を示す図である。
詳細に説明する。図７は従来のマルチチップモジュール
構造を示す図、図８は従来のマルチチップモジュールの
使用例を示す図である。
【０００５】従来のマルチチップモジュールは、図７に
示すように外部接続端子11a を備えた基板11に半導体チ
ップ４やチップ部品６を搭載し、基板11に形成されてお
り、外部接続端子11a と電気的に接続されている配線パ
ターンと半導体チップ４をボンディングワイヤ５を用い
て電気的に接続し、半導体チップ４及びボンディングワ
イヤ５をスポットコートにて被覆し、モールド樹脂18に
て基板11を被覆して成形したものである。
示すように外部接続端子11a を備えた基板11に半導体チ
ップ４やチップ部品６を搭載し、基板11に形成されてお
り、外部接続端子11a と電気的に接続されている配線パ
ターンと半導体チップ４をボンディングワイヤ５を用い
て電気的に接続し、半導体チップ４及びボンディングワ
イヤ５をスポットコートにて被覆し、モールド樹脂18に
て基板11を被覆して成形したものである。
【０００６】現在用いられている外部接続端子11a のピ
ッチは2.54mm或いは1.27mmである。このようなマルチチ
ップモジュールをプリント配線板に実装する場合には、
図８(a) に示すようにプリント配線板にこのマルチチッ
プモジュールの外部接続端子11a と同じピッチのスルー
ホールを設け、外部接続端子11a をこのスルーホールに
直接挿入してはんだ付けするか、或いは図８(b) に示す
ようにこの外部接続端子11a を挿入するコネクタをプリ
ント配線板に設け、このコネクタにマルチチップモジュ
ールの外部接続端子11a を挿入して実装している。
ッチは2.54mm或いは1.27mmである。このようなマルチチ
ップモジュールをプリント配線板に実装する場合には、
図８(a) に示すようにプリント配線板にこのマルチチッ
プモジュールの外部接続端子11a と同じピッチのスルー
ホールを設け、外部接続端子11a をこのスルーホールに
直接挿入してはんだ付けするか、或いは図８(b) に示す
ようにこの外部接続端子11a を挿入するコネクタをプリ
ント配線板に設け、このコネクタにマルチチップモジュ
ールの外部接続端子11a を挿入して実装している。
【０００７】
【発明が解決しようとする課題】以上説明した従来のマ
ルチチップモジュールにおいては、外部接続端子により
マルチチップモジュールとプリント配線板とを接続する
場合には、マルチチップモジュールをプリント配線板に
直接はんだ付けしたり、コネクタをプリント配線板に搭
載するのに必要な領域以下にマルチチップモジュールを
小型化することが困難であり、限られた領域内に設ける
ことが可能な外部接続端子の数に制約があるため多端子
化が極めて困難であり、基板の片面にのみ半導体チップ
やチップ部品を搭載しているので実装できる部品の数が
限られるという問題点があった。
ルチチップモジュールにおいては、外部接続端子により
マルチチップモジュールとプリント配線板とを接続する
場合には、マルチチップモジュールをプリント配線板に
直接はんだ付けしたり、コネクタをプリント配線板に搭
載するのに必要な領域以下にマルチチップモジュールを
小型化することが困難であり、限られた領域内に設ける
ことが可能な外部接続端子の数に制約があるため多端子
化が極めて困難であり、基板の片面にのみ半導体チップ
やチップ部品を搭載しているので実装できる部品の数が
限られるという問題点があった。
【０００８】本発明は以上のような状況から、基板の両
面にガイド枠を設けるので、基板の両面に部品を実装す
ることが可能となり、小型の基板に多数の外部接続端子
を設けることが可能となるマルチチップモジュール構造
の提供を目的としたものである。
面にガイド枠を設けるので、基板の両面に部品を実装す
ることが可能となり、小型の基板に多数の外部接続端子
を設けることが可能となるマルチチップモジュール構造
の提供を目的としたものである。
【０００９】
【課題を解決するための手段】本発明のマルチチップモ
ジュール構造は、ボンディングワイヤにより接続された
半導体チップやチップ部品を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッドを外周に形成し
た基板と、この基板の一方の面に設けたガイド枠と、こ
の基板のこのガイド枠を設けた面の背面に設けたガイド
枠と、この半導体チップとボンディングワイヤとを被覆
するスポットコートと、この基板とこれらのガイド枠に
より包囲されている空間に充填した外装材とを具備する
ように構成する。
ジュール構造は、ボンディングワイヤにより接続された
半導体チップやチップ部品を表裏両面に搭載し、電気的
な外部接続に用いるボンディングパッドを外周に形成し
た基板と、この基板の一方の面に設けたガイド枠と、こ
の基板のこのガイド枠を設けた面の背面に設けたガイド
枠と、この半導体チップとボンディングワイヤとを被覆
するスポットコートと、この基板とこれらのガイド枠に
より包囲されている空間に充填した外装材とを具備する
ように構成する。
【００１０】
【作用】即ち本発明においては、電気的な外部接続に用
いるボンディングパッドを外周に形成した基板の表面及
び裏面にそれぞれガイド枠を設け、基板の表裏両面にチ
ップ部品や半導体チップを搭載し、ボンディングワイヤ
により接続された半導体チップをスポットコートで被覆
し、基板とガイド枠で包囲された空間に外装材を充填し
ているので、同じ面積の基板に約２倍のチップ部品や半
導体チップを搭載することが可能であり、多数のボンデ
ィングパッドにより外部接続を行うので、外部接続端子
の数を多くすることが可能となり、マルチチップモジュ
ールの高集積化が可能となる。
いるボンディングパッドを外周に形成した基板の表面及
び裏面にそれぞれガイド枠を設け、基板の表裏両面にチ
ップ部品や半導体チップを搭載し、ボンディングワイヤ
により接続された半導体チップをスポットコートで被覆
し、基板とガイド枠で包囲された空間に外装材を充填し
ているので、同じ面積の基板に約２倍のチップ部品や半
導体チップを搭載することが可能であり、多数のボンデ
ィングパッドにより外部接続を行うので、外部接続端子
の数を多くすることが可能となり、マルチチップモジュ
ールの高集積化が可能となる。
【００１１】
【実施例】以下図１〜図６により本発明の一実施例につ
いて詳細に説明する。図１〜図２は本発明による一実施
例のマルチチップモジュール構造を示す図、図３は本発
明による他の実施例のマルチチップモジュールのボンデ
ィングパッドの配列を示す図、図４は本発明による一実
施例のマルチチップモジュールの第１の使用例を示す
図、図５は本発明による一実施例のマルチチップモジュ
ールの第２の使用例を示す図、図６は本発明による一実
施例のマルチチップモジュールの第３の使用例を示す図
である。
いて詳細に説明する。図１〜図２は本発明による一実施
例のマルチチップモジュール構造を示す図、図３は本発
明による他の実施例のマルチチップモジュールのボンデ
ィングパッドの配列を示す図、図４は本発明による一実
施例のマルチチップモジュールの第１の使用例を示す
図、図５は本発明による一実施例のマルチチップモジュ
ールの第２の使用例を示す図、図６は本発明による一実
施例のマルチチップモジュールの第３の使用例を示す図
である。
【００１２】本発明による一実施例のマルチチップモジ
ュールは、図１及び図２に示すように電気的な外部接続
に用いるボンディングパッド1aを外周に形成した基板１
の一方の面にガイド枠２を固着し、このガイド枠２内の
基板１の表面にボンディングワイヤ５により接続された
半導体チップ４やチップ部品６を搭載し、基板１のガイ
ド枠２を設けた面の反対側の面にも同様にボンディング
ワイヤ５により接続された半導体チップ４やチップ部品
６を搭載し、これらの半導体チップ４及びボンディング
ワイヤ５をスポットコート７にて被覆し、ガイド枠２及
びガイド枠３と基板１とで包囲された空間に外装材８を
充填したものである。
ュールは、図１及び図２に示すように電気的な外部接続
に用いるボンディングパッド1aを外周に形成した基板１
の一方の面にガイド枠２を固着し、このガイド枠２内の
基板１の表面にボンディングワイヤ５により接続された
半導体チップ４やチップ部品６を搭載し、基板１のガイ
ド枠２を設けた面の反対側の面にも同様にボンディング
ワイヤ５により接続された半導体チップ４やチップ部品
６を搭載し、これらの半導体チップ４及びボンディング
ワイヤ５をスポットコート７にて被覆し、ガイド枠２及
びガイド枠３と基板１とで包囲された空間に外装材８を
充填したものである。
【００１３】このボンディングパッド1aは基板１の表面
に金属膜を蒸着により成膜し、リソグラフィ技術により
パターニングして形成するので、ピッチを100μm 〜200
μmにすることが可能である。
に金属膜を蒸着により成膜し、リソグラフィ技術により
パターニングして形成するので、ピッチを100μm 〜200
μmにすることが可能である。
【００１４】このように外部接続端子としてボンディン
グパッド1aを設けるので、ボンディングパッド1aのピッ
チを密にすることが可能であり、単位長さ当たりに設け
ることができる外部接続端子の数を著しく増加させるこ
とが可能である。
グパッド1aを設けるので、ボンディングパッド1aのピッ
チを密にすることが可能であり、単位長さ当たりに設け
ることができる外部接続端子の数を著しく増加させるこ
とが可能である。
【００１５】このボンディングパッド1aは、図３に示す
ように二列に設けると、なお一層密にすることが可能と
なる。このようなマルチチップモジュールはボンディン
グパッド1aを用いてボンディングワイヤ５により配線す
ることができるので、図４に示すようにピングリッドア
レイ基板（ＰＧＡ基板）に搭載してスポットコート７に
より被覆することが可能となる。
ように二列に設けると、なお一層密にすることが可能と
なる。このようなマルチチップモジュールはボンディン
グパッド1aを用いてボンディングワイヤ５により配線す
ることができるので、図４に示すようにピングリッドア
レイ基板（ＰＧＡ基板）に搭載してスポットコート７に
より被覆することが可能となる。
【００１６】マルチチップモジュールをプリント配線板
に搭載する場合も同様に図５に示すようにボンディング
パッドを用いてボンディングワイヤ５により配線するこ
とができるので、図５に示すようにプリント配線板に搭
載してスポットコート７により被覆することが可能とな
る。
に搭載する場合も同様に図５に示すようにボンディング
パッドを用いてボンディングワイヤ５により配線するこ
とができるので、図５に示すようにプリント配線板に搭
載してスポットコート７により被覆することが可能とな
る。
【００１７】また、ベースフィルムに設けたＴＡＢリー
ドとマルチチップモジュールのボンディングパッド1aと
を圧着してマウントし、図６に示すようにスポットコー
ト７により被覆することが可能となる。
ドとマルチチップモジュールのボンディングパッド1aと
を圧着してマウントし、図６に示すようにスポットコー
ト７により被覆することが可能となる。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な構造の変更により、単位面積当た
りに搭載可能な半導体チップやチップ部品の数量を著し
く増加し、単位長さ当たりに非常に多くの外部接続端子
を設けることが可能となる利点があり、著しい経済的及
び、信頼性向上の効果が期待できるマルチチップモジュ
ール構造の提供が可能である。
によれば極めて簡単な構造の変更により、単位面積当た
りに搭載可能な半導体チップやチップ部品の数量を著し
く増加し、単位長さ当たりに非常に多くの外部接続端子
を設けることが可能となる利点があり、著しい経済的及
び、信頼性向上の効果が期待できるマルチチップモジュ
ール構造の提供が可能である。
【図１】 本発明による一実施例のマルチチップモジュ
ール構造を示す図、
ール構造を示す図、
【図２】 図１のＡ−Ａ矢視図、
【図３】 本発明による他の実施例のマルチチップモジ
ュールのボンディングパッドの配列を示す図、
ュールのボンディングパッドの配列を示す図、
【図４】 本発明による一実施例のマルチチップモジュ
ールの第１の使用例を示す図、
ールの第１の使用例を示す図、
【図５】 本発明による一実施例のマルチチップモジュ
ールの第２の使用例を示す図、
ールの第２の使用例を示す図、
【図６】 本発明による一実施例のマルチチップモジュ
ールの第３の使用例を示す図、
ールの第３の使用例を示す図、
【図７】 従来のマルチチップモジュール構造を示す
図、
図、
【図８】 従来のマルチチップモジュールの使用例を示
す図、
す図、
１は基板、1aはボンディングパッド、２はガイド枠、３
はガイド枠、４は半導体チップ、５はボンディングワイ
ヤ、６はチップ部品、７はスポットコート、８は外装
材、
はガイド枠、４は半導体チップ、５はボンディングワイ
ヤ、６はチップ部品、７はスポットコート、８は外装
材、
Claims (1)
- 【請求項１】 ボンディングワイヤ(5) により接続され
た半導体チップ(4)やチップ部品(6) を表裏両面に搭載
し、電気的な外部接続に用いるボンディングパッド(1a)
を外周に形成した基板(1) と、 該基板(1) の一方の面に設けたガイド枠(2) と、 前記基板(1) の前記ガイド枠(2) を設けた面の背面に設
けたガイド枠(3) と、 前記半導体チップ(4) とボンディングワイヤ(5) とを被
覆するスポットコート(7) と、 前記基板(1) と前記ガイド枠(2) 及びガイド枠(3) によ
り包囲されている空間に充填した外装材(8) と、 を具備することを特徴とするマルチチップモジュール構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9970492A JPH05299577A (ja) | 1992-04-20 | 1992-04-20 | マルチチップモジュール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9970492A JPH05299577A (ja) | 1992-04-20 | 1992-04-20 | マルチチップモジュール構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299577A true JPH05299577A (ja) | 1993-11-12 |
Family
ID=14254453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9970492A Withdrawn JPH05299577A (ja) | 1992-04-20 | 1992-04-20 | マルチチップモジュール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299577A (ja) |
-
1992
- 1992-04-20 JP JP9970492A patent/JPH05299577A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468994A (en) | High pin count package for semiconductor device | |
| US5608262A (en) | Packaging multi-chip modules without wire-bond interconnection | |
| JP3014029B2 (ja) | 半導体素子の実装方法 | |
| US6900527B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| EP0841699B1 (en) | Film capacitor and semiconductor package or device with it | |
| EP1335426A2 (en) | Packaged semiconductor device and method of formation | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| KR0179802B1 (ko) | 반도체 패키지 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| JPH10214928A (ja) | プリント配線板 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH05299577A (ja) | マルチチップモジュール構造 | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JPS60254646A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| KR19980022344A (ko) | 적층형 bga 반도체패키지 | |
| JP2001319943A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |