JPH05299978A - コンパレータ - Google Patents
コンパレータInfo
- Publication number
- JPH05299978A JPH05299978A JP4099733A JP9973392A JPH05299978A JP H05299978 A JPH05299978 A JP H05299978A JP 4099733 A JP4099733 A JP 4099733A JP 9973392 A JP9973392 A JP 9973392A JP H05299978 A JPH05299978 A JP H05299978A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier circuit
- input terminal
- terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 入力信号レベルを二つの閾値と比較するとい
うような複雑な処理を可能にするコンパレータを得る 【構成】 出力振幅の等しい差動増幅回路１および差動
増幅回路２と、これらの差動増幅回路よりも出力振幅の
小さい差動増幅回路３とを含み、差動増幅回路３の非反
転入力端子及び同相出力端子を差動増幅回路１の同相出
力端子に接続し、差動増幅回路３の反転入力端子及び逆
相出力端子を差動増幅回路２の同相出力端子に接続した
ものである。
うような複雑な処理を可能にするコンパレータを得る 【構成】 出力振幅の等しい差動増幅回路１および差動
増幅回路２と、これらの差動増幅回路よりも出力振幅の
小さい差動増幅回路３とを含み、差動増幅回路３の非反
転入力端子及び同相出力端子を差動増幅回路１の同相出
力端子に接続し、差動増幅回路３の反転入力端子及び逆
相出力端子を差動増幅回路２の同相出力端子に接続した
ものである。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ電圧を比較す
るコンパレータに係り、特に、入力電圧の変化に対して
出力電圧がヒステリシス特性をもって変化するコンパレ
ータに関する。
るコンパレータに係り、特に、入力電圧の変化に対して
出力電圧がヒステリシス特性をもって変化するコンパレ
ータに関する。
【０００２】
【従来の技術】この種の従来の装置として図６に示すも
のがあった。これは、差動増幅回路１と、これよりも出
力振幅の小さい差動増幅回路３とで構成されている。こ
のうち、差動増幅回路１の非反転入力端子 (+)は入力端
子IN1 に、反転入力端子 (-)はもう一つの入力端子IN2
にそれぞれ接続され、さらに、差動増幅回路１の同相出
力端子が出力端子 OUT1 に、逆相出力端子がもう一つの
出力端子 OUT2 にそれぞれ接続されている。また、差動
増幅回路３の非反転入力端子及び同相出力端子が差動増
幅回路１の同相出力端子に接続され、この差動増幅回路
３の反転入力端子及び逆相出力端子が差動増幅回路１の
逆相出力端子に接続されている。
のがあった。これは、差動増幅回路１と、これよりも出
力振幅の小さい差動増幅回路３とで構成されている。こ
のうち、差動増幅回路１の非反転入力端子 (+)は入力端
子IN1 に、反転入力端子 (-)はもう一つの入力端子IN2
にそれぞれ接続され、さらに、差動増幅回路１の同相出
力端子が出力端子 OUT1 に、逆相出力端子がもう一つの
出力端子 OUT2 にそれぞれ接続されている。また、差動
増幅回路３の非反転入力端子及び同相出力端子が差動増
幅回路１の同相出力端子に接続され、この差動増幅回路
３の反転入力端子及び逆相出力端子が差動増幅回路１の
逆相出力端子に接続されている。
【０００３】このコンパレータにおいて、相互に比較す
べき二つの信号を入力端子IN1 及びIN2 に印加したと
き、その大小に応じて所定のレベルの電圧が出力端子 O
UT1 から得られ、これと逆相の電圧が出力端子 OUT2 か
ら得られるものであるが、入力電圧の変化に対してヒス
テリシス特性をもって出力レベルが変化する。因みに、
入力端子IN2 に基準電圧を印加したまま、入力端子IN1
の印加電圧を基準電圧よりも低い値から基準電圧よりも
高い値に増大させたときには、基準電圧よりある一定の
オフセット量だけ高い電圧が入力されたときに出力端子
OUT1のレベルが「Ｌ」から「Ｈ」に変化し、逆に入力
端子IN1 の印加電圧を基準電圧よりも高い値から基準電
圧よりも低い値に減少させたときには、基準電圧よりあ
る一定のオフセット量だけ低い電圧が入力されたときに
出力端子 OUT1 のレベルが「Ｈ」から「Ｌ」に変化す
る。このオフセット量は差動増幅回路１、３の特性によ
って規定される量である。図７にその入力特性を示す。
べき二つの信号を入力端子IN1 及びIN2 に印加したと
き、その大小に応じて所定のレベルの電圧が出力端子 O
UT1 から得られ、これと逆相の電圧が出力端子 OUT2 か
ら得られるものであるが、入力電圧の変化に対してヒス
テリシス特性をもって出力レベルが変化する。因みに、
入力端子IN2 に基準電圧を印加したまま、入力端子IN1
の印加電圧を基準電圧よりも低い値から基準電圧よりも
高い値に増大させたときには、基準電圧よりある一定の
オフセット量だけ高い電圧が入力されたときに出力端子
OUT1のレベルが「Ｌ」から「Ｈ」に変化し、逆に入力
端子IN1 の印加電圧を基準電圧よりも高い値から基準電
圧よりも低い値に減少させたときには、基準電圧よりあ
る一定のオフセット量だけ低い電圧が入力されたときに
出力端子 OUT1 のレベルが「Ｈ」から「Ｌ」に変化す
る。このオフセット量は差動増幅回路１、３の特性によ
って規定される量である。図７にその入力特性を示す。
【０００４】
【発明が解決しようとする課題】上述した従来のコンパ
レータは、確かにヒステリシス特性をもってはいる。し
かし、出力レベルを反転させる閾値を任意に設定できる
ようにはなっておらず、例えば、入力信号レベルを二つ
の閾値と比較するという複雑な処理には不向きであり、
かかる処理に対しては他の信号処理回路を組み合わせな
ければならないという問題があった。
レータは、確かにヒステリシス特性をもってはいる。し
かし、出力レベルを反転させる閾値を任意に設定できる
ようにはなっておらず、例えば、入力信号レベルを二つ
の閾値と比較するという複雑な処理には不向きであり、
かかる処理に対しては他の信号処理回路を組み合わせな
ければならないという問題があった。
【０００５】この発明は上記の問題点を解決するために
なされたもので、入力信号レベルを二つの閾値と比較す
るというような複雑な処理を可能にするコンパレータを
得ることを目的とする。
なされたもので、入力信号レベルを二つの閾値と比較す
るというような複雑な処理を可能にするコンパレータを
得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、出力振幅の等
しい第１及び第２の差動増幅回路と、これらの差動増幅
回路よりも出力振幅の小さい第３の差動増幅回路とを含
み、第３の差動増幅回路の非反転入力端子及び同相出力
端子を第１の差動増幅回路の同相出力端子に接続し、第
３の差動増幅回路の反転入力端子及び逆相出力端子を第
２の差動増幅回路の同相出力端子に接続したものであ
る。
しい第１及び第２の差動増幅回路と、これらの差動増幅
回路よりも出力振幅の小さい第３の差動増幅回路とを含
み、第３の差動増幅回路の非反転入力端子及び同相出力
端子を第１の差動増幅回路の同相出力端子に接続し、第
３の差動増幅回路の反転入力端子及び逆相出力端子を第
２の差動増幅回路の同相出力端子に接続したものであ
る。
【０００７】ここで、第１及び第２の差動増幅回路の非
反転入力端子どうしを接続して入力端子とし、第１及び
第２の反転入力端子に、大きさが互いに異なる基準電圧
をそれぞれ印加するとよい。
反転入力端子どうしを接続して入力端子とし、第１及び
第２の反転入力端子に、大きさが互いに異なる基準電圧
をそれぞれ印加するとよい。
【０００８】また、第１の入力端子を第２の差動増幅回
路の反転入力端子に接続すると共に、入力信号レベルを
シフトして出力するレベルシフタを介して、第１の差動
増幅回路の非反転入力端子に接続し、かつ、第２の入力
端子を第１の差動増幅回路の反転入力端子に接続すると
共に、入力信号レベルをシフトして出力するレベルシフ
タを介して、第２の差動増幅回路の非反転入力端子に接
続するようにしてもよい。
路の反転入力端子に接続すると共に、入力信号レベルを
シフトして出力するレベルシフタを介して、第１の差動
増幅回路の非反転入力端子に接続し、かつ、第２の入力
端子を第１の差動増幅回路の反転入力端子に接続すると
共に、入力信号レベルをシフトして出力するレベルシフ
タを介して、第２の差動増幅回路の非反転入力端子に接
続するようにしてもよい。
【０００９】
【作用】この発明においては、出力振幅の等しい第１及
び第２の差動増幅回路と、これらよりも出力振幅の小さ
い第３の差動増幅回路とを組合わせているため、第１及
び第２の差動増幅回路の入力端子を全て活用することが
でき、これによって、入力信号レベルを二つの閾値と比
較するというような複雑な処理が可能となる。
び第２の差動増幅回路と、これらよりも出力振幅の小さ
い第３の差動増幅回路とを組合わせているため、第１及
び第２の差動増幅回路の入力端子を全て活用することが
でき、これによって、入力信号レベルを二つの閾値と比
較するというような複雑な処理が可能となる。
【００１０】この場合、第１及び第２の差動増幅回路の
非反転入力端子どうしを接続して入力端子とし、第１及
び第２の反転入力端子に、大きさが互いに異なる基準電
圧をそれぞれ印加することにより、出力レベルを反転さ
せる閾値を直接設定することができる。
非反転入力端子どうしを接続して入力端子とし、第１及
び第２の反転入力端子に、大きさが互いに異なる基準電
圧をそれぞれ印加することにより、出力レベルを反転さ
せる閾値を直接設定することができる。
【００１１】さらに、第１の入力端子を第２の差動増幅
回路の反転入力端子に接続すると共に、入力信号レベル
をシフトして出力するレベルシフタを介して、第１の差
動増幅回路の非反転入力端子に接続し、かつ、第２の入
力端子を第１の差動増幅回路の反転入力端子に接続する
と共に、入力信号レベルをシフトして出力するレベルシ
フタを介して、第２の差動増幅回路の非反転入力端子に
接続することにより、レベルシフタの調整という操作
で、出力レベルを反転させる閾値を任意に設定、変更す
ることができる。
回路の反転入力端子に接続すると共に、入力信号レベル
をシフトして出力するレベルシフタを介して、第１の差
動増幅回路の非反転入力端子に接続し、かつ、第２の入
力端子を第１の差動増幅回路の反転入力端子に接続する
と共に、入力信号レベルをシフトして出力するレベルシ
フタを介して、第２の差動増幅回路の非反転入力端子に
接続することにより、レベルシフタの調整という操作
で、出力レベルを反転させる閾値を任意に設定、変更す
ることができる。
【００１２】
【実施例】以下、図面に示す実施例によって本発明を詳
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図６と同一の符号を付したものは
それぞれ同一の要素を示している。
細に説明する。図１はこの発明の一実施例の構成を示す
回路図であり、図中、図６と同一の符号を付したものは
それぞれ同一の要素を示している。
【００１３】このコンパレータは、互いに出力振幅の等
しい差動増幅回路１及び２と、これよりも出力振幅の小
さい差動増幅回路３とを構成要素とし、差動増幅回路３
の非反転入力端子及び同相出力端子を差動増幅回路１の
出力端子に接続し、差動増幅回路３の反転入力端子及び
逆相出力端子を差動増幅回路２の出力端子に接続する一
方、差動増幅回路１の非反転入力端子を入力端子IN
1 に、反転入力端子を入力端子IN2 に、差動増幅回路２
の非反転入力端子を入力端子IN3 に、反転入力端子を入
力端子IN4 にそれぞれ接続し、差動増幅回路１の同相出
力端子を出力端子 OUT1 に、差動増幅回路２の同相出力
端子を出力端子 OUT2 にそれぞれ接続したものである。
しい差動増幅回路１及び２と、これよりも出力振幅の小
さい差動増幅回路３とを構成要素とし、差動増幅回路３
の非反転入力端子及び同相出力端子を差動増幅回路１の
出力端子に接続し、差動増幅回路３の反転入力端子及び
逆相出力端子を差動増幅回路２の出力端子に接続する一
方、差動増幅回路１の非反転入力端子を入力端子IN
1 に、反転入力端子を入力端子IN2 に、差動増幅回路２
の非反転入力端子を入力端子IN3 に、反転入力端子を入
力端子IN4 にそれぞれ接続し、差動増幅回路１の同相出
力端子を出力端子 OUT1 に、差動増幅回路２の同相出力
端子を出力端子 OUT2 にそれぞれ接続したものである。
【００１４】図２は図１に示した実施例の詳細な構成を
示す回路図である。同図において、トランジスタＱ1 ，
Ｑ2 のエミッタが相互に接続されると共に、相互接続点
が定電流源Ｉ1 を介して接地ラインGND に接続されてお
り、トランジスタＱ1 ，Ｑ2のコレクタがそれぞれ負荷
抵抗ＲL を介して電源ラインＶccに接続され、これらが
差動増幅回路１を構成している。そして、非反転入力端
子としてのトランジスタＱ1 のベースが入力端子IN
1 に、反転入力端子としてのトランジスタＱ2 のベース
が入力端子IN2 にそれぞれ接続され、さらに、同相出力
端子としてのトランジスタＱ1 のコレクタが出力端子 O
UT1 に接続されている。
示す回路図である。同図において、トランジスタＱ1 ，
Ｑ2 のエミッタが相互に接続されると共に、相互接続点
が定電流源Ｉ1 を介して接地ラインGND に接続されてお
り、トランジスタＱ1 ，Ｑ2のコレクタがそれぞれ負荷
抵抗ＲL を介して電源ラインＶccに接続され、これらが
差動増幅回路１を構成している。そして、非反転入力端
子としてのトランジスタＱ1 のベースが入力端子IN
1 に、反転入力端子としてのトランジスタＱ2 のベース
が入力端子IN2 にそれぞれ接続され、さらに、同相出力
端子としてのトランジスタＱ1 のコレクタが出力端子 O
UT1 に接続されている。
【００１５】また、トランジスタＱ3 ，Ｑ4 のエミッタ
が相互に接続されるとともに、相互接続点が定電流源Ｉ
2 を介して接地ラインGND に接続されており、トランジ
スタＱ3 ，Ｑ4 のコレクタがそれぞれ負荷抵抗ＲL を介
して電源ラインＶccに接続され、これらが差動増幅回路
２を構成している。そして、非反転入力端子としてのト
ランジスタＱ3 のベースが入力端子IN3 に、反転入力端
子としてのトランジスタＱ4 のベースが入力端子IN4 に
それぞれ接続され、さらに、同相出力端子としてのトラ
ンジスタＱ4 のコレクタが出力端子 OUT2 に接続されて
いる。
が相互に接続されるとともに、相互接続点が定電流源Ｉ
2 を介して接地ラインGND に接続されており、トランジ
スタＱ3 ，Ｑ4 のコレクタがそれぞれ負荷抵抗ＲL を介
して電源ラインＶccに接続され、これらが差動増幅回路
２を構成している。そして、非反転入力端子としてのト
ランジスタＱ3 のベースが入力端子IN3 に、反転入力端
子としてのトランジスタＱ4 のベースが入力端子IN4 に
それぞれ接続され、さらに、同相出力端子としてのトラ
ンジスタＱ4 のコレクタが出力端子 OUT2 に接続されて
いる。
【００１６】さらに、もう一組のトランジスタＱ5 ，Ｑ
6 のエミッタが相互に接続されると共に、相互接続点が
定電流源Ｉ3 を介して接地ラインGND に接続されてお
り、これらが差動増幅回路３を構成している。そして、
非反転入力端子としてのトランジスタＱ5 のベースと、
同相出力端子としてのトランジスタＱ6 のコレクタとが
出力端子 OUT1 に接続され、反転入力端子としてのトラ
ンジスタＱ6 ベースと、逆相出力端子としてのトランジ
スタＱ5 のコレクタとが出力端子 OUT2 に接続されてい
る。ここで、定電流源Ｉ1 及びＩ2 の電流値を等しくす
ると共に、定電流源Ｉ3 の電流値はこれよりも小さくし
ている。
6 のエミッタが相互に接続されると共に、相互接続点が
定電流源Ｉ3 を介して接地ラインGND に接続されてお
り、これらが差動増幅回路３を構成している。そして、
非反転入力端子としてのトランジスタＱ5 のベースと、
同相出力端子としてのトランジスタＱ6 のコレクタとが
出力端子 OUT1 に接続され、反転入力端子としてのトラ
ンジスタＱ6 ベースと、逆相出力端子としてのトランジ
スタＱ5 のコレクタとが出力端子 OUT2 に接続されてい
る。ここで、定電流源Ｉ1 及びＩ2 の電流値を等しくす
ると共に、定電流源Ｉ3 の電流値はこれよりも小さくし
ている。
【００１７】以上のように構成された本実施例のうち、
差動増幅回路内部の詳細な動作については、当業者であ
れば十分に理解できると思われるのでその説明を省略
し、ヒステリシス特性の閾値を設定した図３及び図５の
応用例を用いて全体的な動作を説明する。
差動増幅回路内部の詳細な動作については、当業者であ
れば十分に理解できると思われるのでその説明を省略
し、ヒステリシス特性の閾値を設定した図３及び図５の
応用例を用いて全体的な動作を説明する。
【００１８】図３は基準電圧ＶL を差動増幅回路２の反
転入力端子に、基準電圧ＶH を差動増幅回路１の反転入
力端子にそれぞれ加え、差動増幅回路１及び差動増幅回
路２の非反転入力端子どうしを接続してこれに入力信号
ＶINを印加するようにしたものである。
転入力端子に、基準電圧ＶH を差動増幅回路１の反転入
力端子にそれぞれ加え、差動増幅回路１及び差動増幅回
路２の非反転入力端子どうしを接続してこれに入力信号
ＶINを印加するようにしたものである。
【００１９】ここで、入力信号ＶINが基準電圧ＶL より
も低いとすれば、出力端子 OUT1 のレベルは「Ｌ」であ
り、この状態から入力信号ＶINが次第に増大して基準電
圧ＶL を超えたとしても、基準電圧ＶH を超えない限り
出力端子 OUT1 のレベルは「Ｌ」に保持される。そし
て、入力信号ＶINが基準電圧ＶH を超えると、差動増幅
回路１の回路状態が変化して出力端子 OUT1 のレベルが
「Ｈ」に反転する。
も低いとすれば、出力端子 OUT1 のレベルは「Ｌ」であ
り、この状態から入力信号ＶINが次第に増大して基準電
圧ＶL を超えたとしても、基準電圧ＶH を超えない限り
出力端子 OUT1 のレベルは「Ｌ」に保持される。そし
て、入力信号ＶINが基準電圧ＶH を超えると、差動増幅
回路１の回路状態が変化して出力端子 OUT1 のレベルが
「Ｈ」に反転する。
【００２０】次に、入力信号ＶINが基準電圧ＶL よりも
低い状態から次第に増大して基準電圧ＶH よりも低くな
ったとしても、基準電圧ＶL よりも下がらなければ出力
端子OUT1 のレベルは「Ｈ」に保持され、基準電圧ＶL
よりも下がったときに差動増幅回路１の状態が変化して
出力端子 OUT1 のレベルが「Ｌ」に反転する。なお、出
力端子 OUT2 には出力端子 OUT1 に対して反転した信号
が得られる。
低い状態から次第に増大して基準電圧ＶH よりも低くな
ったとしても、基準電圧ＶL よりも下がらなければ出力
端子OUT1 のレベルは「Ｈ」に保持され、基準電圧ＶL
よりも下がったときに差動増幅回路１の状態が変化して
出力端子 OUT1 のレベルが「Ｌ」に反転する。なお、出
力端子 OUT2 には出力端子 OUT1 に対して反転した信号
が得られる。
【００２１】図４はこの関係を示したものであり、横軸
に入力信号ＶINを、縦軸に出力端子OUT1 の電圧Ｖout
をとったもので、それぞれ差動増幅回路１，２の反転入
力端子に印加した基準電圧ＶL 、ＶH を閾値としたヒス
テリシス特性が得られる。
に入力信号ＶINを、縦軸に出力端子OUT1 の電圧Ｖout
をとったもので、それぞれ差動増幅回路１，２の反転入
力端子に印加した基準電圧ＶL 、ＶH を閾値としたヒス
テリシス特性が得られる。
【００２２】しかして、図３に例示したように基準電圧
を印加することにより、出力レベルを反転させる閾値を
直接設定することができる。
を印加することにより、出力レベルを反転させる閾値を
直接設定することができる。
【００２３】図５は第１の入力端子IN1 を差動増幅回路
２の反転入力端子に接続すると共に、レベルシフタ４を
介して、差動増幅回路１の非反転入力端子に接続し、か
つ、第２の入力端子IN2 を差動増幅回路１の反転入力端
子に接続すると共に、レベルシフタ５を介して、差動増
幅回路２の非反転入力端子に接続したものである。
２の反転入力端子に接続すると共に、レベルシフタ４を
介して、差動増幅回路１の非反転入力端子に接続し、か
つ、第２の入力端子IN2 を差動増幅回路１の反転入力端
子に接続すると共に、レベルシフタ５を介して、差動増
幅回路２の非反転入力端子に接続したものである。
【００２４】ここで、レベルシフタ４，５はそれぞれ入
力電圧を適宜シフトして出力するもので、例えば、レベ
ルシフタ４が前述の基準電圧ＶL 分だけ低い方にシフト
させ、レベルシフタ５が前述の基準電圧ＶH 分だけ低い
方にシフトさせるようにすると共に、入力端子IN2 を接
地電位に保持し、入力端子IN1 に入力信号ＶINを印加す
れば、図４に示したと全く同様なヒステリシス特性が得
られる。
力電圧を適宜シフトして出力するもので、例えば、レベ
ルシフタ４が前述の基準電圧ＶL 分だけ低い方にシフト
させ、レベルシフタ５が前述の基準電圧ＶH 分だけ低い
方にシフトさせるようにすると共に、入力端子IN2 を接
地電位に保持し、入力端子IN1 に入力信号ＶINを印加す
れば、図４に示したと全く同様なヒステリシス特性が得
られる。
【００２５】従って、入力端子IN2 の電圧を接地電位以
外の電圧に保持すれば、この電圧に応じて図４の閾値を
平行移動させることができ、さらに、レベルシフタ４、
５の大きさを調整することによってヒステリシス特性の
閾値を任意に設定、変更することができる。
外の電圧に保持すれば、この電圧に応じて図４の閾値を
平行移動させることができ、さらに、レベルシフタ４、
５の大きさを調整することによってヒステリシス特性の
閾値を任意に設定、変更することができる。
【００２６】以上、本発明に係るコンパレータの動作
を、二つの応用例で説明したが、４個の入力端子に対し
てこれ以外の接続法を採用することにより、複雑な処理
にも応用できることが明らかである。
を、二つの応用例で説明したが、４個の入力端子に対し
てこれ以外の接続法を採用することにより、複雑な処理
にも応用できることが明らかである。
【００２７】
【発明の効果】かくして、本発明によれば、第１及び第
２の差動増幅回路の入力端子を全て活用することがで
き、これによって、入力信号レベルを二つの閾値と比較
するというような複雑な処理が可能となる。
２の差動増幅回路の入力端子を全て活用することがで
き、これによって、入力信号レベルを二つの閾値と比較
するというような複雑な処理が可能となる。
【００２８】また、二つの差動増幅回路の非反転入力端
子どうしを接続して入力端子とし、反転入力端子に、大
きさが互いに異なる基準電圧をそれぞれ印加することに
より、出力レベルを反転させる閾値を直接設定すること
ができる。
子どうしを接続して入力端子とし、反転入力端子に、大
きさが互いに異なる基準電圧をそれぞれ印加することに
より、出力レベルを反転させる閾値を直接設定すること
ができる。
【００２９】さらに、差動増幅回路の非反転入力端子
を、それぞれレベルシフタを介して、互いに他の差動増
幅回路の反転入力端子に接続し、これらの反転入力端子
に異なる信号を加えることにより、レベルシフタの調整
という操作のみで、出力レベルを任意に設定、変更する
ことができる。
を、それぞれレベルシフタを介して、互いに他の差動増
幅回路の反転入力端子に接続し、これらの反転入力端子
に異なる信号を加えることにより、レベルシフタの調整
という操作のみで、出力レベルを任意に設定、変更する
ことができる。
【図１】本発明の一実施例の構成を示す回路図。
【図２】本発明の一実施例の具体的な構成を示す回路
図。
図。
【図３】本発明の一実施例の応用例を示す回路図。
【図４】図３に示す応用例の動作を説明するためのヒス
テリシス特性図。
テリシス特性図。
【図５】本発明の一実施例のもう一つの応用例を示す回
路図。
路図。
【図６】従来のコンパレータの構成を示す回路図。
【図７】従来のコンパレータの動作を説明するためのヒ
ステリシス特性図。
ステリシス特性図。
１，２，３ 差動増幅回路 ４，５ レベルシフタ IN1 〜IN4 入力端子 OUT1 ， OUT2 出力端子 Ｑ1 〜Ｑ6 トランジスタ Ｉ1 〜Ｉ3 定電流源 ＲL 負荷抵抗
Claims (3)
- 【請求項１】出力振幅の等しい第１及び第２の差動増幅
回路と、これらの差動増幅回路よりも出力振幅の小さい
第３の差動増幅回路とを含み、前記第３の差動増幅回路
の非反転入力端子及び同相出力端子を前記第１の差動増
幅回路の同相出力端子に接続し、前記第３の差動増幅回
路の反転入力端子及び逆相出力端子を前記第２の差動増
幅回路の同相出力端子に接続したことを特徴とするコン
パレータ。 - 【請求項２】前記第１及び第２の差動増幅回路の非反転
入力端子どうしを接続して入力端子とし、前記第１及び
第２の反転入力端子に、大きさが互いに異なる基準電圧
をそれぞれ印加することを特徴とする請求項１に記載の
コンパレータ。 - 【請求項３】第１の入力端子を前記第２の差動増幅回路
の反転入力端子に接続すると共に、入力信号レベルをシ
フトして出力するレベルシフタを介して、前記第１の差
動増幅回路の非反転入力端子に接続し、かつ、第２の入
力端子を前記第１の差動増幅回路の反転入力端子に接続
すると共に、入力信号レベルをシフトして出力するレベ
ルシフタを介して、前記第２の差動増幅回路の非反転入
力端子に接続したことを特徴とする請求項１に記載のコ
ンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099733A JPH05299978A (ja) | 1992-04-20 | 1992-04-20 | コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4099733A JPH05299978A (ja) | 1992-04-20 | 1992-04-20 | コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299978A true JPH05299978A (ja) | 1993-11-12 |
Family
ID=14255255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4099733A Pending JPH05299978A (ja) | 1992-04-20 | 1992-04-20 | コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299978A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009144813A1 (ja) | 2008-05-30 | 2009-12-03 | Dic株式会社 | 脱気用中空糸モジュールの製造方法 |
| WO2020161379A1 (en) * | 2019-02-04 | 2020-08-13 | Partones Oy | Artificial wood |
-
1992
- 1992-04-20 JP JP4099733A patent/JPH05299978A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009144813A1 (ja) | 2008-05-30 | 2009-12-03 | Dic株式会社 | 脱気用中空糸モジュールの製造方法 |
| WO2020161379A1 (en) * | 2019-02-04 | 2020-08-13 | Partones Oy | Artificial wood |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59103174A (ja) | 電圧加算回路 | |
| EP0910164B1 (en) | Improved differential amplifier constituted of bipolar transistors | |
| US4030044A (en) | Monolithic amplifier having a balanced, double-to-single ended converter | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| US5148162A (en) | Analog-to-digital converter comparator circuit utilizing a reverse polarity sampling technique | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| US5132640A (en) | Differential current amplifier circuit | |
| US5225791A (en) | Non-saturating complementary type unity gain amplifier | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPH04268810A (ja) | 遅延回路 | |
| JPH0543533Y2 (ja) | ||
| JPS607213A (ja) | 差動段 | |
| JP2001007655A (ja) | フル差動増幅装置 | |
| JPH0328581Y2 (ja) | ||
| JP3074888B2 (ja) | 半導体集積回路 | |
| JPS62245810A (ja) | 直流レベル安定化回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH0453047Y2 (ja) | ||
| JPS61105628A (ja) | クランプ回路 | |
| JPH0715250A (ja) | 増幅回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JPH0546792A (ja) | 掛算回路 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH0533264U (ja) | アナログ掛算器 |