JPH0453047Y2 - - Google Patents

Description

【考案の詳細な説明】 （考案の技術分野） 本考案はモノリシツクIC化に適した乗算回路
において、電源雑音の影響を緩和する構成に関す
るものである。

（従来技術とその問題点） 第１図に従来の乗算回路の構成を示す。ここ
で、トランジスタ１と２のエミツタ相互間及びト
ランジスタ３と４のエミツタ相互間がそれぞれ接
続され、前記トランジスタ１と３のコレクタ相互
間及び前記トランジスタ２と４のコレクタ相互間
がそれぞれ接続されて出力ポート□６，□７へのパス
が形成され、前記トランジスタ１と４のベース相
互間及び前記トランジスタ２と３のベース相互間
がそれぞれ接続されて、第１の入力ポート□４，□５
が形成され、前記トランジスタ１，２のエミツタ
とトランジスタ５のコレクタが相互接続され、前
記トランジスタ３，４のエミツタとトランジスタ
６のコレクタが相互接続されて前記トランジスタ
５及びトランジスタ６が差動対を構成しそれらの
エミツタがそれぞれ抵抗器を介して定電流源を構
成するトランジスタ７に接続され、前記差動対ト
ランジスタ５及び６の入力側に第２の入力ポート
□２，□３が形成されている。この乗算回路におい
て、入力ポート□２，□３にＸ、入力ポート□４，□５
に
Ｙの信号を入力したとすると、出力ポート□６また
は□７からはＺ＝XYに相当する信号が取り出され
る。本乗算回路は、変調器，復調器、重み付け回
路等各種の回路に適用することができる。例え
ば、変調器として使う場合には入力ポート□４，□５
から搬送波を入力し、入力ポート□２，□３からベー
スハンド信号を入力して使用する。

しかし、乗算器の線型性、即ち二つの入力の積
の出力が正しく得られる入力レベルの範囲には限
度があり、この範囲が狭いと入力レベルを大きく
とることが出来ず、電源等の雑音に対しては十分
なＳ／Ｎを保つことが出来ない欠点があつた。こ
れは、特に高精度を要求される多値変調器等に適
用した場合問題となる。乗算器の線型出力は抵抗
２６（あるいは抵抗２７）及び、そこに流れる電
流の積できまる（例えば、P.R.Gray and.R.G.
Meyer，“Analysis and design of analog
integrated circuits”，John Willey ＆Sons，
PP158〜162を参照）。線型出力を増加するには電
流を増加したり、電源電圧を高くしたうえで抵抗
を高くする必要があり、何れも消費電力を増加さ
せるという問題点がある。

（考案の目的） 本考案は、これらの欠点を解決するため、乗算
回路を構成する差動対トランジスタの入力段エミ
ツタフオロアの出力抵抗を分割してその差動対ト
ランジスタに入力するように構成して入力段での
雑音レベルを下げることによつて電源雑音の影響
を受けにくいようにしたモノリシツクIC化乗算
回路を提供するものである。

（考案の構成と作用） 以下本考案を詳細に説明する。

第２図は本考案の実施例であつて、入力段のエ
ミツタフオロアの出力抵抗２３，４４及び２９，
４５が分割されて差動対トランジスタ５，６に入
力されている他は第１図に示す従来形式の乗算回
路と同様である。入力ポート□２，□３に入力された
信号と□４，□５に入力された信号の積の形の出力が
出力ポート□６，□７から取り出される。変調器とし
て用いる場合には入力ポート□４，□５から搬送波を
入力し、入力ポート□２，□３からベースバンド信号
を入力する。その際、入力段エミツタフオロアの
出力抵抗２３，４４，２９，４５を分割して入力
差動トランジスタ５，６に入力しているため、エ
ミツタフオロアの出力端に生じる雑音レベルを下
げることができる。また、乗算動作を行つている
トランジスタ１，２，３，４，５，６，７および
抵抗２４，２５，２６，２７，２８の部分が第１
図と第２図の部分で同じだとすると、第２図の場
合第１図の場合に比べてより大きな入力信号を入
力ポート□２，□３から入力できる。即ち、第２図に
示す本考案による乗算回路の場合、第１図の乗算
回路に比べてトランジスタ５，６のベース端子に
おける雑音の影響を小さくすることが可能とな
る。

なお、抵抗２３，４４の分割比と抵抗２９，４
５の分割比は同一の分割比であり、入力信号のレ
ベルにより適宜選択して設定することができる。

（考案の効果） 以上説明したように、本考案による乗算回路
は、入力信号のレベルを高くすることができるた
め、電源雑音の影響を緩和することができる。従
つて、高精度の多値変調器を実現することが可能
である。

【図面の簡単な説明】

第１図は、従来の乗算回路例を示す回路図、第
２図は本考案の乗算回路例を示す回路図である。 □０，□１……電源電圧印加端子、□２，□３……入
力
ポート、□４，□５……入力ポート、□６，□７……出
力
ポート。

Claims (1)

【実用新案登録請求の範囲】
1. 第１，第２のトランジスタのエミツタ相互間及
   び第３，第４のトランジスタのエミツタ相互間が
   それぞれ接続され、前記第１，第３のトランジス
   タのコレクタ相互間及び前記第２，第４のトラン
   ジスタのコレクタ相互間がそれぞれ接続されて出
   力ポートへのパスが形成され、前記第１，第４の
   トランジスタのベース相互間及び前記第２，第３
   のトランジスタのベース相互間がそれぞれ接続さ
   れて第１の入力ポートが形成され、前記第１，第
   ２のトランジスタのエミツタと第５のトランジス
   タのコレクタが相互接続され、前記第３，第４の
   トランジスタのエミツタと第６のトランジスタの
   コレクタが相互接続されて前記第５のトランジス
   タ及び前記第６のトランジスタが差動対を構成し
   それらのエミツタがそれぞれ抵抗器を介して定電
   流源を構成する第７のトランジスタに接続され、
   前記差動対を構成する第５，第６のトランジスタ
   の入力側に第２の入力ポートが形成され、前記第
   １の入力ポートへの入力と前記第２の入力ポート
   への入力との乗算出力を前記出力ポートからとり
   出すように構成された乗算回路において、前記差
   動対を構成する第５，第６のトランジスタへの入
   力にはエミツタフオロアの出力抵抗を分割した出
   力が印加されるように構成されたことを特徴とす
   るモノリシツクIC化乗算回路。