JPH053024B2 - - Google Patents
Info
- Publication number
- JPH053024B2 JPH053024B2 JP62207108A JP20710887A JPH053024B2 JP H053024 B2 JPH053024 B2 JP H053024B2 JP 62207108 A JP62207108 A JP 62207108A JP 20710887 A JP20710887 A JP 20710887A JP H053024 B2 JPH053024 B2 JP H053024B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- response
- processing
- communication control
- data frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
〔概 要〕
コンピユータ間通信などにおいて、通信制御情
報が格納される通信制御テーブルを介し、通信プ
ロトコルに基づいて送信処理、受信処理、応答処
理および応答検査処理を行なう通信制御装置に関
し、 通信制御テーブルの検索処理を不要として通信
プロトコル処理における応答検査処理の高速化を
実現することを目的とし、 通信制御テーブルのエントリアドレスを通信デ
ータフレームに格納して送信する送信処理手段
と、受信処理手段に受信される通信データフレー
ムを検査し、その検査情報とともに付加されてい
るエントリアドレスを応答データフレームに設定
して返信する応答処理手段と、受信処理手段に受
信される応答データフレームを検査し、返信され
たエントリアドレスにより通信制御テーブルの対
応するエントリをアクセスして送信完了処理ある
いは再送処理を行なう応答検査処理手段とを備え
て構成する。
報が格納される通信制御テーブルを介し、通信プ
ロトコルに基づいて送信処理、受信処理、応答処
理および応答検査処理を行なう通信制御装置に関
し、 通信制御テーブルの検索処理を不要として通信
プロトコル処理における応答検査処理の高速化を
実現することを目的とし、 通信制御テーブルのエントリアドレスを通信デ
ータフレームに格納して送信する送信処理手段
と、受信処理手段に受信される通信データフレー
ムを検査し、その検査情報とともに付加されてい
るエントリアドレスを応答データフレームに設定
して返信する応答処理手段と、受信処理手段に受
信される応答データフレームを検査し、返信され
たエントリアドレスにより通信制御テーブルの対
応するエントリをアクセスして送信完了処理ある
いは再送処理を行なう応答検査処理手段とを備え
て構成する。
本発明は、コンピユータ間通信などのプロトコ
ル制御が行なわれている通信制御装置に関する。
特に、通信制御情報が格納される通信制御テーブ
ルを介し、通信プロトコルに基づいて通信制御が
行なわれる通信制御装置に関する。
ル制御が行なわれている通信制御装置に関する。
特に、通信制御情報が格納される通信制御テーブ
ルを介し、通信プロトコルに基づいて通信制御が
行なわれる通信制御装置に関する。
コンピユータ間通信では、通信データの誤り検
出、誤り訂正および送信側と受信側の間のフロー
制御を実現するための通信プロトコルが必要にな
つている。
出、誤り訂正および送信側と受信側の間のフロー
制御を実現するための通信プロトコルが必要にな
つている。
通信プロトコルは、通信データに含まれる宛先
アドレス情報、データのシーケンス情報および通
信プロトコルコマンドの解析を行なつており、一
般的にはソフトウエア制御により実現されてい
る。
アドレス情報、データのシーケンス情報および通
信プロトコルコマンドの解析を行なつており、一
般的にはソフトウエア制御により実現されてい
る。
第９図は、コンピユータ間通信の一形態を説明
するブロツク図である。
するブロツク図である。
図において、複数のコンピユータ(C)９１〜９４
は、それぞれ通信制御装置（ノード、CC）９５
〜９８およびネツトワーク９９を介して接続され
る。通信プロトコルは、通信制御装置（CC）９
５〜９８においてそれぞれ実施される。
は、それぞれ通信制御装置（ノード、CC）９５
〜９８およびネツトワーク９９を介して接続され
る。通信プロトコルは、通信制御装置（CC）９
５〜９８においてそれぞれ実施される。
第１０図は、通信プロトコルの一例を説明する
図である。
図である。
図において、通信データは所定のプロトコル処
理により通信データフレームとして送信ノード
から送出され、受信ノードではこの通信データフ
レームの応答処理が行なわれている。
理により通信データフレームとして送信ノード
から送出され、受信ノードではこの通信データフ
レームの応答処理が行なわれている。
この応答処理では、正常受信であれば「ACK
（Acknowledge）」情報を送信ノードに返信し、
通信データを上位のコンピユータに転送して受信
完了する。異常受信であれば、「NAK（Negative
Acknowledge）」情報を送信ノードに返送する。
（Acknowledge）」情報を送信ノードに返信し、
通信データを上位のコンピユータに転送して受信
完了する。異常受信であれば、「NAK（Negative
Acknowledge）」情報を送信ノードに返送する。
送信ノードでは、この応答データの検査処理
が行なわれ、応答データが「NAK」であれば対
応する通信データの再送処置を行ない「ACK」
であれば送信完了する。
が行なわれ、応答データが「NAK」であれば対
応する通信データの再送処置を行ない「ACK」
であれば送信完了する。
通常、通信制御装置（ノード）は、第９図に示
すように複数のコンピユータからの通信を集線し
ており、複数の送信および受信処理を実行する必
要がある。たとえば、通信制御装置がｎ個の送信
処理を行なつたとすると、それに対応してｎ個の
応答信号（ACKあるいはNAK）を受信すること
になる。
すように複数のコンピユータからの通信を集線し
ており、複数の送信および受信処理を実行する必
要がある。たとえば、通信制御装置がｎ個の送信
処理を行なつたとすると、それに対応してｎ個の
応答信号（ACKあるいはNAK）を受信すること
になる。
ところが、各受信ノードの受信処理時間の差や
ネツトワーク内の通信遅延の差により、応答デー
タは通信制御装置が送信した順番とは無関係に返
信される。すなわち、送信された通信データと応
答データとは時間的に必ずしも対応しない場合が
生ずる。
ネツトワーク内の通信遅延の差により、応答デー
タは通信制御装置が送信した順番とは無関係に返
信される。すなわち、送信された通信データと応
答データとは時間的に必ずしも対応しない場合が
生ずる。
したがつて、通信制御装置では送信された通信
データと受信された応答データとの対応づけを行
なう必要が生ずる。このためには、通信制御情報
が格納されている通信制御テーブルを検索するこ
といが必要であるが、ｎが大きくなると検索に要
する時間も無視できなくなつている。
データと受信された応答データとの対応づけを行
なう必要が生ずる。このためには、通信制御情報
が格納されている通信制御テーブルを検索するこ
といが必要であるが、ｎが大きくなると検索に要
する時間も無視できなくなつている。
なお、この検索をソフトウエアにより実現する
とすれば、ｎエントリの通信制御テーブルから一
つのエントリを検索する時間は、ソフトウエアで
１エントリ分の検索照合に要する時間がTcであ
れば、バイナリサーチで平均してlog2n×Tcであ
る。したがつて、例えば１エントリ分の検索照合
に必要な命令が５命令であり、106命令／秒の処
理速度をもつ計算機であれば、検索に要する時間
は、５×log2n×10-6〔秒〕となる。すなわち、ｎ
＝256であれば検索に要する時間は40μ秒となる。
とすれば、ｎエントリの通信制御テーブルから一
つのエントリを検索する時間は、ソフトウエアで
１エントリ分の検索照合に要する時間がTcであ
れば、バイナリサーチで平均してlog2n×Tcであ
る。したがつて、例えば１エントリ分の検索照合
に必要な命令が５命令であり、106命令／秒の処
理速度をもつ計算機であれば、検索に要する時間
は、５×log2n×10-6〔秒〕となる。すなわち、ｎ
＝256であれば検索に要する時間は40μ秒となる。
このように、従来の通信制御装置は、ソフトウ
エアにより複数の通信制御が行なわれており、一
つの通信完了に要する時間がソフトウエア制御の
時間によつて制限され、伝送路を高速化しても通
信プロトコルに基づく処理に要する時間により通
信速度が制限されていた。
エアにより複数の通信制御が行なわれており、一
つの通信完了に要する時間がソフトウエア制御の
時間によつて制限され、伝送路を高速化しても通
信プロトコルに基づく処理に要する時間により通
信速度が制限されていた。
本発明は、このような従来の問題点を解決する
いもので、通信制御テーブルの検索処理を不要と
し、通信プロトコル処理における応答検査処理の
高速化を実現することができる通信制御装置を提
供することを目的とする。
いもので、通信制御テーブルの検索処理を不要と
し、通信プロトコル処理における応答検査処理の
高速化を実現することができる通信制御装置を提
供することを目的とする。
第１図は、本発明の原理ブロツク図である。
図において、送信処理手段１３は、通信制御情
報が格納される通信制御テーブル１１のエントリ
アドレスを通信データフレームに格納して送信す
る。
報が格納される通信制御テーブル１１のエントリ
アドレスを通信データフレームに格納して送信す
る。
応答処理手段１７は、受信処理手段１５に受信
される通信データフレームを検査し、その検査情
報とともに付加されているエントリアドレスを応
答データフレームに設定して返信する。
される通信データフレームを検査し、その検査情
報とともに付加されているエントリアドレスを応
答データフレームに設定して返信する。
応答検査処理手段１９は、受信処理手段１５に
受信される応答データフレームを検査し、返信さ
れたエントリアドレスにより通信制御テーブル１
１の対応するエントリをアクセスして送信完了処
理あるいは再送処理を行なう。
受信される応答データフレームを検査し、返信さ
れたエントリアドレスにより通信制御テーブル１
１の対応するエントリをアクセスして送信完了処
理あるいは再送処理を行なう。
本発明は、通信データフレームに通信制御テー
ブル１１の対応するエントリアドレスを付加して
送信し、その通信データフレームの受信側（対局
の応答処理手段１７）では、応答処理時にその検
査情報とともに付加されているエントリアドレス
を応答データフレームに設定して返信する。
ブル１１の対応するエントリアドレスを付加して
送信し、その通信データフレームの受信側（対局
の応答処理手段１７）では、応答処理時にその検
査情報とともに付加されているエントリアドレス
を応答データフレームに設定して返信する。
通信データフレームの送信側の応答検査処理手
段１９は、この応答データフレームに付加されて
いるエントリアドレスにより、通信制御テーブル
１１の対応するエントリを直接アクセスすること
ができ、検索に要する時間を削減することができ
る。
段１９は、この応答データフレームに付加されて
いるエントリアドレスにより、通信制御テーブル
１１の対応するエントリを直接アクセスすること
ができ、検索に要する時間を削減することができ
る。
以下、図面に基づいて本発明の実施例について
詳細に説明する。
詳細に説明する。
第２図は、本発明の一実施例構成を示すブロツ
ク図である。
ク図である。
図において、本実施例通信制御装置の構成は、
通信制御部２１に、送信バツフア２２、受信バツ
フア２３および通信データ用バツフアメモリ２４
が接続され、さらにアドレスレジスタ２５および
データレジスタ２６を介して通信制御テーブル
（CCT）２７が接続され、上位のコンピユータは
通信制御部２１および通信データ用バツフアメモ
リ２４に接続され、ネツトワークは送信バツフア
２２および受信バツフア２３に接続される。
通信制御部２１に、送信バツフア２２、受信バツ
フア２３および通信データ用バツフアメモリ２４
が接続され、さらにアドレスレジスタ２５および
データレジスタ２６を介して通信制御テーブル
（CCT）２７が接続され、上位のコンピユータは
通信制御部２１および通信データ用バツフアメモ
リ２４に接続され、ネツトワークは送信バツフア
２２および受信バツフア２３に接続される。
なお、本実施例では、第１図本発明原理ブロツ
ク図に示す送信処理手段１３、受信処理手段１
５、応答処理手段１７および応答検査処理手段１
９は、送信バツフア２２、受信バツフア２３、通
信データ用バツフアメモリ２４および通信制御部
２１のプログラム処理により実現される例を示
す。
ク図に示す送信処理手段１３、受信処理手段１
５、応答処理手段１７および応答検査処理手段１
９は、送信バツフア２２、受信バツフア２３、通
信データ用バツフアメモリ２４および通信制御部
２１のプログラム処理により実現される例を示
す。
したがつて、通信制御部２１では、通信データ
および応答データの送信制御、通信データおよび
応答データの受信制御、通信データの応答処理、
応答データの検査処理が行なわれる。
および応答データの送信制御、通信データおよび
応答データの受信制御、通信データの応答処理、
応答データの検査処理が行なわれる。
また、第１図の通信制御テーブル１１に対応す
る本実施例の通信制御テーブル（CCT）２７の
構成は、各エントリ（１〜ｎ）に、送信宛先アド
レス（DA1〜o）、通信状態（CS1〜o）、通信データ
用バツフアメモリ２４の格納アドレスを示す通信
データアドレス（CDA1〜o）が設定される。通信
状態（CS1〜o）には、ここでは「空状態」、「送信
要求状態」、「送信終了状態」が想定されている。
る本実施例の通信制御テーブル（CCT）２７の
構成は、各エントリ（１〜ｎ）に、送信宛先アド
レス（DA1〜o）、通信状態（CS1〜o）、通信データ
用バツフアメモリ２４の格納アドレスを示す通信
データアドレス（CDA1〜o）が設定される。通信
状態（CS1〜o）には、ここでは「空状態」、「送信
要求状態」、「送信終了状態」が想定されている。
第３図は、本発明実施例において使用される通
信データおよび応答データのフレーム構成例を示
す図である。
信データおよび応答データのフレーム構成例を示
す図である。
通信データフレームは、フラグ(F)３１、送信宛
先アドレス（DA）３２、送信元アドレス（SA）
３３、本発明の特徴である通信制御テーブルのエ
ントリアドレス（CCTA）３４、および通信デー
タ(D)３５により構成される。
先アドレス（DA）３２、送信元アドレス（SA）
３３、本発明の特徴である通信制御テーブルのエ
ントリアドレス（CCTA）３４、および通信デー
タ(D)３５により構成される。
応答データフレームは、フラグ(f)３６、送信宛
先アドレス（da）３７、送信元アドレス（sa）
３８、およびエントリアドレス（ccta）３９によ
り構成される。
先アドレス（da）３７、送信元アドレス（sa）
３８、およびエントリアドレス（ccta）３９によ
り構成される。
なお、通信データフレームのフラグ(F)３１には
通信データであることを示す情報が設定され、応
答データフレームのフラグ(f)３６には正常受信で
あれば「ACK」、異常受信であれば「NAK」の
応答情報がそれぞれ設定される。したがつて、受
信側ではこのフラグ３１，３６を検査することに
より、それが対局からの通信データフレームであ
るか応答データフレームであるかを区別すること
ができる。
通信データであることを示す情報が設定され、応
答データフレームのフラグ(f)３６には正常受信で
あれば「ACK」、異常受信であれば「NAK」の
応答情報がそれぞれ設定される。したがつて、受
信側ではこのフラグ３１，３６を検査することに
より、それが対局からの通信データフレームであ
るか応答データフレームであるかを区別すること
ができる。
また、応答データフレームの送信宛先アドレス
（da）３７には通信データフレームの送信元アド
レス（SA）３３が設定され（da←SA）、同様に
送信元アドレス（sa）３８には送信宛先アドレス
（DA）３２が設定され（sa←DA）、エントリア
ドレス（ccta）３９にはそのままエントリアドレ
ス（CCTA）３４が設定される（ccta←CCTA）。
（da）３７には通信データフレームの送信元アド
レス（SA）３３が設定され（da←SA）、同様に
送信元アドレス（sa）３８には送信宛先アドレス
（DA）３２が設定され（sa←DA）、エントリア
ドレス（ccta）３９にはそのままエントリアドレ
ス（CCTA）３４が設定される（ccta←CCTA）。
ここで、第２図および第３図、以下に示す第４
図〜第８図を参照し、通信制御部２１の各処理動
作について説明する。
図〜第８図を参照し、通信制御部２１の各処理動
作について説明する。
第４図は、送信要求処理を説明するフローチヤ
ートである。
ートである。
上位のコンピユータから送信要求があると、通
信制御部２１は通信制御テーブル（CCT）２７
の各エントリの通信状態（CS1〜o）をみて空エン
トリをサーチする。通信状態が「空状態」を示す
エントリがなければ、送信要求に対して送信ビジ
ーである旨を応答して終了する。
信制御部２１は通信制御テーブル（CCT）２７
の各エントリの通信状態（CS1〜o）をみて空エン
トリをサーチする。通信状態が「空状態」を示す
エントリがなければ、送信要求に対して送信ビジ
ーである旨を応答して終了する。
空エントリ(i)があれば、データレジスタ２６を
介して、通信制御テーブル２７の送信宛先アドレ
スDAiに送信要求のあつた宛先アドレスを設定
し、通信状態CSiを「送信要求状態」に設定し、
通信データを通信データ用バツフアメモリ２４に
格納しその格納アドレス（第２図破線CDA）を
通信データアドレスCDAiに設定して終了する。
介して、通信制御テーブル２７の送信宛先アドレ
スDAiに送信要求のあつた宛先アドレスを設定
し、通信状態CSiを「送信要求状態」に設定し、
通信データを通信データ用バツフアメモリ２４に
格納しその格納アドレス（第２図破線CDA）を
通信データアドレスCDAiに設定して終了する。
第５図は、通信データの送信制御を説明するフ
ローチヤートである。
ローチヤートである。
通信データの送信制御では、通信制御テーブル
２７の各通信状態（CS1〜o）がサーチされ、「送
信要求状態」に設定されているエントリがあるか
否かが判断され、そのエントリがなければ終了す
る。
２７の各通信状態（CS1〜o）がサーチされ、「送
信要求状態」に設定されているエントリがあるか
否かが判断され、そのエントリがなければ終了す
る。
「送信要求状態」に設定されているエントリ
（ｊ、そのエントリアドレスはCCTj）があれば、
その送信宛先アドレスDAjおよび通信データアド
レスCDAjがデータレジスタ２６を介して読み込
まれる。送信バツフア２２では、通信制御部２１
の制御に基づいて通信データフレームが形成され
る。
（ｊ、そのエントリアドレスはCCTj）があれば、
その送信宛先アドレスDAjおよび通信データアド
レスCDAjがデータレジスタ２６を介して読み込
まれる。送信バツフア２２では、通信制御部２１
の制御に基づいて通信データフレームが形成され
る。
この通信データフレームは、フラグ(F)３１に通
信データであることを示す情報、送信宛先アドレ
ス（DA）３２に「DAj」、送信元アドレス（SA）
３３に固定の自ノードアドレス、エントリアドレ
ス（CCTA）３４に「CCTj」（第２図破線
CCTj）、通信データ(D)３５に通信データ用バツフ
アメモリ２４の通信データアドレス（CDAj）に
対応するデータがそれぞれ設定される。
信データであることを示す情報、送信宛先アドレ
ス（DA）３２に「DAj」、送信元アドレス（SA）
３３に固定の自ノードアドレス、エントリアドレ
ス（CCTA）３４に「CCTj」（第２図破線
CCTj）、通信データ(D)３５に通信データ用バツフ
アメモリ２４の通信データアドレス（CDAj）に
対応するデータがそれぞれ設定される。
続いて、この通信データフレームの送信処理が
行なわれ、通信制御テーブル２７の応答するエン
トリ(j)の送信状態CSjを「送信状態終了」に設定
して通信データの送信制御を終了する。
行なわれ、通信制御テーブル２７の応答するエン
トリ(j)の送信状態CSjを「送信状態終了」に設定
して通信データの送信制御を終了する。
第６図は、通信データおよび応答データの受信
制御を説明するフローチヤートである。
制御を説明するフローチヤートである。
ネツトワークからの受信信号は受信バツフア２
３に読み込まれてそのフラグが検査され、通信制
御部２１はそれが通信データフレームであるか応
答データフレームであるかを判断する。したがつ
て、そのフラグの状態に応じて、通信データの応
答処理あるいは応答データの検査処理（ACK処
理あるいはNAK処理）が実行される。
３に読み込まれてそのフラグが検査され、通信制
御部２１はそれが通信データフレームであるか応
答データフレームであるかを判断する。したがつ
て、そのフラグの状態に応じて、通信データの応
答処理あるいは応答データの検査処理（ACK処
理あるいはNAK処理）が実行される。
第７図は、通信データの応答処理を説明するフ
ローチヤートである。
ローチヤートである。
通信データフレームが受信されたならば、通信
データ用バツフアメモリ２４に一旦格納され、そ
のデータが正しく受信されたか否かが検査され、
応答を行なうための応答データフレームが送信バ
ツフア２２に形成される。
データ用バツフアメモリ２４に一旦格納され、そ
のデータが正しく受信されたか否かが検査され、
応答を行なうための応答データフレームが送信バ
ツフア２２に形成される。
正しく受信されたときには、応答データフレー
ムのフラグ(f)３６に「ACK」が設定され、正し
く受信されないときには「NAK」が設定され
る。さらに、応答データフレームの送信宛先アド
レス３７、送信元アドレス３８およびエントリア
ドレス３９（第２図破線CCTA）が第３図に示す
要領で設定される。
ムのフラグ(f)３６に「ACK」が設定され、正し
く受信されないときには「NAK」が設定され
る。さらに、応答データフレームの送信宛先アド
レス３７、送信元アドレス３８およびエントリア
ドレス３９（第２図破線CCTA）が第３図に示す
要領で設定される。
通信制御部２１は、送信バツフア２２に形成さ
れた応答データフレームの送信処理を行なうとと
もに、上位のコンピユータに対して受信通知およ
び正常受信であれば通信データ(D)３５の転送処理
を行なう。
れた応答データフレームの送信処理を行なうとと
もに、上位のコンピユータに対して受信通知およ
び正常受信であれば通信データ(D)３５の転送処理
を行なう。
第８図は、応答データの検査処理（ACK処理
あるいはNAK処理）を説明するフローチヤート
である。
あるいはNAK処理）を説明するフローチヤート
である。
応答データフレームが受信されたならば、その
エントリアドレス（ccta）３９がアドレスレジス
タ２５に設定され（第２図破線ccta）、通信制御
テーブル２７がアクセスされる。
エントリアドレス（ccta）３９がアドレスレジス
タ２５に設定され（第２図破線ccta）、通信制御
テーブル２７がアクセスされる。
ACK処理（フラグｆ＝「ACK」）の場合には、
対応するエントリ(k)の通信状態CSkを「空状態」
にリセツトし、上位のコンピユータへこの通信デ
ータの送信完了通知を行なつて終了する。
対応するエントリ(k)の通信状態CSkを「空状態」
にリセツトし、上位のコンピユータへこの通信デ
ータの送信完了通知を行なつて終了する。
NAK処理（フラグｆ＝「NAK」）の場合には、
対応するエントリ（ｍ）の通信状態CSnを「送信
要求状態」に戻し、再送要求を行なつて終了す
る。この再送要求により、通信制御部２１は送信
要求処理が終了した時点に戻り再送処理が開始さ
れる。
対応するエントリ（ｍ）の通信状態CSnを「送信
要求状態」に戻し、再送要求を行なつて終了す
る。この再送要求により、通信制御部２１は送信
要求処理が終了した時点に戻り再送処理が開始さ
れる。
このように、通信データフレームに通信制御テ
ーブル（CCT）２７のエントリアドレス
（CCTA）３４を格納し、「ACK」あるいは
「NAK」の応答データフレームに、このエント
リアドレスをそのまま格納して返信することによ
り、送信側では応答データフレームのエントリア
ドレス（ccta）３９で通信制御テーブル２７の該
当通信データの送信制御情報を直ちにアクセスす
ることができる。
ーブル（CCT）２７のエントリアドレス
（CCTA）３４を格納し、「ACK」あるいは
「NAK」の応答データフレームに、このエント
リアドレスをそのまま格納して返信することによ
り、送信側では応答データフレームのエントリア
ドレス（ccta）３９で通信制御テーブル２７の該
当通信データの送信制御情報を直ちにアクセスす
ることができる。
したがつて、通信制御テーブル（CCT）２７
の検索時間はそのアクセス時間で対応でき、エン
トリ数にかかわらず数十ｎ秒〜数百ｎ秒で検索が
可能となり、従来のソフトウエア処理による検索
に比べて大幅に高速化される。
の検索時間はそのアクセス時間で対応でき、エン
トリ数にかかわらず数十ｎ秒〜数百ｎ秒で検索が
可能となり、従来のソフトウエア処理による検索
に比べて大幅に高速化される。
なお、本実施例に示したデータフレーム構成お
よび通信制御テーブル（CCT）の構成は、一例
でありそれに限定されるものではない。たとえ
ば、通信データフレームおよび応答データフレー
ムに、対向する通信制御装置の双方の通信制御テ
ーブル（CCT）のエントリアドレスをそれぞれ
付加すれば、受信側において再送された通信デー
タフレームの応答処理を高速化させることができ
るなど、フレーム構成に応じて通信の高機能化を
はかることが可能である。
よび通信制御テーブル（CCT）の構成は、一例
でありそれに限定されるものではない。たとえ
ば、通信データフレームおよび応答データフレー
ムに、対向する通信制御装置の双方の通信制御テ
ーブル（CCT）のエントリアドレスをそれぞれ
付加すれば、受信側において再送された通信デー
タフレームの応答処理を高速化させることができ
るなど、フレーム構成に応じて通信の高機能化を
はかることが可能である。
上述したように、本発明によれば、通信プロト
コル処理における応答検査処理の高速化をはかる
ことができ、高速なデータ通信を可能にし、実用
的には極めて有用である。
コル処理における応答検査処理の高速化をはかる
ことができ、高速なデータ通信を可能にし、実用
的には極めて有用である。
第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例構成を示すブロツク図、第３図は
通信データおよび応答データのフレーム構成を示
す図、第４図は送信要求処理を説明するフローチ
ヤート、第５図は通信データの送信制御を説明す
るフローチヤート、第６図は通信データおよび応
答データの受信制御を説明するフローチヤート、
第７図は通信データの応答処理を説明するフロー
チヤート、第８図は応答データの検査処理
（ACK処理あるいはNAK処理）を説明するフロ
ーチヤート、第９図はコンピユータ間通信の一形
態を説明するブロツク図、第１０図は通信プロト
コルの一例を説明する図である。 図において、１１は通信制御テーブル、１３は
送信処理手段、１５は受信処理手段、１７は応答
処理手段、１９は応答検査処理手段、２１は通信
制御部、２２は送信バツフア、２３は受信バツフ
ア、２４は通信データ用バツフアメモリ、２５は
アドレスレジスタ、２６はデータレジスタ、２７
は通信制御テーブル（CCT）、３１はフラグ(F)、
３２は送信宛先アドレス（DA）、３３は送信元
アドレス（SA）、３４はエントリアドレス
（CCTA）、３５は通信データ(D)、３６はフラグ
(f)、３７は送信宛先アドレス（da）、３８は送信
元アドレス（sa）、３９はエントリアドレス
（ccta）、９１〜９４はコンピユータ(C)、９５〜９
８は通信制御装置（ノード、CC）、９９はネツト
ワークである。
発明の一実施例構成を示すブロツク図、第３図は
通信データおよび応答データのフレーム構成を示
す図、第４図は送信要求処理を説明するフローチ
ヤート、第５図は通信データの送信制御を説明す
るフローチヤート、第６図は通信データおよび応
答データの受信制御を説明するフローチヤート、
第７図は通信データの応答処理を説明するフロー
チヤート、第８図は応答データの検査処理
（ACK処理あるいはNAK処理）を説明するフロ
ーチヤート、第９図はコンピユータ間通信の一形
態を説明するブロツク図、第１０図は通信プロト
コルの一例を説明する図である。 図において、１１は通信制御テーブル、１３は
送信処理手段、１５は受信処理手段、１７は応答
処理手段、１９は応答検査処理手段、２１は通信
制御部、２２は送信バツフア、２３は受信バツフ
ア、２４は通信データ用バツフアメモリ、２５は
アドレスレジスタ、２６はデータレジスタ、２７
は通信制御テーブル（CCT）、３１はフラグ(F)、
３２は送信宛先アドレス（DA）、３３は送信元
アドレス（SA）、３４はエントリアドレス
（CCTA）、３５は通信データ(D)、３６はフラグ
(f)、３７は送信宛先アドレス（da）、３８は送信
元アドレス（sa）、３９はエントリアドレス
（ccta）、９１〜９４はコンピユータ(C)、９５〜９
８は通信制御装置（ノード、CC）、９９はネツト
ワークである。
Claims (1)
- 【特許請求の範囲】 １ 通信プロトコルに基づいて送信処理、受信処
理、応答処理および応答検査処理を行なう通信制
御装置において、 通信制御情報が格納される通信制御テーブル１
１のエントリアドレスを通信データフレームに格
納して送信する送信処理手段１３と、 受信処理手段１５に受信される通信データフレ
ームを検査し、その検査情報とともに付加されて
いるエントリアドレスを応答データフレームに設
定して返信する応答処理手段１７と、 受信処理手段１５に受信される応答データフレ
ームを検査し、返信されたエントリアドレスによ
り通信制御テーブル１１の対応するエントリをア
クセスして送信完了処理あるいは再送処理を行な
う応答検査処理手段１９と を備えたことを特徴とする通信制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62207108A JPS6450152A (en) | 1987-08-20 | 1987-08-20 | Communication controller |
| CA000575001A CA1308492C (en) | 1987-08-20 | 1988-08-17 | Communication control device in computer system |
| US07/234,033 US5077655A (en) | 1987-08-20 | 1988-08-19 | Communication control device in computer system |
| DE3886473T DE3886473T2 (de) | 1987-08-20 | 1988-08-19 | Übertragungssteuerungsvorrichtung und Verfahren in einem Rechnersystem. |
| EP88113500A EP0304074B1 (en) | 1987-08-20 | 1988-08-19 | Communication control device and method in computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62207108A JPS6450152A (en) | 1987-08-20 | 1987-08-20 | Communication controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6450152A JPS6450152A (en) | 1989-02-27 |
| JPH053024B2 true JPH053024B2 (ja) | 1993-01-13 |
Family
ID=16534332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62207108A Granted JPS6450152A (en) | 1987-08-20 | 1987-08-20 | Communication controller |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5077655A (ja) |
| EP (1) | EP0304074B1 (ja) |
| JP (1) | JPS6450152A (ja) |
| CA (1) | CA1308492C (ja) |
| DE (1) | DE3886473T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303344A (en) * | 1989-03-13 | 1994-04-12 | Hitachi, Ltd. | Protocol processing apparatus for use in interfacing network connected computer systems utilizing separate paths for control information and data transfer |
| US5265261A (en) * | 1989-08-14 | 1993-11-23 | Microsoft Corporation | Method and system for network communications using raw mode protocols |
| JPH0732397B2 (ja) * | 1989-10-17 | 1995-04-10 | 松下電器産業株式会社 | データ伝送機能付き電子機器 |
| JPH03276463A (ja) * | 1990-03-26 | 1991-12-06 | Matsushita Electric Ind Co Ltd | オーディオビデオシステム |
| EP0470320B1 (en) * | 1990-08-10 | 1995-01-11 | International Business Machines Corporation | Mechanism for performing the steady state and error recovery functions of a communication protocol |
| DE69132236T2 (de) * | 1990-08-22 | 2000-11-30 | Sanyo Electric Co., Ltd. | Übertragungssteuerungssystem |
| GB9019022D0 (en) * | 1990-08-31 | 1990-10-17 | Ncr Co | Work station or similar data processing system including interfacing means to microchannel means |
| US5289578A (en) * | 1990-11-09 | 1994-02-22 | Foreign Exchange Transaction Services, Inc. | Activation of a dormant sibling computer in a communication network by overriding a unique dormant node address with a common active node address |
| US5317692A (en) * | 1991-01-23 | 1994-05-31 | International Business Machines Corporation | Method and apparatus for buffer chaining in a communications controller |
| US5412803A (en) * | 1992-02-20 | 1995-05-02 | International Business Machines Corporation | Communications system having plurality of originator and corresponding recipient buffers with each buffer having three different logical areas for transmitting messages in single transfer |
| JP2587190B2 (ja) * | 1992-09-04 | 1997-03-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | システム間チャネルページング機構 |
| US5434976A (en) * | 1992-09-28 | 1995-07-18 | Standard Microsystems Corporation | Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers |
| US5638497A (en) * | 1992-12-18 | 1997-06-10 | Dataproducts Corporation | Virtual printer |
| US5588120A (en) * | 1994-10-03 | 1996-12-24 | Sanyo Electric Co., Ltd. | Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller |
| JPH1021169A (ja) * | 1996-07-02 | 1998-01-23 | Fujitsu Ltd | 通信制御装置及び通信制御装置の通信制御方法並びに通信制御装置を有する通信システム |
| US7293099B1 (en) * | 1998-09-29 | 2007-11-06 | Sun Microsystems, Inc. | Heterogeneous network file access |
| US6766307B1 (en) * | 1999-05-11 | 2004-07-20 | Clicknsettle.Com, Inc. | System and method for providing complete non-judicial dispute resolution management and operation |
| US8249962B1 (en) | 1999-09-07 | 2012-08-21 | Garland Temple Stephens | Method and system for determining, contracting to exchange, and accounting for matched sets of offsetting cash flows |
| US6862630B1 (en) * | 2000-08-23 | 2005-03-01 | Advanced Micro Devices, Inc. | Network transmitter with data frame priority management for data transmission |
| JP2005244897A (ja) * | 2004-02-27 | 2005-09-08 | Fujitsu Ltd | 信頼性のある通信方法及びその装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4261033A (en) * | 1977-01-19 | 1981-04-07 | Honeywell Information Systems Inc. | Communications processor employing line-dedicated memory tables for supervising data transfers |
| DE2813383A1 (de) * | 1978-03-28 | 1979-10-11 | Siemens Ag | Datensende/-empfangs-einrichtung mit parallel/seriell- und seriell/parallel- zeichen-umsetzung, insbesondere zum datenaustausch zwischen kommunizierenden datenverarbeitungsanlagen |
| US4333143A (en) * | 1979-11-19 | 1982-06-01 | Texas Instruments | Input process sequence controller |
| FR2472234A1 (fr) * | 1979-12-21 | 1981-06-26 | Philips Ind Commerciale | Protocoles de communication geres par les modules de communication utilises dans un systeme de traitement de donnees reparti |
| US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
| US4723208A (en) * | 1981-07-31 | 1988-02-02 | Norand Corporation | System and method for communication between nodes of a closed loop local communication path |
| JPS5824254A (ja) * | 1981-08-04 | 1983-02-14 | Nippon Telegr & Teleph Corp <Ntt> | パケツトバツフアフリ−方式 |
| US4543627A (en) * | 1981-12-14 | 1985-09-24 | At&T Bell Laboratories | Internal communication arrangement for a multiprocessor system |
| US4777595A (en) * | 1982-05-07 | 1988-10-11 | Digital Equipment Corporation | Apparatus for transferring blocks of information from one node to a second node in a computer network |
| US4527267A (en) * | 1982-07-09 | 1985-07-02 | At&T Bell Laboratories | Method of administering local and end-to-end acknowledgments in a packet communication system |
| US4667287A (en) * | 1982-10-28 | 1987-05-19 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
| US4590468A (en) * | 1983-03-10 | 1986-05-20 | Western Digital Corporation | Token access controller protocol and architecture |
| US4682304A (en) * | 1983-08-04 | 1987-07-21 | Tektronix, Inc. | Asynchronous multiple buffered communications interface having an independent microprocessor for controlling host/peripheral exchanges |
| GB8329510D0 (en) * | 1983-11-04 | 1983-12-07 | Inmos Ltd | Computer apparatus |
| US4777591A (en) * | 1984-01-03 | 1988-10-11 | Texas Instruments Incorporated | Microprocessor with integrated CPU, RAM, timer, and bus arbiter for data communications systems |
| US4604683A (en) * | 1984-12-10 | 1986-08-05 | Advanced Computer Communications | Communication controller using multiported random access memory |
| US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
| US4773001A (en) * | 1985-10-02 | 1988-09-20 | International Business Machines Corp. | Method and apparatus for communicating with remote units of a distributive data processing system |
| US4703475A (en) * | 1985-12-04 | 1987-10-27 | American Telephone And Telegraph Company At&T Bell Laboratories | Data communication method and apparatus using multiple physical data links |
| US4744023A (en) * | 1985-12-16 | 1988-05-10 | American Telephone And Telegraph Company, At&T Information Systems | Processor access control arrangement in a multiprocessor system |
| US4672570A (en) * | 1986-09-05 | 1987-06-09 | The United States Of America As Represented By The Secretary Of The Air Force | Network interface module and method |
-
1987
- 1987-08-20 JP JP62207108A patent/JPS6450152A/ja active Granted
-
1988
- 1988-08-17 CA CA000575001A patent/CA1308492C/en not_active Expired - Lifetime
- 1988-08-19 EP EP88113500A patent/EP0304074B1/en not_active Expired - Lifetime
- 1988-08-19 US US07/234,033 patent/US5077655A/en not_active Expired - Lifetime
- 1988-08-19 DE DE3886473T patent/DE3886473T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5077655A (en) | 1991-12-31 |
| EP0304074A2 (en) | 1989-02-22 |
| JPS6450152A (en) | 1989-02-27 |
| DE3886473T2 (de) | 1994-05-19 |
| CA1308492C (en) | 1992-10-06 |
| DE3886473D1 (de) | 1994-02-03 |
| EP0304074A3 (en) | 1990-07-18 |
| EP0304074B1 (en) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH053024B2 (ja) | ||
| US5434980A (en) | Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link | |
| JP2524041B2 (ja) | プログラム可能な論理制御器を高速通信網に接続するための等価網インタ―フェ―スモジュ―ル | |
| US4715030A (en) | Local area network bridge | |
| US6049889A (en) | High performance recoverable communication method and apparatus for write-only networks | |
| US5377188A (en) | Communication system capable of detecting missed messages | |
| JPH0981487A (ja) | ネットワークデータ転送方法 | |
| KR19980086584A (ko) | 시스템간 고급 모드 전송 방법 및 메카니즘 | |
| EP1899830B1 (en) | Automated serial protocol target port transport layer retry mechanism | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| CN106656425A (zh) | 光纤通道中固定帧长度的一种高效差错重传与存取机制 | |
| CN110727530A (zh) | 基于窗口的错误访存请求重传系统及方法 | |
| JP3863456B2 (ja) | ネットワークを介してデータを送受信する方法及びネットワークを介してデータパケットを転送するシステム | |
| JP2924783B2 (ja) | リモートリード処理方法およびその装置 | |
| JP2000244530A (ja) | データ通信装置 | |
| JP2001117864A (ja) | 通信バッファのアクセス方法およびその書き込み制御装置 | |
| JP2985268B2 (ja) | Ｈｄｌｃフレーム送信および受信制御方式 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 | |
| JPH0685841A (ja) | 通信制御装置 | |
| JPS62290235A (ja) | デ−タ通信方式 | |
| JP2998186B2 (ja) | データ転送装置 | |
| JP2677895B2 (ja) | 多重伝送方式 | |
| JPH0553334B2 (ja) | ||
| JPH07162478A (ja) | 送信保留機能を備えた通信装置 | |
| JPH06103222A (ja) | バス転送方式 |