JPH05303436A - 出力電圧調整装置 - Google Patents
出力電圧調整装置Info
- Publication number
- JPH05303436A JPH05303436A JP4267250A JP26725092A JPH05303436A JP H05303436 A JPH05303436 A JP H05303436A JP 4267250 A JP4267250 A JP 4267250A JP 26725092 A JP26725092 A JP 26725092A JP H05303436 A JPH05303436 A JP H05303436A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- combination
- current
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims 4
- 230000033228 biological regulation Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 付勢電圧により付勢された時に出力電圧を発
生する制御トランジスタ（１２）を含む、出力電圧を一
定値に調整する装置を提供する。 【構成】 一定比のトランスコンダクタンスを有する１
対のトランジスタ（２２、２４）により形成される電圧
分割器は、出力電圧を一定比に分割する。電圧分割器の
トランジスタは各々ＣＭＯＳ ｎ型及びｐ型トランジス
タである。分割した出力電圧は比較器（１対のトランジ
スタ（３２、３４）から形成）に、送られ、抵抗ラダー
（３４、３６）から得られる一定の基準電圧と比較され
る。比較器は比較結果を比較増幅器（３８、４０）へ送
る。比較増幅器は、分割した出力電圧の変化に関係する
電流変化を発生するトランジスタを含む。比較増幅器は
さらにカレント・ミラーを含む。カレント・ミラー中の
電流変化はカレント・ミラーからの電圧（例えば誤差電
圧）に変化を発生させる。この誤差電圧が制御トランジ
スタへ入れられて出力電圧を一定値に調整する。
生する制御トランジスタ（１２）を含む、出力電圧を一
定値に調整する装置を提供する。 【構成】 一定比のトランスコンダクタンスを有する１
対のトランジスタ（２２、２４）により形成される電圧
分割器は、出力電圧を一定比に分割する。電圧分割器の
トランジスタは各々ＣＭＯＳ ｎ型及びｐ型トランジス
タである。分割した出力電圧は比較器（１対のトランジ
スタ（３２、３４）から形成）に、送られ、抵抗ラダー
（３４、３６）から得られる一定の基準電圧と比較され
る。比較器は比較結果を比較増幅器（３８、４０）へ送
る。比較増幅器は、分割した出力電圧の変化に関係する
電流変化を発生するトランジスタを含む。比較増幅器は
さらにカレント・ミラーを含む。カレント・ミラー中の
電流変化はカレント・ミラーからの電圧（例えば誤差電
圧）に変化を発生させる。この誤差電圧が制御トランジ
スタへ入れられて出力電圧を一定値に調整する。
Description
【０００１】
【産業上の利用分野】本発明は電圧調整器に関係する。
特に、本発明は出力電圧を一定値に調整する装置に関係
する。
特に、本発明は出力電圧を一定値に調整する装置に関係
する。
【０００２】
【従来の技術】可変遅延線が多数の異なる目的のために
設けられる。１つの目的は、異なる動作装置下で半導体
チップの動作を検査することである。これらの半導体チ
ップの動作は、これらのチップの戦略的端子の信号転移
の遅延を測定することにより検査される。これらの遅延
は信号転移の特定の電圧で測定される。ＣＭＯＳ回路で
は、この特定の電圧は１．５ｖである。
設けられる。１つの目的は、異なる動作装置下で半導体
チップの動作を検査することである。これらの半導体チ
ップの動作は、これらのチップの戦略的端子の信号転移
の遅延を測定することにより検査される。これらの遅延
は信号転移の特定の電圧で測定される。ＣＭＯＳ回路で
は、この特定の電圧は１．５ｖである。
【０００３】＋１．５ｖのような特定の転移電圧は重要
である。この電圧は実質的に信号転移の中点を構成す
る。転移電圧が特定値から変動すると、被試験信号の上
昇及び下降縁の転移の対称性が乱される。言い換える
と、上昇及び下降縁の一方が転移の中点より上で発生
し、上昇及び下降縁の他方は転移の中点より下で発生す
る。これは試験している集積回路チップの信号転移に対
して行われる試験を無効とするか又は少くとも損う。
である。この電圧は実質的に信号転移の中点を構成す
る。転移電圧が特定値から変動すると、被試験信号の上
昇及び下降縁の転移の対称性が乱される。言い換える
と、上昇及び下降縁の一方が転移の中点より上で発生
し、上昇及び下降縁の他方は転移の中点より下で発生す
る。これは試験している集積回路チップの信号転移に対
して行われる試験を無効とするか又は少くとも損う。
【０００４】ＣＭＯＳ回路では、最小ＴＴＬ入力仕様に
最適インターフェースを設けなければならない。ＣＭＯ
Ｓ回路の付勢電圧ＶCCは一般に＋５ｖである。入出力と
遅延処理論理に使用するため電圧ＶDDを付勢電圧ＶCCか
ら発生する。電圧ＶDDは一般に３ｖである。一般に＋
１．５ｖの電圧が与えられて信号転移の中点としての役
割を果たす。ＴＴＬ入力信号仕様を信頼して満足させる
ようこれらの電圧を発生することは容易ではなかった
が、これらの仕様を満足するＣＭＯＳ回路を提供するた
め相当量のお金が消費され、顕著な努力がささげられ
た。
最適インターフェースを設けなければならない。ＣＭＯ
Ｓ回路の付勢電圧ＶCCは一般に＋５ｖである。入出力と
遅延処理論理に使用するため電圧ＶDDを付勢電圧ＶCCか
ら発生する。電圧ＶDDは一般に３ｖである。一般に＋
１．５ｖの電圧が与えられて信号転移の中点としての役
割を果たす。ＴＴＬ入力信号仕様を信頼して満足させる
ようこれらの電圧を発生することは容易ではなかった
が、これらの仕様を満足するＣＭＯＳ回路を提供するた
め相当量のお金が消費され、顕著な努力がささげられ
た。
【０００５】本発明の１実施例では、出力電圧を一定値
へ調整する装置は、付勢電圧により付勢された時に出力
電圧を発生する制御トランジスタを含む。一定比のトラ
ンスコンダクタンスの１対のトランジスタにより形成さ
れた電圧分割器は、トランスコンダクタンスの比に関連
した比率によりこの出力電圧の大きさを分割する。電圧
分割器のトランジスタは各々ＣＭＯＳｎ型及びｐ型トラ
ンジスタである。分割した出力電圧は、付勢電圧により
付勢される抵抗ラダーから得られる一定の基準電圧との
比較用の比較器（１対のトランジスタから形成）へ導入
される。比較器は前記比較に従って比較増幅器へ電圧を
導入する。比較増幅器は、分割出力電圧の変化に関係す
る電流の変化を発生するトランジスタを含む。比較増幅
器はさらに、増幅トランジスタを介した電流の変化に関
係する電流の変化を与えるカレント・ミラー回路を含
む。カレント・ミラーの電流変化は、カレント・ミラー
からの電圧（例えば誤差電圧）に変化を発生させる。こ
れらの誤差電圧変化が制御トランジスタへ導入されて出
力電圧を一定値へ調整する。
へ調整する装置は、付勢電圧により付勢された時に出力
電圧を発生する制御トランジスタを含む。一定比のトラ
ンスコンダクタンスの１対のトランジスタにより形成さ
れた電圧分割器は、トランスコンダクタンスの比に関連
した比率によりこの出力電圧の大きさを分割する。電圧
分割器のトランジスタは各々ＣＭＯＳｎ型及びｐ型トラ
ンジスタである。分割した出力電圧は、付勢電圧により
付勢される抵抗ラダーから得られる一定の基準電圧との
比較用の比較器（１対のトランジスタから形成）へ導入
される。比較器は前記比較に従って比較増幅器へ電圧を
導入する。比較増幅器は、分割出力電圧の変化に関係す
る電流の変化を発生するトランジスタを含む。比較増幅
器はさらに、増幅トランジスタを介した電流の変化に関
係する電流の変化を与えるカレント・ミラー回路を含
む。カレント・ミラーの電流変化は、カレント・ミラー
からの電圧（例えば誤差電圧）に変化を発生させる。こ
れらの誤差電圧変化が制御トランジスタへ導入されて出
力電圧を一定値へ調整する。
【０００６】
【実施例】図１に示したブロック線図では、電圧ＶCCは
１０に与えられる。電圧ＶCCは＋５ｖで、ｐ型のＣＭＯ
Ｓトランジスタでよいパス又は制御トランジスタ１２の
ソースへ導入される。トランジスタ１２のドレーン上の
電圧は供給又は出力電圧として指定され、線路１４へ、
また増幅器−反転器を付勢するため増幅器−反転器１６
へ送られる。増幅器−反転器１６の出力は増幅器−反転
器の入力と比較器／増幅器１８の入力端子へ導入され、
この第２の入力端子は＋１．５ｖのような基準電圧を受
取る。比較器／増幅器１８の出力は制御トランジスタ１
２のゲートへ渡される。
１０に与えられる。電圧ＶCCは＋５ｖで、ｐ型のＣＭＯ
Ｓトランジスタでよいパス又は制御トランジスタ１２の
ソースへ導入される。トランジスタ１２のドレーン上の
電圧は供給又は出力電圧として指定され、線路１４へ、
また増幅器−反転器を付勢するため増幅器−反転器１６
へ送られる。増幅器−反転器１６の出力は増幅器−反転
器の入力と比較器／増幅器１８の入力端子へ導入され、
この第２の入力端子は＋１．５ｖのような基準電圧を受
取る。比較器／増幅器１８の出力は制御トランジスタ１
２のゲートへ渡される。
【０００７】付勢電圧１０により制御トランジスタ１２
を電流が流れ、従って大体＋３ｖの電圧が線路１４へ導
入される。増幅器／反転器１６は電圧を半分に分割する
よう構成されているため、＋１．５ｖの電圧が＋１．５
ｖの基準電圧との比較用に比較器／増幅器１８に導入さ
れる。比較器／増幅器１８からの差分又は誤差電圧が制
御トランジスタ１２のゲートへ導入されてトランジスタ
１０を流れる電流を調整し、トランジスタのドレーンに
＋３ｖの調整出力電圧を与える。
を電流が流れ、従って大体＋３ｖの電圧が線路１４へ導
入される。増幅器／反転器１６は電圧を半分に分割する
よう構成されているため、＋１．５ｖの電圧が＋１．５
ｖの基準電圧との比較用に比較器／増幅器１８に導入さ
れる。比較器／増幅器１８からの差分又は誤差電圧が制
御トランジスタ１２のゲートへ導入されてトランジスタ
１０を流れる電流を調整し、トランジスタのドレーンに
＋３ｖの調整出力電圧を与える。
【０００８】図２は図１に図示し上述した本発明の実施
例を詳細に図示している。図２に示した本発明の実施例
は、付勢電圧ＶCCを与える線路１０、制御トランジスタ
１２、及び電圧ＶDDを与える供給又は出力線路１４を含
む。トランジスタ１２のドレーンはｐ型のＣＭＯＳトラ
ンジスタであるトランジスタ２２のソースに接続されて
いる。トランジスタ２２のドレーンとゲートはｎ型のＣ
ＭＯＳトランジスタであるトランジスタ２４のドレーン
との共通接続を有する。トランジスタ２４のソースはア
ースのような適当な基準電位にある。トランジスタ２
２、２４は実質的に等しいトランスコンダクタンスを有
することが望ましい。
例を詳細に図示している。図２に示した本発明の実施例
は、付勢電圧ＶCCを与える線路１０、制御トランジスタ
１２、及び電圧ＶDDを与える供給又は出力線路１４を含
む。トランジスタ１２のドレーンはｐ型のＣＭＯＳトラ
ンジスタであるトランジスタ２２のソースに接続されて
いる。トランジスタ２２のドレーンとゲートはｎ型のＣ
ＭＯＳトランジスタであるトランジスタ２４のドレーン
との共通接続を有する。トランジスタ２４のソースはア
ースのような適当な基準電位にある。トランジスタ２
２、２４は実質的に等しいトランスコンダクタンスを有
することが望ましい。
【０００９】これも又ｎ型のＣＭＯＳトランジスタであ
るトランジスタ３０のゲートへトランジスタ２２、２４
のドレーンから接続が行われる。トランジスタ３０とト
ランジスタ３２のソースはアースのような基準電位にあ
る。トランジスタ３２はｎ型のＣＭＯＳトランジスタ
で、トランジスタ３０と比較器を形成する。トランジス
タ３０、３２は実質的に等しい特性を有することが望ま
しい。トランジスタ３２のゲートは１対の抵抗３４、３
６間の共通端子から＋１．５ｖのような基準電位を受取
る。抵抗３４、３６は線路１０とアースのような基準電
位との間に直列で抵抗ラダー回路を定める。
るトランジスタ３０のゲートへトランジスタ２２、２４
のドレーンから接続が行われる。トランジスタ３０とト
ランジスタ３２のソースはアースのような基準電位にあ
る。トランジスタ３２はｎ型のＣＭＯＳトランジスタ
で、トランジスタ３０と比較器を形成する。トランジス
タ３０、３２は実質的に等しい特性を有することが望ま
しい。トランジスタ３２のゲートは１対の抵抗３４、３
６間の共通端子から＋１．５ｖのような基準電位を受取
る。抵抗３４、３６は線路１０とアースのような基準電
位との間に直列で抵抗ラダー回路を定める。
【００１０】トランジスタ３０、３２のドレーンは、両
方共ｐ型のＣＭＯＳトランジスタである１対のトランジ
スタ３８、４０のドレーンと各々共通である。トランジ
スタ３８、４０は比較器／増幅器に含まれる。トランジ
スタ３８、４０は実質的に等しい特性を有することが望
ましい。トランジスタ３８、４０のソースは線路１０上
の電圧ＶCCを受取る。トランジスタ３８のゲートとドレ
ーンとトランジスタ４０のゲートは共通である。トラン
ジスタ４０のドレーン電圧はトランジスタ１２のゲート
へ送られる。
方共ｐ型のＣＭＯＳトランジスタである１対のトランジ
スタ３８、４０のドレーンと各々共通である。トランジ
スタ３８、４０は比較器／増幅器に含まれる。トランジ
スタ３８、４０は実質的に等しい特性を有することが望
ましい。トランジスタ３８、４０のソースは線路１０上
の電圧ＶCCを受取る。トランジスタ３８のゲートとドレ
ーンとトランジスタ４０のゲートは共通である。トラン
ジスタ４０のドレーン電圧はトランジスタ１２のゲート
へ送られる。
【００１１】前述したように、線路１４上の電圧は大体
＋３ｖである。この電圧はトランジスタ２２、２４によ
り分割されるため、トランジスタ２２、２４のドレーン
の電圧は大体＋１．５ｖである。この電圧が、トランジ
スタ３２のゲート上の基準電圧との比較用にトランジス
タ３０へ導入される。
＋３ｖである。この電圧はトランジスタ２２、２４によ
り分割されるため、トランジスタ２２、２４のドレーン
の電圧は大体＋１．５ｖである。この電圧が、トランジ
スタ３２のゲート上の基準電圧との比較用にトランジス
タ３０へ導入される。
【００１２】トランジスタ２２、２４のドレーンからト
ランジスタ３０のゲートへ導入された電圧が、トランジ
スタ３２のゲート上の＋１．５ｖの基準電圧より小さい
ものと仮定する。これによりトランジスタ３０を流れる
電流はトランジスタ３２を流れる電流より小さくなる。
このため、トランジスタ３０、３８のドレーン上の電圧
はトランジスタ３２、４０のドレーン上の電圧より大き
くなる。
ランジスタ３０のゲートへ導入された電圧が、トランジ
スタ３２のゲート上の＋１．５ｖの基準電圧より小さい
ものと仮定する。これによりトランジスタ３０を流れる
電流はトランジスタ３２を流れる電流より小さくなる。
このため、トランジスタ３０、３８のドレーン上の電圧
はトランジスタ３２、４０のドレーン上の電圧より大き
くなる。
【００１３】トランジスタ３０は実質的に抵抗としての
役割を果たす。それ故、トランジスタ３８のドレーン上
の増大電圧のため、トランジスタ３８を流れる電流は減
少し、これによりトランジスタ３８のドレーンとトラン
ジスタ４０のゲート上に増大電圧を発生する。トランジ
スタ４０を流れる電流はトランジスタのゲート上の増大
電圧の結果として減少する。これによりトランジスタ４
０のドレーン上の電圧は減少する。トランジスタ１２の
ゲートへ導入されると、この電圧によりトランジスタ１
２を流れる電流は増加し、トランジスタのドレーン上の
電圧が増加する。このようにして、線路１４上の電圧は
＋３ｖに調整され、トランジスタ２２、２４のドレーン
上の電圧は＋１．５ｖに調整される。
役割を果たす。それ故、トランジスタ３８のドレーン上
の増大電圧のため、トランジスタ３８を流れる電流は減
少し、これによりトランジスタ３８のドレーンとトラン
ジスタ４０のゲート上に増大電圧を発生する。トランジ
スタ４０を流れる電流はトランジスタのゲート上の増大
電圧の結果として減少する。これによりトランジスタ４
０のドレーン上の電圧は減少する。トランジスタ１２の
ゲートへ導入されると、この電圧によりトランジスタ１
２を流れる電流は増加し、トランジスタのドレーン上の
電圧が増加する。このようにして、線路１４上の電圧は
＋３ｖに調整され、トランジスタ２２、２４のドレーン
上の電圧は＋１．５ｖに調整される。
【００１４】図３は本発明の他の実施例を図示する。こ
の実施例では、線路１０、トランジスタ１２、線路１４
及びトランジスタ２２、２４は図２に図示し上述した実
施例と同様に設けられている。しかしながら、トランジ
スタ２２、２４のゲートは抵抗３４、３６に共通の端子
に接続される。抵抗ラダー３４、３６は図２に図示した
実施例と同様に図３に図示した実施例にも設けられてい
る。
の実施例では、線路１０、トランジスタ１２、線路１４
及びトランジスタ２２、２４は図２に図示し上述した実
施例と同様に設けられている。しかしながら、トランジ
スタ２２、２４のゲートは抵抗３４、３６に共通の端子
に接続される。抵抗ラダー３４、３６は図２に図示した
実施例と同様に図３に図示した実施例にも設けられてい
る。
【００１５】図３に図示した実施例では、トランジスタ
２２、２４のドレーン上の電圧と抵抗３４、３６に共通
な端子上の電圧は、図２に図示した実施例と同様に各々
トランジスタ５０、５２のゲートへ導入される。トラン
ジスタ５０、５２はｎ型のＣＭＯＳトランジスタであ
り、実質的に等しい特性を有することが望ましい。トラ
ンジスタのソースはアースのような基準電位である。コ
ンデンサ５４がトランジスタ５２のゲートとソース間に
接続されてトランジスタ５２のゲート上の雑音をアース
へ落す。
２２、２４のドレーン上の電圧と抵抗３４、３６に共通
な端子上の電圧は、図２に図示した実施例と同様に各々
トランジスタ５０、５２のゲートへ導入される。トラン
ジスタ５０、５２はｎ型のＣＭＯＳトランジスタであ
り、実質的に等しい特性を有することが望ましい。トラ
ンジスタのソースはアースのような基準電位である。コ
ンデンサ５４がトランジスタ５２のゲートとソース間に
接続されてトランジスタ５２のゲート上の雑音をアース
へ落す。
【００１６】コンデンサ５６はトランジスタ５０のドレ
ーンとアース間に接続されてトランジスタのドレーン上
の雑音をアースへ落す。トランジスタ５０、５２のドレ
ーンから、各々がｐ型のＣＭＯＳトランジスタであるト
ランジスタ５８、６０のドレーンへ接続が各々行われ
る。トランジスタ５８、６０は実質的に等しい特性を有
することが望ましい。トランジスタ５８、６０のソース
が線路１０上の付勢電圧ＶCCを受取る。トランジスタ５
８、６０のゲートはトランジスタ６０のドレーンと共通
である。トランジスタ６０のドレーンと線路１０間にコ
ンデンサ６２が接続されてトランジスタ６０のドレーン
上の雑音を除去する。
ーンとアース間に接続されてトランジスタのドレーン上
の雑音をアースへ落す。トランジスタ５０、５２のドレ
ーンから、各々がｐ型のＣＭＯＳトランジスタであるト
ランジスタ５８、６０のドレーンへ接続が各々行われ
る。トランジスタ５８、６０は実質的に等しい特性を有
することが望ましい。トランジスタ５８、６０のソース
が線路１０上の付勢電圧ＶCCを受取る。トランジスタ５
８、６０のゲートはトランジスタ６０のドレーンと共通
である。トランジスタ６０のドレーンと線路１０間にコ
ンデンサ６２が接続されてトランジスタ６０のドレーン
上の雑音を除去する。
【００１７】トランジスタ６４のソースは線路１０上の
付勢電圧を受取る。トランジスタ６４はｐ型のＣＭＯＳ
トランジスタである。トランジスタ６４のドレーンから
制御トランジスタ１２のゲートへ、又ｎ型のＣＭＯＳト
ランジスタであるトランジスタ６６のドレーンへ接続が
行われる。トランジスタ６６のゲートはトランジスタ５
０のドレーンと共通である。トランジスタ６６のドレー
ンはトランジスタ２２、２４のドレーン上の電圧を受取
る。
付勢電圧を受取る。トランジスタ６４はｐ型のＣＭＯＳ
トランジスタである。トランジスタ６４のドレーンから
制御トランジスタ１２のゲートへ、又ｎ型のＣＭＯＳト
ランジスタであるトランジスタ６６のドレーンへ接続が
行われる。トランジスタ６６のゲートはトランジスタ５
０のドレーンと共通である。トランジスタ６６のドレー
ンはトランジスタ２２、２４のドレーン上の電圧を受取
る。
【００１８】トランジスタ２２、２４のドレーン上の電
圧が１．５ｖより小さいと仮定する。これによりトラン
ジスタ５２を流れる電流はトランジスタ５０を流れる電
流より大きくなり、トランジスタ５２のドレーン電圧は
トランジスタ５０のドレーン電圧より低下する。トラン
ジスタ５２のドレーンの減少電圧により、トランジスタ
６０を流れる電流は増大する、なぜならトランジスタは
実質的に抵抗として作用するからである。これはトラン
ジスタ６０のドレーン電圧が減少することを保証する。
圧が１．５ｖより小さいと仮定する。これによりトラン
ジスタ５２を流れる電流はトランジスタ５０を流れる電
流より大きくなり、トランジスタ５２のドレーン電圧は
トランジスタ５０のドレーン電圧より低下する。トラン
ジスタ５２のドレーンの減少電圧により、トランジスタ
６０を流れる電流は増大する、なぜならトランジスタは
実質的に抵抗として作用するからである。これはトラン
ジスタ６０のドレーン電圧が減少することを保証する。
【００１９】トランジスタ６０のドレーン上の減少電圧
はトランジスタ５８のゲートへ導入され、トランジスタ
５８を介した増加電流と、トランジスタ上の減少電圧降
下を発生する。トランジスタ５８のドレーン上の電圧の
結果としての増大はトランジスタ６６を流れる電流の増
大、従ってトランジスタ上の電圧の減少を生じる。これ
によりトランジスタ１２のゲートへ導入される電圧は減
少され、トランジスタを流れる電流が増大し、従って線
路１４上の電圧の増大が発生する。
はトランジスタ５８のゲートへ導入され、トランジスタ
５８を介した増加電流と、トランジスタ上の減少電圧降
下を発生する。トランジスタ５８のドレーン上の電圧の
結果としての増大はトランジスタ６６を流れる電流の増
大、従ってトランジスタ上の電圧の減少を生じる。これ
によりトランジスタ１２のゲートへ導入される電圧は減
少され、トランジスタを流れる電流が増大し、従って線
路１４上の電圧の増大が発生する。
【００２０】線路１４上の電圧の増大は、各トランジス
タのゲートとドレーンへの別々の接続のためトランジス
タ２２、２４により増幅される。このようにして、線路
１４上の電圧は調整され、＋３ｖの電圧を与える。この
調整は、増幅器としての図３のトランジスタ２２、２４
の動作のため、折曲げカスコード利得段のトランジスタ
６４、６６の包含のため、そしてコンデンサ５２、５
６、６２の包含のため図２に図示する実施例により与え
られるものよりさらに敏感である。
タのゲートとドレーンへの別々の接続のためトランジス
タ２２、２４により増幅される。このようにして、線路
１４上の電圧は調整され、＋３ｖの電圧を与える。この
調整は、増幅器としての図３のトランジスタ２２、２４
の動作のため、折曲げカスコード利得段のトランジスタ
６４、６６の包含のため、そしてコンデンサ５２、５
６、６２の包含のため図２に図示する実施例により与え
られるものよりさらに敏感である。
【００２１】上述した回路はある重要な利点を有する。
これは電圧ＶDDの感度の良い調整を提供して電圧を＋３
ｖに保持する。これは又＋１．５ｖの電圧の感度の良い
調整を提供して信号振幅を測定するための安定な転移点
を与え、前記信号の上昇及び下降縁の対称性を決定す
る。
これは電圧ＶDDの感度の良い調整を提供して電圧を＋３
ｖに保持する。これは又＋１．５ｖの電圧の感度の良い
調整を提供して信号振幅を測定するための安定な転移点
を与え、前記信号の上昇及び下降縁の対称性を決定す
る。
【００２２】本発明は特定の実施例に関連して開示説明
してきたが、含まれている原理は当業者には明かな多く
の他の実施例に使用できる。それ故、本発明は添附の特
許請求の範囲により示されるものによってのみ限定され
るべきである。
してきたが、含まれている原理は当業者には明かな多く
の他の実施例に使用できる。それ故、本発明は添附の特
許請求の範囲により示されるものによってのみ限定され
るべきである。
【図１】本発明の１実施例の大体がブロック形式の回路
図。
図。
【図２】図１に示した本発明の実施例のいく分詳細な回
路図。
路図。
【図３】本発明の他の実施例のいく分詳細な回路図。
１２ 制御トランジスタ １６ 増幅器−反転器 １８ 比較器／増幅器 ２２、２４ トランジスタ ３０、３２ トランジスタ ３４、３６ 抵抗 ３８、４０ トランジスタ
Claims (16)
- 【請求項１】 調整値を有する出力電圧を与える組合せ
において、 付勢電圧を与える装置と、 付勢電圧に応答し、出力電圧を得るため制御装置を流れ
る電流を発生する制御装置と、 制御装置と同回路に接続され、出力電圧の一定比率を構
成する第１電圧を発生する１対の電流装置と、 比較電圧を発生する装置と、 比較電圧と第１電圧との相対値に応答し、制御装置への
誤差電圧を導入して出力電圧の調整値を得るような方向
に制御装置を流れる電流を変化させる装置と、を含む調
整値を有する出力電圧を与える組合せ。 - 【請求項２】 請求項１記載の組合せにおいて、 １対の電流装置は出力電圧と第１電圧の相対値に依存す
る特別の関係のトランスコンダクタンスを有する１対の
トランジスタを構成する組合せ。 - 【請求項３】 請求項１記載の組合せにおいて、 １対の電流装置は制御装置と付勢電圧装置と直列のｐ型
トランジスタとｎ型トランジスタとを構成し、実質的に
等しいトランスコンダクタンスを有する組合せ。 - 【請求項４】 請求項１、請求項２、請求項３に記載の
組合せにおいて、 誤差電圧発生装置は、比較電圧と第１電圧とを比較し比
較電圧と第１電圧との間の差を表わす出力を発生する比
較器と、制御装置へ導入するための誤差電圧を発生する
ため前記差に応答するカレント・ミラーを含む組合せ。 - 【請求項５】 調整値を有する出力電圧を与える組合せ
において、 ソース、ゲート、ドレーンを有するトランジスタと、 トランジスタを流れる電流と前記電流に従うトランジス
タのドレーン上の電圧とを得るためトランジスタのソー
スへ付勢電圧を導入する装置と、 トランジスタのドレーン上の電圧に一定の減少を発生さ
せる第２の装置と、 比較電圧を与える装置と、 減少電圧と比較電圧とに応答し、減少電圧と比較電圧の
相対値に従って誤差電圧を発生する第３の装置と、 誤差電圧に応答してトランジスタのゲートへ電圧を導入
し、トランジスタを流れる電流を調整してトランジスタ
のドレーン上に調整電圧を発生させる第４の装置と、を
含む調整値を有する出力電圧を与える組合せ。 - 【請求項６】 請求項５記載の組合せにおいて、 第４の装置は、トランジスタのドレーン上に調整電圧を
発生させるためトランジスタを流れる電流を調整するよ
うトランジスタのゲートへ電圧を導入する、第３の装置
からの誤差電圧に応答する比較増幅器を含む組合せ。 - 【請求項７】 請求項５又は請求項６記載の組合せにお
いて、 第２の装置は、トランジスタのドレーン上の電圧に一定
の減少を得るため互いに一定のトランスコンダクタンス
を有する１対のトランジスタを含む組合せ。 - 【請求項８】 請求項５、請求項６又は請求項７項記載
の組合せにおいて、 第４の装置は、減少電圧に依存する電圧を発生するため
減少電圧に応答する第２のトランジスタと、第２のトラ
ンジスタからの電圧に応答して第１トランジスタのゲー
トへ電圧を導入し、第１トランジスタを流れる電流を調
整して第１トランジスタのドレーン上に調整電圧を発生
させる第３のトランジスタと、を含む組合せ。 - 【請求項９】 調整値を有する出力電圧を与える組合せ
において、 付勢電圧を与える装置と、 付勢電圧に応答し、可変電流を受渡し、電流の変動に依
存した出力電圧を発生する第１の半導体装置と、 出力電圧の一定比率を発生するため出力電圧に応答する
第２の半導体装置と、 付勢電圧の一定比率を発生するため付勢電圧に応答する
装置と、 出力電圧の一定比率と付勢電圧の一定比率とに応答して
誤差電圧を発生する第３の半導体装置と、 誤差電圧に応答して誤差電圧を第１の半導体装置へ導入
し、出力電圧を調整値に保持する方向に第１の半導体装
置を流れる電流を変化させる装置と、を含む調整値を有
する出力電圧を与える組合せ。 - 【請求項１０】 請求項９記載の組合せにおいて、 第１の半導体装置はＣＭＯＳトランジスタのｐ型を含
み、第２の半導体装置はＣＭＯＳトランジスタのｐ型と
直列の１対のＣＭＯＳトランジスタを含み、出力電圧の
一定比を発生する相対トランスコンダクタンスを有する
組合せ。 - 【請求項１１】 請求項９又は請求項１０記載の組合せ
において、 １対のＣＭＯＳトランジスタは直列のｎ型トランジスタ
とｐ型トランジスタを構成する組合せ。 - 【請求項１２】 調整値を有する出力値を与える組合せ
において、 付勢電圧を与える第１の装置と、 付勢電圧に応答し、制御装置を流れる電流と前記電流に
依存する電圧とを発生する制御装置と、 制御装置からの電圧の一定比率を得るための第２の装置
と、 付勢電圧の一定比率を与える第３の装置と、 制御装置からの電圧の一定比率と付勢電圧の一定比率と
の間の差に応答し前記差を表わす電圧を発生する比較装
置と、 比較装置からの表示電圧に応答し、前記表示電圧の大き
さに依存する電流を発生する第４の装置と、 第４の装置を流れる電流に応答し、制御装置への導入用
の誤差電圧を発生して制御装置を調整し、出力電圧の調
整値を得るカレント・ミラーと、を含む調整値を有する
出力電圧を与える組合せ。 - 【請求項１３】 請求項１２記載の組合せにおいて、 出力電圧の一定比率を得る第２の装置は、出力電圧の一
定比率に依存するトランスコンダクタンスの相対値を有
する１対のトランジスタを含む組合せ。 - 【請求項１４】 請求項１３記載の組合せにおいて、 第２の装置のトランジスタは、出力電圧の変化の増幅を
与えるよう接続されて、出力電圧の調整の感度を強化す
る組合せ。 - 【請求項１５】 請求項１１から請求項１４記載の組合
せにおいて、 誤差電圧に応答する増幅装置は、制御装置への導入用の
誤差電圧を増幅して出力電圧を調整値に調整する組合
せ。 - 【請求項１６】 請求項１５記載の組合せにおいて、 増幅装置は折曲げカスコード利得段に含まれる組合せ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/772,218 US5227714A (en) | 1991-10-07 | 1991-10-07 | Voltage regulator |
| US772218 | 1991-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05303436A true JPH05303436A (ja) | 1993-11-16 |
| JP2974269B2 JP2974269B2 (ja) | 1999-11-10 |
Family
ID=25094331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267250A Expired - Lifetime JP2974269B2 (ja) | 1991-10-07 | 1992-10-06 | 出力電圧調整装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5227714A (ja) |
| EP (1) | EP0536693A3 (ja) |
| JP (1) | JP2974269B2 (ja) |
| CA (1) | CA2078303C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312660B2 (en) | 2005-10-31 | 2007-12-25 | Samsung Electronics Co., Ltd. | Differential amplifier and active load for the same |
| JP2012032867A (ja) * | 2010-07-28 | 2012-02-16 | Lapis Semiconductor Co Ltd | 差動増幅回路 |
| JP2018500833A (ja) * | 2014-12-23 | 2018-01-11 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 可変利得を有する線形等化器 |
| US11689201B2 (en) | 2021-07-26 | 2023-06-27 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
| US12362717B2 (en) | 2022-11-16 | 2025-07-15 | Qualcomm Incorporated | Second-order equalizer for high-speed data lines |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0584435B1 (en) * | 1992-08-26 | 1997-01-15 | STMicroelectronics S.r.l. | High impedance,high ratio current mirror |
| US5481179A (en) * | 1993-10-14 | 1996-01-02 | Micron Technology, Inc. | Voltage reference circuit with a common gate output stage |
| EP0745921B1 (en) * | 1995-05-31 | 2002-11-27 | STMicroelectronics S.r.l. | Transistor current generator stage for integrated analog circuits |
| US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| JP2766227B2 (ja) * | 1995-08-30 | 1998-06-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
| JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
| US5892388A (en) * | 1996-04-15 | 1999-04-06 | National Semiconductor Corporation | Low power bias circuit using FET as a resistor |
| DE69912756D1 (de) * | 1999-06-30 | 2003-12-18 | St Microelectronics Srl | Spannungsregler für eine kapazitive Last |
| US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
| US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
| US6271652B1 (en) * | 2000-09-29 | 2001-08-07 | International Business Machines Corporation | Voltage regulator with gain boosting |
| US6469548B1 (en) * | 2001-06-14 | 2002-10-22 | Cypress Semiconductor Corp. | Output buffer crossing point compensation |
| GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| GB0123421D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| FR2856856B1 (fr) * | 2003-06-24 | 2005-08-26 | Atmel Corp | Circuit basse tension a fin d'interfacage avec des signaux analogiques a haute tension |
| WO2005059854A2 (en) | 2003-12-17 | 2005-06-30 | Lexar Media, Inc. | Electronic equipment point-of-sale activation to avoid theft |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| US7151363B1 (en) * | 2004-06-08 | 2006-12-19 | Rf Micro Devices, Inc. | High PSRR, fast settle time voltage regulator |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
| US7362084B2 (en) * | 2005-03-14 | 2008-04-22 | Silicon Storage Technology, Inc. | Fast voltage regulators for charge pumps |
| DE102005040072B9 (de) * | 2005-08-24 | 2012-02-09 | Infineon Technologies Ag | Vorrichtung zum verpolungssicheren Versorgen einer elektronischen Komponente mit einer Zwischenspannung aus einer Versorgungsspannung |
| JP4953246B2 (ja) * | 2007-04-27 | 2012-06-13 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| US8618786B1 (en) | 2009-08-31 | 2013-12-31 | Altera Corporation | Self-biased voltage regulation circuitry for memory |
| CN113311896B (zh) * | 2021-07-29 | 2021-12-17 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243716A (ja) * | 1984-10-24 | 1985-12-03 | Hitachi Ltd | 電圧レギユレ−タ |
| JPS6277619A (ja) * | 1985-09-30 | 1987-04-09 | Seiko Epson Corp | 定電圧回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0679262B2 (ja) * | 1984-02-28 | 1994-10-05 | シャープ株式会社 | 参照電圧回路 |
| US4788455A (en) * | 1985-08-09 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | CMOS reference voltage generator employing separate reference circuits for each output transistor |
| JPH0830742B2 (ja) * | 1987-01-26 | 1996-03-27 | セイコーエプソン株式会社 | アナログ電子時計 |
| US4779037A (en) * | 1987-11-17 | 1988-10-18 | National Semiconductor Corporation | Dual input low dropout voltage regulator |
| JP2674669B2 (ja) * | 1989-08-23 | 1997-11-12 | 株式会社東芝 | 半導体集積回路 |
-
1991
- 1991-10-07 US US07/772,218 patent/US5227714A/en not_active Expired - Fee Related
-
1992
- 1992-09-15 CA CA002078303A patent/CA2078303C/en not_active Expired - Lifetime
- 1992-10-06 EP EP19920117032 patent/EP0536693A3/en not_active Ceased
- 1992-10-06 JP JP4267250A patent/JP2974269B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60243716A (ja) * | 1984-10-24 | 1985-12-03 | Hitachi Ltd | 電圧レギユレ−タ |
| JPS6277619A (ja) * | 1985-09-30 | 1987-04-09 | Seiko Epson Corp | 定電圧回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312660B2 (en) | 2005-10-31 | 2007-12-25 | Samsung Electronics Co., Ltd. | Differential amplifier and active load for the same |
| JP2012032867A (ja) * | 2010-07-28 | 2012-02-16 | Lapis Semiconductor Co Ltd | 差動増幅回路 |
| JP2018500833A (ja) * | 2014-12-23 | 2018-01-11 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 可変利得を有する線形等化器 |
| US11689201B2 (en) | 2021-07-26 | 2023-06-27 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
| US12348223B2 (en) | 2021-07-26 | 2025-07-01 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
| US12362717B2 (en) | 2022-11-16 | 2025-07-15 | Qualcomm Incorporated | Second-order equalizer for high-speed data lines |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0536693A3 (en) | 1993-10-06 |
| EP0536693A2 (en) | 1993-04-14 |
| CA2078303C (en) | 1999-12-07 |
| US5227714A (en) | 1993-07-13 |
| CA2078303A1 (en) | 1993-04-08 |
| JP2974269B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05303436A (ja) | 出力電圧調整装置 | |
| US6369652B1 (en) | Differential amplifiers with current and resistance compensation elements for balanced output | |
| US6806690B2 (en) | Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth | |
| US5077518A (en) | Source voltage control circuit | |
| JP3374541B2 (ja) | 定電流回路の温度依存性の調整方法 | |
| US4933644A (en) | Common-mode feedback bias generator for operational amplifiers | |
| US7924094B2 (en) | Amplifier and offset regulating circuit | |
| US6362687B2 (en) | Apparatus for and method of controlling amplifier output offset using body biasing in MOS transistors | |
| JP2003015750A (ja) | 低静止電流増幅器のための動的入力段バイアス | |
| US5990671A (en) | Constant power voltage generator with current mirror amplifier optimized by level shifters | |
| US20080191673A1 (en) | Series regulator circuit | |
| KR20100047226A (ko) | 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인 | |
| US6504432B1 (en) | Tunable, dynamic, and self-biasing differential amplifier and application thereof | |
| JP3200122B2 (ja) | 平衡型カスコード電流ミラー | |
| JPH11272346A (ja) | 電流ソース | |
| EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
| JP3391087B2 (ja) | 平衡増幅器の共通モード電圧調整装置 | |
| KR20060121833A (ko) | 전원 장치 및 그것을 구비하는 전자 기기 | |
| JP3269676B2 (ja) | 回路装置 | |
| US10833631B2 (en) | Amplifier bandwidth calibration of continuous time circuit | |
| US6903601B1 (en) | Reference voltage generator for biasing a MOSFET with a constant ratio of transconductance and drain current | |
| US7187196B2 (en) | Low rise/fall skewed input buffer compensating process variation | |
| US6894552B2 (en) | Low-jitter delay cell | |
| JP3163232B2 (ja) | 基準電圧発生回路 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 14 |