JPH05303558A - アレイプロセッサのメッセージパケットルーティング方法および装置 - Google Patents

アレイプロセッサのメッセージパケットルーティング方法および装置

Info

Publication number
JPH05303558A
JPH05303558A JP3330565A JP33056591A JPH05303558A JP H05303558 A JPH05303558 A JP H05303558A JP 3330565 A JP3330565 A JP 3330565A JP 33056591 A JP33056591 A JP 33056591A JP H05303558 A JPH05303558 A JP H05303558A
Authority
JP
Japan
Prior art keywords
processor
processors
arithmetic
message packet
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3330565A
Other languages
English (en)
Inventor
Ichiro Kuroda
一朗 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3330565A priority Critical patent/JPH05303558A/ja
Publication of JPH05303558A publication Critical patent/JPH05303558A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 アレイプロセッサのパケットルーティングに
おいてルーティング経路をプログラムで設定できるよう
にすると共に複数のプロセッサへの同時転送を可能にす
る。 【構成】 メッシュ結合された各単位プロセッサにおい
て4本の通信ポートと演算プロセッサポートが相互結合
ネットワークにより結ばれ、その間の転送制御を指定す
るルーティングテーブルを備える。ルーティングテーブ
ルを演算プロセッサにより読み書き可能にすることによ
りパケットの転送経路の設定および複数の宛先プロセッ
サへの同時転送を可能にする。 【効果】 アプリケーションに依存したネットワークの
トラフィックの制御および効率のよい通信パスの設定が
可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプロセッサ間をリンク結
合することによりプロセッサ間通信を行うアレイプロセ
ッサのメッセージパケット方法および装置に関する。
【0002】
【従来の技術】従来、アレイプロセッサの実現方式とし
ては、1)隣接プロセッサ間の通信のみを行う方式、
2)ルータを用いて遠隔プロセッサ間の通信を実現する
方式がある。
【0003】このうち隣接プロセッサ間の通信のみ行な
う方式ではプロセッサ通信の為に要するハードウエア量
が比較的少ないが遠隔プロセッサ間で通信を行なう場
合、送り側プロセッサから受け側プロセッサまでの経路
上にある各プロセッサ間において隣接プロセッサ間通信
を繰り返すため、通信時間および通信経路上にある各プ
ロセッサへの負荷が問題になる。隣接プロセッサ間のみ
の通信を行うアレイプロセッサについてはS.Y.Ku
ng,”Wavefront Array Proce
ssors−Concepts to Impleme
ntation”,IEEE Computer,Ju
ly 1987,pp−18−33において説明されて
いる。一方ルータを用いる方式ではプロセッサ間通信の
為に要するハードウエア量が大きくなるが送り側プロセ
ッサから受け側プロセッサまでルータを経由して通信が
行なわれるため通信時間が比較的少なくまた他のプロセ
ッサへの負荷も問題ににならない。
【0004】ルータを用いる方式におけるルーティング
方式はプロセッサの結合形態に依存して決る。たとえば
2次元メッシュ結合方式では東西方向へのステップ数
(ホップ数)と南北方向のステップ数(ホップ数)を指
定することによりルーティングを行なう。W.J.Da
lly,”A VLSI Architecturef
or Concurrent Data Struuc
tures”,Kluwer Academic Pr
ess,1987の5.3.3節では以上に示したルー
ティングを行うシステムについて説明している。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
ルーティング法では使用する経路が固定されている為、
アプリケーションによっては1つのルートにトラフィッ
クが増大し、そこで通信ネックが生じ、処理の並列化の
さまたげになることがある。また複数のプロセッサにデ
ータのブロードキャストを行なう場合は宛先のプロセッ
サ毎に通信を行なわなければならなかった。
【0006】本発明の目的は処理によりルーティングを
プログラムにより自由に設定でき、しかも送信元のプロ
セッサから複数のプロセッサへデータのブロードキャス
トを一回のメッセージ通信で実現できるアレイプロセッ
サのルーティング方法および装置を提供することにあ
る。
【0007】
【課題を解決するための手段】本発明のアレイプロセッ
サのメッセージパケットルーティング方法は、複数の演
算プロセッサと、プロセッサ間の通信を行う低次元のメ
ッシュ状の相互接続ネットワークとから構成されるアレ
イプロセッサにおいて、送信元プロセッサから単数ある
いは複数の宛先プロセッサへメッセージパケットのルー
ティングを行なう方法であって、前記ネットワーク内の
各々の演算プロセッサに対して演算プロセッサから発生
したあるいは接続された複数の接続リンクの一つから送
られてきたメッセージパケットを複数の接続リンクある
いは演算プロセッサの中から指定された単数あるいは複
数の宛先に転送する手段および、メッセージパケット内
のアドレス情報からメッセージパケットを転送する単数
あるいは複数のリンクあるいは演算プロセッサを指定す
るルーティング情報記憶手段を備え、前記演算プロセッ
サにより該ルーティング情報記憶手段の設定を可能にす
ることにより、ネットワーク内の各々のプロセッサから
単数あるいは複数の指定した宛先プロセッサに対して任
意の経路でメッセージパケットを送れることを特徴とす
る。
【0008】本発明のアレイプロセッサのメッセージパ
ケットルーティング装置は、複数の演算プロセッサと、
プロセッサ間の通信を行う低次元のメッシュ状の相互接
続ネットワークとから構成されるアレイプロセッサにお
いて、送信元プロセッサから単数あるいは複数の宛先プ
ロセッサへメッセージパケットのルーティングを行なう
装置であって、前記ネットワーク内の各々の演算プロセ
ッサに対して、演算プロセッサに対する入出力部と複数
の接続されたリンクに対する入出力部と、演算プロセッ
サあるいは接続された1つのリンクから送られてきたメ
ッセージパケットを指定された1つあるいは複数のリン
クあるいは演算プロセッサに転送する相互結合ネットワ
ークと、メッセージパケット内のアドレス情報からメッ
セージパケットを送出する1つあるいは複数のリンクあ
るいは演算プロセッサを指定するルーティングテーブル
とを少なくとも備え演算プロセッサによるルーティング
テーブルの書き込みを可能にする。
【0009】
【作用】本発明の原理を次に示す。本発明のメッセージ
パケットルーティング方法では、メッセージパケット内
に付加された宛先アドレス情報により、ルーティングテ
ーブルをアクセスして転送先の情報を得る。ルーティン
グテーブルは可能な全ての転送先( 接続リンクおよびプ
ロセッサ) に対して転送するか否かの設定を行うビット
が割り当てられているため複数のリンクあるいは演算プ
ロセッサへの転送が可能である。
【0010】またルーティングテーブルは演算プロセッ
サにより書き換えることが可能な為、プログラム実行前
あるいは実行中にメッセージ転送の経路の設定および変
更がプログラムにより可能である。これによりアプリケ
ーションに依存したトラフィックの局所的な増大を避け
ることが出来る。
【0011】また1つのメッセージパケットを複数の単
位プロセッサに送る場合は複数のプロセッサのグループ
に対して1つのアドレスを割り当て、各単位プロセッサ
のルーティングテーブルの対応するアドレスに各々のプ
ロセッサへのメッセージ転送の経路を実現する値を設定
することにより可能である。
【0012】
【実施例】次に本発明の実施例を図面を参照しながら説
明する。
【0013】図1は本発明の一実施例であり、4本のリ
ンクに接続された単位プロセッサノードを2次元格子状
に接続したアレイプロセッサを示す。図2は単位プロセ
ッサノードの構成を示す。単位プロセッサは、演算プロ
セッサ21、プロセッサポート22、第1の通信ポート
23、第2の通信ポート24、第3の通信ポート25、
第4の通信ポート26、制御回路27およびルーティン
グテーブル28とから構成される。
【0014】第1の通信ポート23、第2の通信ポート
24、第3の通信ポート25、第4の通信ポート26は
各々接続された他の単位プロセッサノードから送られて
きたメッセージパケットを受取り、メッセージパケット
内の宛先アドレス情報を抜出し、これを制御回路27に
送る。プロセッサポート22は演算プロセッサから書込
まれたメッセージパケットの宛先アドレス情報を抜出
し、これを制御回路27に送る。
【0015】制御回路27は送られた宛先アドレスによ
りルーティングテーブル28を引いて転送すべき第1の
通信ポート23、第2の通信ポート24、第3の通信ポ
ート25、第4の通信ポート26のいずれかあるいはプ
ロセッサポート22に対してメッセージ転送制御信号を
送る。このときルーティングテーブルは第1の通信ポー
ト23、第2の通信ポート24、第3の通信ポート2
5、第4の通信ポート26、プロセッサポート22の5
つの送り先に1ビットずつ割り当てた5ビットを1つの
アドレスワードとし、プロセッサの数に一定量の付加数
を足したアドレス空間を持つ読み出し書込み可能なメモ
リにより構成される。またルーティングテーブル28は
演算プロセッサ21により設定、変更を行うことが出来
る。
【0016】第1の通信ポート23、第2の通信ポート
24、第3の通信ポート25、第4の通信ポート26は
またメッセージ転送制御信号を受取ると送られてきたメ
ッセージパケットを接続された隣接単位プロセッサノー
ドに送り出す。またプロセッサポート22はメッセージ
転送制御信号を受取ると送られてきたメッセージを受信
し格納して、演算プロセッサ21により読み出せるよう
にする。
【0017】図3にメッセージ転送の1例を示す。図3
は図1に示した2次元格子状に接続されたアレイプロセ
ッサを示す。図3において各単位プロセッサ内のPは演
算プロセッサを示す。図3に示すアレイプロセッサは第
1の単位プロセッサ31、第2の単位プロセッサ32、
第3の単位プロセッサ33、第4の単位プロセッサ3
4、第5の単位プロセッサ35、第6の単位プロセッサ
36、第7の単位プロセッサ37、第8の単位プロセッ
サ38、等から構成される。
【0018】図4に各プロセッサのルーティングテーブ
ルを示す。図4においてPの欄は演算プロセッサ、Nの
欄は上方向、Eの欄は右方向、Sの欄は下方向、Wの欄
は左方向への転送を指定するビットである。
【0019】第1の単位プロセッサ31の演算プロセッ
サから送り出されたメッセージパケットは第1の単位プ
ロセッサ31のルーティングテーブルのアドレス7の値
Eにより第2の単位プロセッサ32に送られ、第2単位
プロセッサ32では、第2の単位プロセッサ32のルー
ティングテーブルのアドレス7の値Eにより第3の単位
プロセッサ33に送られ、第3の単位プロセッサ33で
は、第3の単位プロセッサ33のルーティングテーブル
のアドレス7の値Sにより第7の単位プロセッサ37に
送られ、第7の単位プロセッサ37では、第7の単位プ
ロセッサ7のルーティングテーブルのアドレス7の値P
により宛て先プロセッサである第7の単位プロセッサ3
7のプロセッサポートに書込まれる。このようのメッセ
ージ転送の経路は図4に示す各単位プロセッサのルーテ
ィングテーブルの設定により決められる。
【0020】図5にメッセージ転送の他の1例を示す。
図5は図3と同じ構成のアレイプロセッサである。また
図6に図5に対応するルーティングテーブルを示す。1
つのメッセージパケットを第1の単位プロセッサ31か
ら第4の単位プロセッサ34、第5の単位プロセッサ3
5、第6の単位プロセッサ36に送る場合は第4の単位
プロセッサ34、第5の単位プロセッサ35、第6の単
位プロセッサ36のグループに対して1つのアドレス1
7を割り当て、図6に示すように各単位プロセッサのル
ーティングテーブルの対応するアドレス17に各々のプ
ロセッサへのメッセージ転送の経路を実現する値を設定
する。
【0021】第1の単位プロセッサ31の演算プロセッ
サから送り出されたメッセージパケットは第1の単位プ
ロセッサ31のルーティングテーブルのアドレス17の
値ESにより第2の単位プロセッサ32および第5の単
位プロセッサ35に送られ、第2の単位プロセッサ32
では、第2の単位プロセッサ32のルーティングテーブ
ルのアドレス17の値Eにより第3の単位プロセッサ3
3に送られ、第3の単位プロセッサ33では、第3の単
位プロセッサ33のルーティングテーブルのアドレス1
7の値Eにより第4の単位プロセッサ34に送られ、第
4の単位プロセッサ34では、第4の単位プロセッサ3
4のルーティングテーブルのアドレス4の値Pにより宛
て先プロセッサである第4の単位プロセッサ34のプロ
セッサポートに書込まれる。
【0022】また同時に第5の単位プロセッサ35で
は、第5の単位プロセッサ35のルーティングテーブル
のアドレス17の値PEにより宛て先プロセッサである
第5の単位プロセッサ35のプロセッサポートに書込ま
れる。これを同時に第6の単位プロセッサ36に送ら
れ、第6の単位プロセッサ36では、第6の単位プロセ
ッサ36のルーティングテーブルのアドレス17の値P
により宛て先プロセッサである第6の単位プロセッサ3
6のプロセッサポートに書込まれる。
【0023】以上に示した様に図6に示したルーティン
グテーブルの設定により第1の単位プロセッサ31から
第4の単位プロセッサ34、第5の単位プロセッサ3
5、第6の単位プロセッサ36に同時に転送される。
【0024】
【発明の効果】以上説明したように、本発明に従えばア
レイプロセッサにおいてルーティングテーブルを書換え
ることにより、任意の経路のメッセージパケットを送る
ことができ、また単位プロセッサから複数の単位プロセ
ッサに同時にメッセージパケットを送ることが可能であ
る。
【図面の簡単な説明】
【図1】第1の発明の一実施例を示す図、
【図2】単位プロセッサの構成を示す図、
【図3】メッセージ転送の1例を示す図、
【図4】図3の例における各単位プロセッサのルーティ
ングテーブルを示す図、
【図5】メッセージ転送の別の1例を示す図、
【図6】図5の例における各単位プロセッサのルーティ
ングテーブルを示す図、である。
【符号の説明】
21 演算プロセッサ 22 プロセサポート 23 第一の通信ポート 24 第二の通信ポート 25 第三の通信ポート 26 第四の通信ポート 27 制御回路 28 ルーティングテーブル 31 第1の単位プロセッサ 32 第2の単位プロセッサ 33 第3の単位プロセッサ 34 第4の単位プロセッサ 35 第5の単位プロセッサ 36 第6の単位プロセッサ 37 第7の単位プロセッサ 38 第8の単位プロセッサ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の演算プロセッサと、プロセッサ間
    の通信を行う低次元のメッシュ状の相互接続ネットワー
    クとから構成されるアレイプロセッサにおいて、送信元
    プロセッサから単数あるいは複数の宛先プロセッサへメ
    ッセージパケットのルーティングを行なう方法であっ
    て、前記ネットワーク内の各々の演算プロセッサに対し
    て演算プロセッサから発生したあるいは接続された複数
    の接続リンクの一つから送られてきたメッセージパケッ
    トを複数の接続リンクあるいは演算プロセッサの中から
    指定された単数あるいは複数の宛先に転送する手段およ
    び、メッセージパケット内のアドレス情報からメッセー
    ジパケットを転送する単数あるいは複数のリンクあるい
    は演算プロセッサを指定するルーティング情報記憶手段
    を備え、前記演算プロセッサにより該ルーティング情報
    記憶手段の設定を可能にすることにより、ネットワーク
    内の各々のプロセッサから単数あるいは複数の指定した
    宛先プロセッサに対して任意の経路でメッセージパケッ
    トを送れるメッセージパケットのルーティング方法。
  2. 【請求項2】 複数の演算プロセッサと、プロセッサ間
    の通信を行う低次元のメッシュ状の相互接続ネットワー
    クとから構成されるアレイプロセッサにおいて、送信元
    プロセッサから単数あるいは複数の宛先プロセッサへメ
    ッセージパケットのルーティングを行なう装置であっ
    て、前記ネットワーク内の各々の演算プロセッサに対し
    て、演算プロセッサに対する入出力部と複数の接続され
    たリンクに対する入出力部と、演算プロセッサあるいは
    接続された1つのリンクから送られてきたメッセージパ
    ケットを指定された1つあるいは複数のリンクあるいは
    演算プロセッサに転送する相互結合ネットワークと、メ
    ッセージパケット内のアドレス情報からメッセージパケ
    ットを送出する1つあるいは複数のリンクあるいは演算
    プロセッサを指定するルーティングテーブルとを少なく
    とも備え演算プロセッサによるルーティングテーブルの
    書き込みを可能にするるメッセージパケットのルーティ
    ング装置。
JP3330565A 1991-12-13 1991-12-13 アレイプロセッサのメッセージパケットルーティング方法および装置 Pending JPH05303558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3330565A JPH05303558A (ja) 1991-12-13 1991-12-13 アレイプロセッサのメッセージパケットルーティング方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3330565A JPH05303558A (ja) 1991-12-13 1991-12-13 アレイプロセッサのメッセージパケットルーティング方法および装置

Publications (1)

Publication Number Publication Date
JPH05303558A true JPH05303558A (ja) 1993-11-16

Family

ID=18234072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3330565A Pending JPH05303558A (ja) 1991-12-13 1991-12-13 アレイプロセッサのメッセージパケットルーティング方法および装置

Country Status (1)

Country Link
JP (1) JPH05303558A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521731A (ja) * 2007-03-14 2010-06-24 エックスモス リミテッド メッセージルーティング構造
JP4820095B2 (ja) * 2002-12-19 2011-11-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド マルチプロセッサシステムにおけるハイパートランスポートルーティングテーブルをプログラミングするための方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820095B2 (ja) * 2002-12-19 2011-11-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド マルチプロセッサシステムにおけるハイパートランスポートルーティングテーブルをプログラミングするための方法及びシステム
JP2010521731A (ja) * 2007-03-14 2010-06-24 エックスモス リミテッド メッセージルーティング構造

Similar Documents

Publication Publication Date Title
US5170482A (en) Improved hypercube topology for multiprocessor computer systems
EP0733237B1 (en) Multidimensional interconnection and routing network for an mpp computer
US5247694A (en) System and method for generating communications arrangements for routing data in a massively parallel processing system
US4621359A (en) Load balancing for packet switching nodes
US6304568B1 (en) Interconnection network extendable bandwidth and method of transferring data therein
US6272134B1 (en) Multicast frame support in hardware routing assist
US9514092B2 (en) Network topology for a scalable multiprocessor system
JPH06507744A (ja) 大量並列プロセッサ間の、階層的プロセッサ相互間通信ネットワークのための手順決定技術
WO1999026429A3 (en) Hybrid hypercube/torus architecture
JPH0589066A (ja) 多次元並列処理システム
JPH01126760A (ja) 並列計算機システム
JPH0877128A (ja) スケーラブル並行処理ネットワーク及びノードの相互接続方法
US7239606B2 (en) Scalable configurable network of sparsely interconnected hyper-rings
US7673118B2 (en) System and method for vector-parallel multiprocessor communication
US5420982A (en) Hyper-cube network control system having different connection patterns corresponding to phase signals for interconnecting inter-node links and between input/output links
JP2976675B2 (ja) アレイプロセッサのルーティング方法
JPH05303558A (ja) アレイプロセッサのメッセージパケットルーティング方法および装置
JPH04113444A (ja) 双方向リングバス装置
JP2936868B2 (ja) アレイプロセッサのメッセージパケットルーティング方法
EP0240354A1 (en) Memory Architecture for multiprocessor computers
JPS6074842A (ja) ロ−カルエリアネツトワ−ク
Greenberg et al. The cost of complex communication on simple networks
Scheidig et al. An efficient organization for large, network-based multicomputer systems
JP2843105B2 (ja) アプリケーション間通信のプリンタ接続方式
Fleury et al. Analysis of deadlock-free path-based wormhole multicasting in meshes in case of contentions

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981027