JPH05303609A - 設計変更方式 - Google Patents
設計変更方式Info
- Publication number
- JPH05303609A JPH05303609A JP4083783A JP8378392A JPH05303609A JP H05303609 A JPH05303609 A JP H05303609A JP 4083783 A JP4083783 A JP 4083783A JP 8378392 A JP8378392 A JP 8378392A JP H05303609 A JPH05303609 A JP H05303609A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wiring
- information
- block type
- violation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013461 design Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配置配線終了後のブロックタイプの変更処理を
効率化させる。 【構成】ブロック指定手段３はブロック間接続ネットの
遅延違反や電圧降下違反の原因となり同一機能で電気的
特性の異るブロックタイプへの変更対象となる第一のブ
ロックを指定する。重なり検出手段５はブロックタイプ
変更により第一のブロックの形状が大きくなった場合に
重なりが生じる既配置の第二のブロックを検出する。重
なり回避手段６は第二のブロックを遅延等の違反につい
て考慮しながら重なりを回避するように配置修正する。
配線引き剥がし手段７は第一のブロックと第二のブロッ
クに接続されていた配線を引き剥がす。配線手段８は第
一のブロックと配置修正された第二のブロックに対して
再配線を行う。電気的違反検出手段９は再配線された配
線について電気的違反について調べる。論理接続情報出
力手段１１は変更に伴って変更される全ての論理接続情
報を出力する。
効率化させる。 【構成】ブロック指定手段３はブロック間接続ネットの
遅延違反や電圧降下違反の原因となり同一機能で電気的
特性の異るブロックタイプへの変更対象となる第一のブ
ロックを指定する。重なり検出手段５はブロックタイプ
変更により第一のブロックの形状が大きくなった場合に
重なりが生じる既配置の第二のブロックを検出する。重
なり回避手段６は第二のブロックを遅延等の違反につい
て考慮しながら重なりを回避するように配置修正する。
配線引き剥がし手段７は第一のブロックと第二のブロッ
クに接続されていた配線を引き剥がす。配線手段８は第
一のブロックと配置修正された第二のブロックに対して
再配線を行う。電気的違反検出手段９は再配線された配
線について電気的違反について調べる。論理接続情報出
力手段１１は変更に伴って変更される全ての論理接続情
報を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩやプリント基板
等の配置単位となるブロックのブロックタイプを変更す
る場合の設計変更方式に関する。
等の配置単位となるブロックのブロックタイプを変更す
る場合の設計変更方式に関する。
【０００２】
【従来の技術】ＬＳＩやプリント基板等の配置配線終了
後、遅延違反，電圧降下違反等の電気的違反を修正する
ために、違反の原因となるブロックのブロックタイプを
機能は同一であるが電気的特性の異るブロックタイプに
変更して違反を解消しなければならない。
後、遅延違反，電圧降下違反等の電気的違反を修正する
ために、違反の原因となるブロックのブロックタイプを
機能は同一であるが電気的特性の異るブロックタイプに
変更して違反を解消しなければならない。
【０００３】従来、この電気的制約違反情報の出力は行
われていたが、違反の原因となるブロックの抽出や、ブ
ロックタイプの変更、ブロックタイプの変更に伴なう再
度のレイアウト処理は設計者が行っていた。
われていたが、違反の原因となるブロックの抽出や、ブ
ロックタイプの変更、ブロックタイプの変更に伴なう再
度のレイアウト処理は設計者が行っていた。
【０００４】（参考文献；「論理装置のＣＡＤ」情報処
理学界昭和５６年３月２０日）
理学界昭和５６年３月２０日）
【発明が解決しようとする課題】上述した従来の設計変
更方式では、違反の原因となるブロックの抽出や、ブロ
ックタイプの変更、ブロックタイプの変更に伴なう再度
のレイアウト処理は設計者が行っていたため、設計効率
が悪くなるとともに、設計者への作業工数が増加すると
いう欠点がある。
更方式では、違反の原因となるブロックの抽出や、ブロ
ックタイプの変更、ブロックタイプの変更に伴なう再度
のレイアウト処理は設計者が行っていたため、設計効率
が悪くなるとともに、設計者への作業工数が増加すると
いう欠点がある。
【０００５】
【課題を解決するための手段】第１の発明は、ＬＳＩ、
プリント基板等の配置単位となるブロックのブロックタ
イプを変更する場合の設計変更方式において、ブロック
の大きさや端子位置等のブロックライブラリ情報、ブロ
ックの論理接続情報、配置情報、配線情報、同一機能で
形状の異る変換可能なブロックタイプを対応づけたブロ
ックタイプ対応情報を読み込む情報入力手段と、ブロッ
ク間接続ネットの遅延違反や電圧降下違反の原因となり
同一機能で電気的特性の異るブロックタイプへの変更対
象となる第一のブロックを指定するブロック指定手段
と、前記第一のブロックのブロックタイプを変更するブ
ロックタイプ変更手段と、前記ブロックタイプ変更によ
り前記第一のブロックの形状が大きくなった場合に前記
第一のブロックと重なりが生じる既配置の第二のブロッ
クを検出する重なり検出手段と、前記第二のブロックを
遅延等の予め決められた基準に関する違反について考慮
しながら前記重なりを回避するように配置修正する重な
り回避手段と、ブロックタイプを変更された前記第一の
ブロックと配置修正された前記第二のブロックに接続さ
れていた配線を引き剥がす配線引き剥がし手段と、ブロ
ックタイプを変更された前記第一のブロックと配置修正
された前記第二のブロックに対して前記引き剥がされた
配線と同じ接続関係を保ちながら再配線を行う配線手段
と、前記再配線された配線について遅延違反，電圧降下
違反等の電気的違反について調べる電気的違反検出手段
と、前記電気的違反がない場合に前記ブロックタイプ変
更に伴って変更される全ての論理接続情報を出力する論
理接続情報出力手段とを含むことを特徴とする。
プリント基板等の配置単位となるブロックのブロックタ
イプを変更する場合の設計変更方式において、ブロック
の大きさや端子位置等のブロックライブラリ情報、ブロ
ックの論理接続情報、配置情報、配線情報、同一機能で
形状の異る変換可能なブロックタイプを対応づけたブロ
ックタイプ対応情報を読み込む情報入力手段と、ブロッ
ク間接続ネットの遅延違反や電圧降下違反の原因となり
同一機能で電気的特性の異るブロックタイプへの変更対
象となる第一のブロックを指定するブロック指定手段
と、前記第一のブロックのブロックタイプを変更するブ
ロックタイプ変更手段と、前記ブロックタイプ変更によ
り前記第一のブロックの形状が大きくなった場合に前記
第一のブロックと重なりが生じる既配置の第二のブロッ
クを検出する重なり検出手段と、前記第二のブロックを
遅延等の予め決められた基準に関する違反について考慮
しながら前記重なりを回避するように配置修正する重な
り回避手段と、ブロックタイプを変更された前記第一の
ブロックと配置修正された前記第二のブロックに接続さ
れていた配線を引き剥がす配線引き剥がし手段と、ブロ
ックタイプを変更された前記第一のブロックと配置修正
された前記第二のブロックに対して前記引き剥がされた
配線と同じ接続関係を保ちながら再配線を行う配線手段
と、前記再配線された配線について遅延違反，電圧降下
違反等の電気的違反について調べる電気的違反検出手段
と、前記電気的違反がない場合に前記ブロックタイプ変
更に伴って変更される全ての論理接続情報を出力する論
理接続情報出力手段とを含むことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】図１において、制御手段１は全体を制御す
る。まず、情報入力手段２により、ライブラリ及び設計
結果情報ファイルを入力し、配置情報１２、配線情報１
３、接続情報１４、ブロックライブラリ情報１５、同一
機能で形状の異る変換可能ブロックタイプを対応づけた
情報をブロックタイプ対応情報１６へ格納する。
る。まず、情報入力手段２により、ライブラリ及び設計
結果情報ファイルを入力し、配置情報１２、配線情報１
３、接続情報１４、ブロックライブラリ情報１５、同一
機能で形状の異る変換可能ブロックタイプを対応づけた
情報をブロックタイプ対応情報１６へ格納する。
【０００９】次に、ブロック指定手段３は、遅延違反や
電圧降下違反のエラーを救済するために、機能は同一で
あるが電気的特性の異るブロックタイプに変更を行うブ
ロックを指定をする。指定されたブロックのブロックタ
イプをブロックタイプ変更手段４により変更する。重な
り検出手段５は、ブロックタイプ変更によりブロックの
形状が大きくなった場合、もとの配置位置にそのまま配
置すると周辺に配置してあるブロックと重なりが生じる
場合があるため、ブロックタイプ変更対象ブロックと重
なる既配置ブロックを検出する。
電圧降下違反のエラーを救済するために、機能は同一で
あるが電気的特性の異るブロックタイプに変更を行うブ
ロックを指定をする。指定されたブロックのブロックタ
イプをブロックタイプ変更手段４により変更する。重な
り検出手段５は、ブロックタイプ変更によりブロックの
形状が大きくなった場合、もとの配置位置にそのまま配
置すると周辺に配置してあるブロックと重なりが生じる
場合があるため、ブロックタイプ変更対象ブロックと重
なる既配置ブロックを検出する。
【００１０】ブロックの重なりが検出された場合は、重
なり回避手段６は、重なりブロックとなった既配置ブロ
ックを、遅延等の違反について考慮しながら、重なりを
回避するように配置修正する。ことときに、配置修正す
ることのできないブロックが有れば、情報復元手段１０
は、ブロックタイプを変更前のプロックタイプに戻し、
配置情報１２の更新を行わない。ブロックの形状が変わ
ることにより、ブロックの端子位置が変化するので、ブ
ロックタイプ変更対象ブロックに接続していた従来の配
線を配線引き剥がし手段７により削除する。又、重なり
回避手段６におより配置修正されたブロックが存在すれ
ば、それらのブロックに接続していた従来の配線を配線
引き剥がし手段７により削除する。更に、ブロックタイ
プ変更後のブロックタイプ変更対象ブロック上を通過す
る配線も配線引き剥がし手段７により削除する。配線引
き剥がし手段７により配線を引き剥がされた接続関係に
ついて、配線手段８により再配線を行う。
なり回避手段６は、重なりブロックとなった既配置ブロ
ックを、遅延等の違反について考慮しながら、重なりを
回避するように配置修正する。ことときに、配置修正す
ることのできないブロックが有れば、情報復元手段１０
は、ブロックタイプを変更前のプロックタイプに戻し、
配置情報１２の更新を行わない。ブロックの形状が変わ
ることにより、ブロックの端子位置が変化するので、ブ
ロックタイプ変更対象ブロックに接続していた従来の配
線を配線引き剥がし手段７により削除する。又、重なり
回避手段６におより配置修正されたブロックが存在すれ
ば、それらのブロックに接続していた従来の配線を配線
引き剥がし手段７により削除する。更に、ブロックタイ
プ変更後のブロックタイプ変更対象ブロック上を通過す
る配線も配線引き剥がし手段７により削除する。配線引
き剥がし手段７により配線を引き剥がされた接続関係に
ついて、配線手段８により再配線を行う。
【００１１】以上の処理を行った新しい配置情報１２、
配線情報１３を用いて、電気的違反検出手段９により遅
延違反、電圧降下違反等の電気的違反について調べる。
電気的違反が検出されれば、情報復元手段１０によりブ
ロックタイプを変更前のブロックタイプに戻し、配置情
報１２、配線情報１３もブロックタイプ変更前の情報に
戻す。電気的違反が検出されなければ、ブロックタイプ
変更終了とする。ブロックタイプを変更することによっ
て、変更されるべき全ての論理接続情報を論理接続情報
出力手段１１により出力する。
配線情報１３を用いて、電気的違反検出手段９により遅
延違反、電圧降下違反等の電気的違反について調べる。
電気的違反が検出されれば、情報復元手段１０によりブ
ロックタイプを変更前のブロックタイプに戻し、配置情
報１２、配線情報１３もブロックタイプ変更前の情報に
戻す。電気的違反が検出されなければ、ブロックタイプ
変更終了とする。ブロックタイプを変更することによっ
て、変更されるべき全ての論理接続情報を論理接続情報
出力手段１１により出力する。
【００１２】図２は本発明の一実施例を示す。
【００１３】図２に示すようなゲートアレイの下地上で
の配置、および配線結果に対して、ブロックタイプ変更
を行う場合を例に説明する。
の配置、および配線結果に対して、ブロックタイプ変更
を行う場合を例に説明する。
【００１４】ネットＮ０１３が電圧降下を起しているた
めに、ネットＮ０１３のソースブロックであるブロック
Ｂ０１２を、ブロック指定手段３によりブロックタイプ
変更対象のブロックとして指定する。ブロックＢ０１２
のブロックタイプＬＰ１は機能が同一で、駆動能力及び
形状の大きいブロックタイプＨＰ１に変換可能であると
する。ブロックタイプ変更手段４によりブロックＢ０１
２のブロックタイプはＨＰ１に変更される。ここで変更
されるのはブロックＢ０１２のブロックタイプのみであ
る。
めに、ネットＮ０１３のソースブロックであるブロック
Ｂ０１２を、ブロック指定手段３によりブロックタイプ
変更対象のブロックとして指定する。ブロックＢ０１２
のブロックタイプＬＰ１は機能が同一で、駆動能力及び
形状の大きいブロックタイプＨＰ１に変換可能であると
する。ブロックタイプ変更手段４によりブロックＢ０１
２のブロックタイプはＨＰ１に変更される。ここで変更
されるのはブロックＢ０１２のブロックタイプのみであ
る。
【００１５】ブロックＢ０１２の配置位置は変更され
ず、形状が大きくなったことにより、図３に示すように
ブロックＢ０１１と重なりが生じる。この重なりブロッ
クＢ０１１は重なり検出手段５により検出され、重なり
回避手段６により、遅延違反等を起さないような範囲内
で、しかも重なりを回避するような配置位置に配置修正
される。ブロックＢ０１１の配置修正結果を図４に示
す。
ず、形状が大きくなったことにより、図３に示すように
ブロックＢ０１１と重なりが生じる。この重なりブロッ
クＢ０１１は重なり検出手段５により検出され、重なり
回避手段６により、遅延違反等を起さないような範囲内
で、しかも重なりを回避するような配置位置に配置修正
される。ブロックＢ０１１の配置修正結果を図４に示
す。
【００１６】以上の処理を行うと、ブロックＢ０１２と
ブロックＢ０１１に属する端子の位置が変わり、ネット
Ｎ００６〜Ｎ００８とＮ０１２，Ｎ０１３が端子と接続
のないネットになってしまう。配線引き剥がし手段７に
よりこれらのネットの配線情報を削除する。ネットＮ０
０６〜Ｎ００８とＮ０１２，Ｎ０１３には、配線手段８
により再配線が行われ、配線結果が登録される。この配
線結果が図５に示される。ブロックＢ０１２のブロック
タイプをＨＰ１に変え、ブロックＢ０１１ほ配置位置、
ネットＮ００６〜Ｎ００８とＮ０１２，Ｎ０１３の配線
を変えた状態で、電気的違反検出手段９により、電気的
違反のチェックを行う。
ブロックＢ０１１に属する端子の位置が変わり、ネット
Ｎ００６〜Ｎ００８とＮ０１２，Ｎ０１３が端子と接続
のないネットになってしまう。配線引き剥がし手段７に
よりこれらのネットの配線情報を削除する。ネットＮ０
０６〜Ｎ００８とＮ０１２，Ｎ０１３には、配線手段８
により再配線が行われ、配線結果が登録される。この配
線結果が図５に示される。ブロックＢ０１２のブロック
タイプをＨＰ１に変え、ブロックＢ０１１ほ配置位置、
ネットＮ００６〜Ｎ００８とＮ０１２，Ｎ０１３の配線
を変えた状態で、電気的違反検出手段９により、電気的
違反のチェックを行う。
【００１７】違反がなければ、ブロックタイプ変更の処
理を終了する。違反が検出された場合は、情報復元手段
により、ブロックＢ０１２のブロックタイプをＬＰ１
に、ブロックＢ０１１の配置位置、ネットＮ００６〜Ｎ
００８とＮ０１２，Ｎ０１３の配線結果をブロックタイ
プ変更前の情報に戻し、ブロックタイプ変更不可として
処理を終了する。
理を終了する。違反が検出された場合は、情報復元手段
により、ブロックＢ０１２のブロックタイプをＬＰ１
に、ブロックＢ０１１の配置位置、ネットＮ００６〜Ｎ
００８とＮ０１２，Ｎ０１３の配線結果をブロックタイ
プ変更前の情報に戻し、ブロックタイプ変更不可として
処理を終了する。
【００１８】
【発明の効果】以上説明したように、本発明は、電気的
違反の原因となるブロックのブロックタイプを変更する
場合、ブロックタイプ変更が必要なブロックの抽出、ブ
ロックタイプ変更によりブロックの形状が大きくなった
場合に周辺に配置してあるブロックとの重なりの検出、
重なりを回避するような配置修正、従来の配線の配線引
き剥がし、再配線を自動的に行うようにしたことによ
り、設計効率を高め、作業者への負担を軽減するという
効果がある。
違反の原因となるブロックのブロックタイプを変更する
場合、ブロックタイプ変更が必要なブロックの抽出、ブ
ロックタイプ変更によりブロックの形状が大きくなった
場合に周辺に配置してあるブロックとの重なりの検出、
重なりを回避するような配置修正、従来の配線の配線引
き剥がし、再配線を自動的に行うようにしたことによ
り、設計効率を高め、作業者への負担を軽減するという
効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作の一例を示す説明図である。
【図３】本実施例の動作の一例を示す説明図である。
【図４】本実施例の動作の一例を示す説明図である。
【図５】本実施例の動作の一例を示す説明図である。
１ 制御手段 ２ 情報入力手段 ３ ブロック指定手段 ４ ブロックタイプ変更手段 ５ 重なり検出手段 ６ 重なり回避手段 ７ 配線引き剥がし手段 ８ 配線手段 ９ 電気的違反検出手段 １０ 情報復元手段 １１ 論理接続情報出力手段 １２ 配置情報 １３ 配線情報 １４ 接続情報 １５ ブロックライブラリ情報 １６ ブロックタイプ対応情報
Claims (1)
- 【請求項１】ＬＳＩ、プリント基板等の配置単位となる
ブロックのブロックタイプを変更する場合の設計変更方
式において、ブロックの大きさや端子位置等のブロック
ライブラリ情報、ブロックの論理接続情報、配置情報、
配線情報、同一機能で形状の異る変換可能なブロックタ
イプを対応づけたブロックタイプ対応情報を読み込む情
報入力手段と、ブロック間接続ネットの遅延違反や電圧
降下違反の原因となり同一機能で電気的特性の異るブロ
ックタイプへの変更対象となる第一のブロックを指定す
るブロック指定手段と、前記第一のブロックのブロック
タイプを変更するブロックタイプ変更手段と、前記ブロ
ックタイプ変更により前記第一のブロックの形状が大き
くなった場合に前記第一のブロックと重なりが生じる既
配置の第二のブロックを検出する重なり検出手段と、前
記第二のブロックを遅延等の予め決められた基準に関す
る違反について考慮しながら前記重なりを回避するよう
に配置修正する重なり回避手段と、ブロックタイプを変
更された前記第一のブロックと配置修正された前記第二
のブロックに接続されていた配線を引き剥がす配線引き
剥がし手段と、ブロックタイプを変更された前記第一の
ブロックと配置修正された前記第二のブロックに対して
前記引き剥がされた配線と同じ接続関係を保ちながら再
配線を行う配線手段と、前記再配線された配線について
遅延違反，電圧降下違反等の電気的違反について調べる
電気的違反検出手段と、前記電気的違反がない場合に前
記ブロックタイプ変更に伴って変更される全ての論理接
続情報を出力する論理接続情報出力手段とを含むことを
特徴とする設計変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083783A JPH05303609A (ja) | 1992-04-06 | 1992-04-06 | 設計変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083783A JPH05303609A (ja) | 1992-04-06 | 1992-04-06 | 設計変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05303609A true JPH05303609A (ja) | 1993-11-16 |
Family
ID=13812233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083783A Withdrawn JPH05303609A (ja) | 1992-04-06 | 1992-04-06 | 設計変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05303609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6502227B1 (en) | 1999-03-23 | 2002-12-31 | Nec Corporation | LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion |
-
1992
- 1992-04-06 JP JP4083783A patent/JPH05303609A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6502227B1 (en) | 1999-03-23 | 2002-12-31 | Nec Corporation | LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07152802A (ja) | 配線設計方法 | |
| US4768154A (en) | Computer aided printed circuit board wiring | |
| US5249134A (en) | Method of layout processing including layout data verification | |
| JPH05303609A (ja) | 設計変更方式 | |
| JP2850837B2 (ja) | アナログ部分削除ハードウェア記述生成方式 | |
| JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
| JPH05242200A (ja) | 引きはがし再配線処理方式 | |
| JP3221567B2 (ja) | 半導体集積回路及びクロック供給方法 | |
| JP2753001B2 (ja) | 半導体集積回路装置の設計変更方法 | |
| JP3696301B2 (ja) | ネットリスト検証装置 | |
| EP0786731A2 (en) | Method and apparatus for verifying an electrical configuration using a pseudo-element pattern | |
| JP2776267B2 (ja) | 回路図出力方法 | |
| JP3133571B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JPH05181937A (ja) | 引きはがし再配線処理装置 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JPH05181938A (ja) | 引きはがし再配線処理装置 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JPS63310135A (ja) | 集積回路の配線処理方式 | |
| JPH06163696A (ja) | 同電位端子のグルーピング方法 | |
| JPS63221480A (ja) | シンボル配置補正方式 | |
| JP2004111530A (ja) | マスクデータ作成方法、マスク製造方法、半導体装置の製造方法及び半導体装置 | |
| JP2000215219A (ja) | 回路修正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |