JPH05304471A - 走査レシーバ用改良型シンセサイザループフィルタ - Google Patents

走査レシーバ用改良型シンセサイザループフィルタ

Info

Publication number
JPH05304471A
JPH05304471A JP4173156A JP17315692A JPH05304471A JP H05304471 A JPH05304471 A JP H05304471A JP 4173156 A JP4173156 A JP 4173156A JP 17315692 A JP17315692 A JP 17315692A JP H05304471 A JPH05304471 A JP H05304471A
Authority
JP
Japan
Prior art keywords
phase
bandwidth
locked loop
filter
frequency synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4173156A
Other languages
English (en)
Inventor
Johannes J Vandegraaf
ヨハネス・ジェイ・バンデグラーフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE MOBILE COMMUN Inc
Original Assignee
GE MOBILE COMMUN Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE MOBILE COMMUN Inc filed Critical GE MOBILE COMMUN Inc
Publication of JPH05304471A publication Critical patent/JPH05304471A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、位相同期ループ周波数シンセサイ
ザを有する走査レシーバに使用する改良された多重帯域
幅適応ループ遅れフィルタを提供する。 【構成】 走査レシーバに使用された位相同期ループ周
波数シンセサイザ用の改良された適応ループ遅れフィル
タは直列接続ＣＭＯＳスイッチにより遅れフィルタ中に
制御可能に挿入された抵抗を有している。このフィルタ
は中間帯域幅モードで動作できる。狭帯域幅モードに切
り換える前に広帯域幅モードから中間帯域幅モードへ切
り換えることにより、帯域幅切り換え中のＶＣＯ出力に
おける外乱の大きさと持続時間が低減され、シンセサイ
ザの迅速な整定が促進される。改良されたフィルタは更
にスイッチング過渡を減衰するために、直列接続された
スイッチの出力端と接地との間に接続されたコンデンサ
も有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的には周波数シンセ
サイザに関し、特に位相同期ループ周波数シンセサイザ
を含む走査レシーバに使用する改良された多重帯域幅適
応ループ遅れフィルタに関する。
【０００２】
【従来の技術】位相同期ループ（ＰＬＬ）シンセサイザ
は、安定で正確にかつ選択的に可変周波数源を発生する
ために、無線周波数送信器及び受信器に一般に使用され
ている。典型的なシングルループＰＬＬシンセサイザ
は、分周される安定基準周波数源と、制御された周波数
を有する出力信号を発生する電圧制御発振器（ＶＣＯ）
と、このＶＣＯ出力を分周する分周器と、ＶＣＯの２分
割周波数と安定基準源との間の位相差を検出し、この検
出した位相差を表わす誤差信号を発生する位相比較器
と、この誤差信号を濾波し、シンセサイザの出力周波数
を調整するために濾波信号をＶＣＯに結合するループフ
ィルタとから構成されている。位相比較器に続くループ
フィルタは、最終比較周波数の高調波により及び位相検
出器中の分周器から発生されるノイズにより発生される
ＶＣＯ出力のスプリアス周波数変調を低減するために必
要とされる。ＶＣＯ及び安定基準源の分周された周波数
は位相比較器において位相を比較される。この比較器の
出力はループフィルタにおいて低減通過濾波され、ＶＣ
Ｏ出力周波数を基準源に対して固定するようにＶＣＯの
周波数を制御するために使用される。
【０００３】この形式のシングルループＰＬＬ構造にあ
っては、ＶＣＯ出力周波数ＦVCO と基準源Ｆref との間
の関係は次式で与えられる。
【０００４】
【数１】 ここで、Ｍ及びＮは各分周器の分割比である。
【０００５】位相同期周波数取得（ａｃｑｕｉｓｉｔｉ
ｏｎ）時間を短縮しより安定な出力信号を提供するため
に、シンセサイザ中の可変帯域幅型ループフィルタを使
用することも既知である。これは典型的には「遅れ（ｌ
ａｇ）フィルタ」回路をループフィルタ回路に組み込み
あるいは切り離すことにより行なわれる。この種の従来
の構成は以下の米国特許に開示されている。
【０００６】 ４，５１６，０８３−Ｔｕｒｎｅｙ（１９８５） ４，５２４，３３３−Ｉｗａｔａ ｅｔ ａｌ（１９８
５） ４，５５９，５０５−Ｓｕａｒｅｚ ｅｔ ａｌ（１９
８５） ４，７１４，８９９−Ｋｕｒｔｚｍａｎ ｅｔ ａｌ
（１９８７） ４，９８０，６５３−Ｓｈｅｐａｒｄ（１９９０） ４，５２５，６８６−Ｙｏｋｏｙａ（１９８５） ４，７４５，３７１−Ｈａｉｎｅ（１９８８） ４，８８５，５５３−Ｈｉｅｔａｌａ ｅｔ ａｌ（１
９８９） ４，９３７，５３８−Ｈｏｖｅｎｓ（１９９０） ４，９８０，６５２−Ｔａｒｏｓａｗａ ｅｔ ａｌ
（１９９０） ４，４８４，３５８−Ｉｗａｈａｓｈｉ（１９８４） ４，３３６，６１６−Ｃａｒｓｏｎ ｅｔ ａｌ（１９
８２） ４，９１２，４３４−Ｗｙａｔｔ（１９９０） ４，１３５，１６５−Ｃｏｅ（１９７９） ４，１６７，７１１−Ｓｍｏｏｔ（１９７９） ４，５８７，４９６−Ｗｏｌａｖｅｒ（１９８６） 走査レシーバにおいては、シンセサイザは、特定チャン
ネルに同調しかつそれが有効ならばそのチャンネルに同
調したままとなり、さもになければ次のチャンネルに進
むかあるいはホームチャンネルに復帰するように絶えず
リプログラムされる。この周波数飛び越しつまり走査を
できるだけ短い時間で実行することが望ましい。従っ
て、シンセサイザの出力周波数の迅速な整定が必要とさ
れる。更に、迅速な周波数変更を実現するためには、Ｐ
ＬＬシンセサイザのループフィルタは初期には所望の周
波数の迅速な取得のために広い帯域幅を有している。１
度周波数同期が得られた後は、狭い帯域幅を有するＰＬ
Ｌがノイズ及び基準信号のフィードスルーを減衰するた
めに望ましい。しかし、広いループ帯域幅から狭いルー
プ帯域幅に切り換える際に実際に起きる問題がある。こ
れら問題では、帯域幅の切り換えを実行するためにルー
プ遅れフィルタに一般に使用されるＣＭＯＳスイッチの
欠点が解決されなければならない。
【０００７】典型的には、ＣＭＯＳスイッチは、制御入
力により切り換えた出力に加えられるフィードスルー過
渡を生じ、電圧過渡を生じさせる。この電圧過渡はシン
セサイザの出力信号に望ましくないノイズをもたらす。
ループは時間を要しまたループフィルタの出力端におけ
る外乱が調整されて出力されるためには受容できない長
い時間を必要とするので、これらの過渡は広帯域幅から
狭帯域幅へ直接に切り換わる時に特に問題である。帯域
幅の切り換え中に電圧過渡により発生された周波数の乱
れを低減するために、従来のＰＬＬシンセサイザは、Ｍ
ａｙｅｒ（１９８８）への米国特許第４，７５２，７４
９号に記載されているように、ループフィルタの出力コ
ンデンサとＶＣＯへの入力端との電圧差を除去する。Ｕ
ｎｇｅｒ（１９８５）への米国特許４，５４６，３２９
号に開示されている同様の方法においては、トランスミ
ッションゲートが遅れフィルタのコンデンサと信号接地
端との間に抵抗を接続し、帯域幅の切り換え中の過渡を
低減する。スイッチング過渡の問題に対する他の同様の
従来の解決法は、Ｃａｄａｌｏｒａ ｅｔ ａｌ（１９
７７）への米国特許第４，００７，４２９号及びＳｍｏ
ｏｔ（１９７９）への米国特許第４，１６７，７１１号
に示されている。
【０００８】
【発明が解決しようとする課題】これらの従来の方法は
スイッチング過渡の効果を低減するけれども、これらは
実現するには複雑であり高価であり、また過渡的に発生
された不安定性を除去するには不適当である。更に、広
帯域幅から狭帯域幅への切り換えが発生した時には、Ｖ
ＣＯが正確に周波数が合っていない場合には拡張された
持続時間を有する過渡が発生される。初期にはシステム
帯域幅を適正なノイズスケルチ動作、つまり、比較周波
数の高調波に必要な範囲だけに低減することが望まし
い。有用な信号が受信されると、帯域幅は正常な（シン
グルチャンネル）レシーバ動作のために更に低減され
る。本発明は、これらの従来技術の解決法の問題点を、
１以上の中間帯域幅を有するループ遅れフィルタを備え
ることにより解決する。本発明では、スイッチング過渡
及び帯域幅モード間の切り換えに伴なう周波数キックが
除去される。
【０００９】本発明は、周波数シンセサイザ用の改良さ
れたループ遅れフィルタを提供することを目的とする。
【００１０】
【課題を解決するための手段】シンセサイザのループフ
ィルタの一部分として、改良されたループ遅れフィルタ
回路は、シンセサイザの動作の広帯域幅の「取得」モー
ドにおいてＣＭＯＳスイッチを使用することにより、フ
ィルタ中に制御可能に付加された抵抗を有している。こ
のため、中間帯域幅の動作モードを与えるために、遅れ
フィルタの伝達関数が変化し、かつその帯域幅が狭めら
れる。直接に狭帯域幅に切り換えることに比べて、まず
中間帯域幅へ切り換えることによって、発生されるどの
ような切り換え過渡の大きさ及び持続時間もかなり低減
される。しかしながら、帯域幅が最終的に中間モードか
ら最も狭い「捕獲（ｃａｐｔｕｒｅ）」モードへ切り換
わる時に短かい持続時間のスイッチング過渡が依然とし
て発生される。低減されても、トーンスケルチの分野に
おいて通常であるように、ＶＣＯが低周波数、低偏移ト
ーンあるいはデータにより周波数変調される場合にはこ
のような過渡は特に問題である。このため、本発明はこ
の問題に解決を与えている。
【００１１】本発明では、信号接地端への低インピーダ
ンス径路を与えるために、フィルタ中のＣＭＯＳスイッ
チの出力端子に（つまり、フィルタに抵抗を付加するた
めに使用されるスイッチの出力端に）付加のコンデンサ
が組み込まれている。遅れフィルタの他の抵抗により与
えられる分圧動作に組み合わされたこのコンデンサは、
帯域幅切り換えに伴なういかなる周波数キックもほぼ完
全に除去する。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
【００１３】図１には、本発明の実施例である改良され
た適応ループ遅れフィルタ回路１１０を有する走査レシ
ーバ用周波数シンセサイザが示されている。遅れフィル
タ１１０は有用な信号を受信すると、帯域幅制御信号に
応答して、迅速な周波数取得のための広い帯域幅と、ス
イッチング過渡を低減しいかなるフィードスルー高調波
をも除去するため中間帯域幅と、正確な周波数ロックの
ための狭い帯域幅との間でシンセサイザのループ帯域幅
を切り換える。また、希望する場合には、別の実施例
は、２以上の中間帯域幅動作モードを提供するために同
様の設計の別の切換可能遅れフィルタ回路段を備えてい
る。
【００１４】遅れループフィルタ１１０に加えて、図１
の周波数シンセサイザは、遅れフィルタの出力に接続さ
れた制御入力を有する電圧制御発振器（ＶＣＯ）１０
９、ＶＣＯ１０９の出力に接続された１／Ｍ分周器１０
７、安定した所定の基準周波数信号を出力する基準周波
数源１０１、この周波数源１０１に接続された１／Ｎ基
準分周器１０３、及び基準分周器１０３と分周器１０７
の出力に接続された位相比較器１０５を有している。位
相比較器１０５の出力は遅れループフィルタ１１０の入
力端１１４に接続されている。シンセサイザにより与え
られた出力信号がＶＣＯ１０９の出力端から得られ、迅
速な信号取得を改善するために走査レシーバのレシーバ
回路において使用される。
【００１５】この実施例では、遅れループフィルタの帯
域幅は、広い取得モードから、「比較」周波数の高調波
を避けるのに十分であるが適正なノイズスケルチ動作を
可能とする中間帯域幅へ減少される。有用な信号が受信
されると、遅れフィルタの帯域幅は通常のレシーバ動作
に基づいた最も狭いレンジまで減少される。
【００１６】最も狭いモードで動作している時のこの種
のフィルタの適正な伝達関数Ｈ（ｓ）は次式で与えられ
る。
【００１７】
【数２】 ここで、Ｔ１＝Ｃ１Ｒ２ Ｔ２＝Ｃ１（Ｒ１＋Ｒ２） Ｔ３＝Ｃ２Ｒ２ Ｔ１<<Ｔ２ Ｔ３<<Ｔ１ Ｓ ＝ｊｗ Ｃ１はコンデンサ１２４の値であり、Ｃ２はコンデンサ
１１８の値であり、Ｒ１は抵抗１１２の値であり、Ｒ２
は抵抗１２２の値である。このため、この種のフィルタ
を用いた周波数シンセサイザの全オープンループ応答Ｋ
（Ｓ）は以下の式により与えられる。
【００１８】
【数３】 図２には、シンセサイザの帯域幅の伝達関数が本発明の
動作により変更される方法が示されている。周波数の関
数としてゲインにより示された狭帯域幅応答Ｋ（Ｓ）は
曲線Ｎとして示されている。この狭帯域幅の動作モード
中に、伝達関数曲線ＮはＦ１及びＦ２において周波数の
かどを持っている。
【００１９】広帯域幅の動作中には、ゲインが周波数の
関数として直線Ｗにより表わされる。しかし、中間帯域
幅の動作中には、伝達関数は曲線Ｉにより表わされ、Ｆ
３及びＦ４で２つの周波数のかどを示している。
【００２０】適応遅れフィルタ回路１１０において、抵
抗１１２はフィルタ入力１１４と出力１１６との間に接
続されている。コンデンサ１１８はノード１１３におけ
るフィルタ出力１１６と接地端との間に接続されてい
る。第１のスイッチＳ１ １２０は抵抗１１２の両端間
に並行に接続されており、入力１１４と出力１１６つま
りノード１１３との間で遅れフィルタ回路１１０を分流
する。直列接続された第２の抵抗１２２と第２のコンデ
ンサ１２４が出力１１６（ノード１１３）と接地との間
にコンデンサ１１８の両端間に並列に接続されている。
第２のスイッチＳ２ １２６が直列接続の抵抗１２２及
びコンデンサ１２４の共通ノード１１５と入力端１１４
との間に接続されている。
【００２１】中間帯域幅の動作モードを有する改良型適
応遅れフィルタを提供するために、本発明は、フィルタ
入力１１４と出力端１１６つまりノード１１３との間に
直列に接続され、そして抵抗１１２の両端間に並列に接
続された第３のスイッチＳ３１３０と第３の抵抗１２８
とを有している。更に、第３のコンデンサ１３２は直列
接続された抵抗１２８とスイッチ１３０との共通のノー
ド１１７と接地との間に接続されている。本発明の好適
実施例では、スイッチ１２０、１２６及び１３０はブロ
ックとして機能的に示されているが、帯域幅の切換えに
一般的に使用されているＣＭＯＳトランスミッションゲ
ートである。トランスミッションゲートの開及び閉状態
の間の切り換えは周知のように制御入力に供給される高
又は低信号によって実行される。好適実施例では、実際
の帯域幅の切り換えはスイッチ１２０、１２４及び１３
０の状態を変更するために帯域幅制御入力線１１９及び
１２１に高又は低倫理レベル信号を与えることにより行
なわれる。
【００２２】図１に示されたように、周波数シンセサイ
ザは３つの別個の動作モード、つまり高速同調広帯域幅
モード（取得モード）、中間帯域幅モード及び狭帯域幅
モード（トラッキングモード）を有している。走査レシ
ーバ等の分野に対しては、周波数シンセサイザは新しい
周波数に絶えずリプログラムされる。シンセサイザが各
新しい周波数に調整するので、イベントの以下のシーケ
ンスが発生する。第１に、信号取得の開始時には、高速
同調「取得」モード中は、スイッチ１２０、１２６及び
１３０は閉じられ、このため効率的に遅れループフィル
タ回路１１０が短絡され最大ループ帯域幅が保証され
る。第２に、初期取得遅延時間の後には近似的に周波数
を選択するＶＣＯ時間を与えるために、スイッチ１２０
及び１２６が開かれそしてシンセサイザのループ帯域幅
は中間帯域幅の動作モードまで減少する。所望の中間帯
域幅は典型的には適正なノイズスケルチ動作に（つま
り、フィードスルー及び比較周波数高調波を除去するた
め）必要な帯域幅より狭くはない。次に、ＶＣＯはレシ
ーバが信号をサーチしているので更に照準合わせを続け
る。最後に、有用な信号が受信されると、スイッチ１３
０が開かれ、更に帯域幅をシンセサイザの狭い帯域幅に
減少する、つまり最適ノイズ特性を与える「捕獲」動作
モードとなる。
【００２３】中間帯域幅への切り換えプロセスは振幅を
低減しかつ、典型的には広帯域幅から狭帯域幅への切り
換えの際に発生するスイッチング過渡持続時間を短絡す
るという重要な利益を有している。帯域幅が中間モード
から狭モードへ切り換えられる時には最終的には低減し
ているがスイッチング過渡が依然として存在する。スイ
ッチ１３０の出力端に付加コンデンサ１３２を組み込む
ことにより、スイッチ１３０の開に伴なう過渡が大幅に
低減される。コンデンサ１３２によりスイッチ１３０の
出力端子に接地端に対する低いインピーダンスが発生さ
れるので、どのようなスイッチング過渡電圧スパイクの
大きさも極めて低減される。また、この過渡外乱は抵抗
１２８及び１２２の分圧器としての動作によって更に低
減される。コンデンサ１３２の容量が十分に大きくされ
ていれば、この合成動作は帯域幅切り換えに伴なう周波
数キックをほぼ完全に除去することができる。直列接続
された抵抗／コンデンサの組合せ１２２、１２４に並列
に設けられている抵抗１２８及びコンデンサ１３２の直
列組合せはループフィルタのパラメータを多少変化させ
るが、これは全体の回路設計で調整できる。
【００２４】図３は、本発明の改良型ループ遅れフィル
タを広帯域幅、中間帯域幅及び狭帯域幅の動作モード間
で切り換えるために必要とされる帯域幅制御入力Ａ及び
Ｂの信号状態を示している。代表的には、これらの信号
はマイクロプロセッサコントローラあるいは簡単なデジ
タル論理回路によって発生される。
【００２５】図４は図１のスイッチ１２０、１２４及び
１３０に相当する３つのループ遅れフィルタスイッチＳ
１、Ｓ２及びＳ３についての相対的なオン及びオフ状態
を示す一般化したタイミングチャートである。各スイッ
チに対するオン−オフ時間の相対的な持続時間は多少フ
レキシブルであり、その用途及びそのシンセサイザに要
求される動作基準によって決定される。例えば、スイッ
チＳ３の開放は、中間帯域幅モードの持続時間を適当に
選択することにより、連続的なトーンあるいはデジタル
スケルチデコードの実行を条件として行なわれる。ＶＣ
Ｏ位相ノイズはこのように、ＶＣＯ周波数の整定を不当
に制約せずに、低偏移トーン復調あるいはデジタルスケ
ルチ復調を保証するために十分に低く保つことができ
る。トーンスケルチ回路が受信オーディオを利用可能と
した後に、シンセサイザのループ帯域幅は次に改良され
たノイズ特性に対する狭帯域幅の動作モードにまで低減
される。
【００２６】本発明の好適実施例は走査レシーバに使用
することを意図して前述されたが、そのような用途に制
限されるものとして解されるべきではない。本発明は迅
速な整定及び良好なノイズ特性が必要とされるどのよう
な周波数シンセサイザの分野例えば、間欠的なつまりパ
ワーセービングモードで動作する送信機及び受信機に有
効であることが明らかである。本発明は最も実用的かつ
好適な実施例と現在考えられるものに関連して説明され
たが、本発明は開示した実施例に制限されず、請求の範
囲の精神及び範囲内に含まれる各種の修正及び等価な構
成をカバーすることは理解されるべきである。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
帯域幅の切り換えの際の過渡状態を抑止でき、周波数キ
ックもほぼ完全に除去することができる。
【図面の簡単な説明】
【図１】本発明の実施例に基づく適応ループ遅れフィル
タの詳細回路図を含むＰＬＬ周波数シンセサイザの回路
図。
【図２】ループフィルタを広、中間、及び狭帯域幅間で
切り換えるために必要な帯域幅制御入力信号の状態を示
した状態テーブル。
【図３】図１の遅れフィルタ回路の３つの動作モードの
中のＰＬＬ帯域幅に対する異なる伝達関数を示すグラ
フ。
【図４】図１の遅れフィルタ回路の制御スイッチのオン
／オフ状態に対する相関タイミングチャート。
【符号の説明】
１０１ 基準周波数源 １０３ １／Ｎ基準分周器 １０５ 位相比較器 １０７ １／Ｍ分周器 １０９ 電圧制御発振器（ＶＣＯ） １１０ 遅れループフィルタ １２０，１２６，１３０ スイッチ（ＣＭＯＳトラン
スミッションゲート）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/107 9182−5Ｊ Ｈ０３Ｌ 7/10 Ｃ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 位相同期ループ周波数シンセサイザにお
    いて、入力端及び出力端を有する遅れフィルタ回路が、 前記入力端と前記出力端との間に接続された高周波数信
    号を除去する低域濾波器手段と、 前記入力端と前記出力端との間にかつ前記低域濾波器の
    両端間に接続された第１の抵抗と、 前記低域濾波器帯域幅を変更するために、前記抵抗を前
    記入力端に選択的に接続し切り離すスイッチ手段と、 を具備したことを特徴とする位相同期ループ周波数シン
    セサイザ。
  2. 【請求項２】 前記スイッチ手段が前記入力端に直接に
    接続されている請求項１記載の位相同期ループ周波数シ
    ンセサイザ。
  3. 【請求項３】 更に、前記スイッチ手段の前記出力端と
    前記低域濾波器の信号接地端との間に接続された第１の
    コンデンサを具備する請求項１記載の位相同期ループ周
    波数シンセサイザ。
  4. 【請求項４】 前記スイッチ手段がＣＭＯＳトランスミ
    ッションゲートである請求項１記載の位相同期ループ周
    波数シンセサイザ。
  5. 【請求項５】 前記コンザンサが前記低域濾波器に使用
    された容量よりも実質的に大きい値の容量を有する請求
    項１記載の位相同期ループ周波数シンセサイザ。
  6. 【請求項６】 ノイズが前記低域濾波器により除去され
    た高周波信号である請求項１記載の位相同期ループ周波
    数シンセサイザ。
  7. 【請求項７】 位相同期ループ周波数シンセサイザにお
    いて、入力端と信号接地端を有する帯域幅可変遅れフィ
    ルタ回路が、 前記入力端と前記信号接地端との間に接続された低域濾
    波器回路と、 前記入力端と出力端との間にかつ前記低域濾波器回路の
    両端間に接続された第１の抵抗と、 前記遅れフィルタの帯域幅を変更するために前記抵抗を
    前記低域濾波器回路に選択的に接続し切り離すスイッチ
    と、 を具備したことを特徴とする位相同期ループ周波数シン
    セサイザ。
  8. 【請求項８】 前記スイッチが前記入力端に直接に接続
    されている請求項７記載の位相同期ループ周波数シンセ
    サイザ。
  9. 【請求項９】 更に、前記スイッチの前記出力端と前記
    信号接地との間に接続されている第１のコンデンサを具
    備している請求項７記載の位相同期ループ周波数シンセ
    サイザ。
  10. 【請求項１０】 前記スイッチがＣＭＯＳトランスミッ
    ションゲートである請求項７記載の位相同期ループ周波
    数シンセサイザ。
  11. 【請求項１１】 前記第１のコンデンサが前記低域濾波
    器に使用された容量よりも実質的に大きい値の容量を有
    する請求項７記載の位相同期ループ周波数シンセサイ
    ザ。
  12. 【請求項１２】 位相同期ループ周波数シンセサイザの
    ループフィルタに使用される遅れフィルタ回路が、 前記ループに接続された入力手段と、 前記ループに接続された出力手段と、 前記入力手段と前記出力手段との間に接続された第１の
    抵抗手段と、 前記第１の抵抗手段に並列に接続された第１のスイッチ
    ング手段と、 前記出力手段と信号接地端との間に接続された第１の容
    量手段と、 前記出力手段と前記信号接地端との間に直列接続された
    第２の抵抗手段及び第２の容量手段と前記直列接続され
    た第２の抵抗手段及び第２の容量手段間の共通ノードと
    前記入力手段との間に接続された第２のスイッチング手
    段と、 前記出力手段と前記信号接地端との間に直列接続された
    第３の抵抗手段及び第３の容量手段と、 前記直列接続された第３の抵抗手段及び第３の容量手段
    間の共通ノードと前記入力手段との間に接続された第３
    のスイッチング手段と、 を具備することを特徴とする遅れフィルタ回路。
  13. 【請求項１３】 前記第１、第２及び第３のスイッチン
    グ手段がＣＭＯＳトランスミッションゲートである請求
    項１２記載の遅れフィルタ回路。
  14. 【請求項１４】 位相同期ループ周波数シンセサイザ中
    のループフィルタに使用され、入力端、出力端及び電気
    回路接地端を有する遅れフィルタ回路が、 前記入力端と前記出力端との間に接続された第１のスイ
    ッチと、 前記入力端と前記出力端との間にかつ前記第１のスイッ
    チに並列に接続された第１の抵抗と、 前記出力端と前記回路接地端との間に接続された第１の
    コンデンサと、 前記出力端と前記回路接地端との間に直列接続された第
    ２の抵抗及び第２のコンデンサと、 前記直列接続された第２の抵抗及び第２のコンデンサの
    共通ノードと前記入力端との間に接続された第２のスイ
    ッチと、 前記出力端と前記回路接地端との間に直接接続された第
    ３の抵抗及び第３のコンデンサと、 前記直列接続された第３の抵抗及び第３のコンデンサの
    共通ノードと前記入力端との間に接続された第３のスイ
    ッチと、 を具備することを特徴とする遅れフィルタ回路。
  15. 【請求項１５】 前記第１、第２及び第３のスイッチが
    ＣＭＯＳトランスミッションゲートである請求項１４記
    載の遅れフィルタ回路。
  16. 【請求項１６】 位相同期ループ周波数シンサセサイザ
    に少なくとも１つの中間帯域幅の動作モードを与える方
    法において、前記位相同期ループがループフィルタの出
    力端に接続された電圧制御発振器を有し、前記ループフ
    ィルタが少なくとも１つの付加抵抗と付加コンデンサを
    有する帯域幅可変遅れフィルタから成り、前記方法が、 前記遅れフィルタ回路の両端間の前記付加抵抗を分流す
    ることにより広帯域幅動作モードから中間帯域幅動作モ
    ードへ切り換えるステップ、 を具備することを特徴とする位相同期ループ周波数シン
    セサイザに少なくとも１つの中間帯域幅動作モードを与
    える方法。
  17. 【請求項１７】 更に、広帯域幅から中間帯域幅へ切り
    換える時に、前記付加コンデンサを前記遅れフィルタの
    入力端の前記抵抗から信号接地端へ同時に接続するステ
    ップ、 を具備する請求項１６記載の方法。
  18. 【請求項１８】 更に、前記遅れフィルタ回路の両端間
    の前記抵抗を分流し、同時に前記コンデンサを前記遅れ
    フィルタの入力端にある前記抵抗から信号接地端へ接続
    するように、前記スイッチを閉じることにより広帯域幅
    動作モードから中間帯域幅の動作モードへ切り換えるス
    テップ。を具備する請求項１６記載の方法。
  19. 【請求項１９】 出力信号を乱す実質的なスイッチング
    過渡を発生せずに適応位相同期ループ周波数シンセサイ
    ザに広帯域幅動作モード、狭帯域幅動作モード、及び少
    なくとも１つの中間帯域幅動作モードを与える方法にお
    いて；前記の位相同期ループがループフィルタの出力端
    に接続された電圧制御発振器を有し；前記ループフィル
    タが、少なくとも１つの第１の制御可能スイッチ及び少
    なくとも１つの付加抵抗と、前記付加抵抗と直列に前記
    ループフィルタの入力端に接続された付加の第２の制御
    可能スイッチと、前記スイッチの出力端と前記遅れフィ
    ルタの回路接地端との間に接続されたコンデンサとから
    成る低域濾波器回路を有する帯域幅可変遅れフィルタ回
    路であり、前記方法が、 広帯域幅動作モードを与えるために前記低域濾波器回路
    中の少なくとも１つの第１の制御可能スイッチの状態を
    設定することにより前記低域濾波器を電気的にバイパス
    すること、 中間帯域幅動作モードを与えるために前記第１の制御可
    能スイッチの状態を変化させ前記低域濾波器を遅れフィ
    ルタ回路に接続し、同時に前記第２の制御可能スイッチ
    の状態を変化させ前記別の抵抗及びコンデンサを前記遅
    れフィルタ回路に接続すること、及び狭帯域幅動作モー
    ドを与えるために前記第２の制御可能スイッチの状態を
    変化させ前記付加抵抗を前記遅れフィルタ回路から切り
    離すこと、 の各ステップを具備することを特徴とする方法。
JP4173156A 1991-07-01 1992-06-30 走査レシーバ用改良型シンセサイザループフィルタ Pending JPH05304471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/723,956 US5146187A (en) 1991-07-01 1991-07-01 Synthesizer loop filter for scanning receivers
US723956 2003-11-24

Publications (1)

Publication Number Publication Date
JPH05304471A true JPH05304471A (ja) 1993-11-16

Family

ID=24908380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4173156A Pending JPH05304471A (ja) 1991-07-01 1992-06-30 走査レシーバ用改良型シンセサイザループフィルタ

Country Status (3)

Country Link
US (1) US5146187A (ja)
JP (1) JPH05304471A (ja)
KR (1) KR930003530A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072757A (ja) * 2002-07-31 2004-03-04 Northrop Grumman Space & Mission Systems Corp 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ
WO2023021796A1 (ja) * 2021-08-19 2023-02-23 浜松ホトニクス株式会社 信号処理回路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819876B2 (ja) * 1991-08-20 1998-11-05 松下電器産業株式会社 周波数シンセサイザ
US5594735A (en) * 1992-04-10 1997-01-14 Nec Corporation TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
EP0565127B1 (en) * 1992-04-10 2003-01-08 Nec Corporation Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
WO1994028663A1 (en) * 1992-05-08 1994-12-08 Axonn Corporation A frequency agile radio
US5498998A (en) * 1992-11-16 1996-03-12 Gehrke; James K. Method for adjusting the output frequency of a frequency synthesizer
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
DE4307673A1 (de) * 1993-03-11 1994-09-15 Blaupunkt Werke Gmbh Schaltungsanordnung zur Erzeugung einer Abstimmspannung
US5548829A (en) * 1993-12-01 1996-08-20 Rohm Co., Ltd. PLL circuit having a low-pass passive filter coupled to a varactor diode
EP0669722B1 (en) * 1994-02-28 2001-10-17 Nec Corporation PLL circuit having shortened locking time
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
JPH11215111A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 無線端末装置
MY119808A (en) * 1998-10-09 2005-07-29 Motorola Malaysia Sdn Bhd Two-way radio with improved squelch
US6252464B1 (en) 1999-10-06 2001-06-26 Cubic Defense Systems, Inc. Numerically-controlled nyquist-boundary hopping frequency synthesizer
US6397049B1 (en) * 1999-11-01 2002-05-28 Motorola, Inc. Two-way radio with improved squelch
US6366144B2 (en) * 1999-11-30 2002-04-02 Samsung Electronics Co., Ltd. Loop filtering apparatus for reducing frequency lock-up time and phase noise of a phase locked loop for use in a mobile terminal
US6504437B1 (en) * 2001-06-26 2003-01-07 Agere Systems Inc. Low-noise, fast-lock phase-lock loop with “gearshifting” control
RU2212756C2 (ru) * 2001-08-27 2003-09-20 Государственное унитарное предприятие Омский научно-исследовательский институт приборостроения Синтезатор частот
US8108453B2 (en) * 2007-12-17 2012-01-31 Applied Micro Circuits Corporation System and method for filter response switching
US8396003B2 (en) * 2007-12-28 2013-03-12 Nokia Corporation Control of radio process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4007429A (en) * 1976-01-19 1977-02-08 Gte International Incorporated Phase-locked loop having a switched lowpass filter
US4034310A (en) * 1977-01-05 1977-07-05 Coe Thomas F Phase-locked loop oscillator
US4167711A (en) * 1978-05-26 1979-09-11 Motorola, Inc. Phase detector output stage for phase locked loop
US4336616A (en) * 1978-12-15 1982-06-22 Nasa Discriminator aided phase lock acquisition for suppressed carrier signals
JPS57171845A (en) * 1981-04-15 1982-10-22 Sony Corp Phase locked loop circuit
JPS5827438A (ja) * 1981-08-12 1983-02-18 Fujitsu Ltd Ｐｌｌ回路
JPS58151724A (ja) * 1982-03-05 1983-09-09 Nec Corp 受信機
US4516083A (en) * 1982-05-14 1985-05-07 Motorola, Inc. Fast lock PLL having out of lock detector control of loop filter and divider
US4546329A (en) * 1982-09-27 1985-10-08 Motorola, Inc. Frequency synthesizers adaptive loop filter with compensation for transients
US4559505A (en) * 1983-01-04 1985-12-17 Motorola, Inc. Frequency synthesizer with improved priority channel switching
US4587496A (en) * 1984-09-12 1986-05-06 General Signal Corporation Fast acquisition phase-lock loop
JPS61134126A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 位相同期型周波数シンセサイザ
JPS61134127A (ja) * 1984-12-05 1986-06-21 Matsushita Electric Ind Co Ltd 位相同期型変調器
US4745371A (en) * 1985-08-02 1988-05-17 Libera Developments Limited Phase-locked digital synthesizer
US4714899A (en) * 1986-09-30 1987-12-22 Motorola, Inc. Frequency synthesizer
US4752749A (en) * 1986-12-22 1988-06-21 Rockwell International Corporation Fast response tuner
US4937538A (en) * 1988-04-05 1990-06-26 U.S. Philips Corporation Circuit arrangement for synchronizing an oscillator
CA1325251C (en) * 1988-09-02 1993-12-14 Shigeki Saito Frequency synthesizer
US4885553A (en) * 1988-11-30 1989-12-05 Motorola, Inc. Continuously adaptive phase locked loop synthesizer
US4912434A (en) * 1989-02-27 1990-03-27 Honeywell Inc. Digital control for analog phase locked loop
US4980653A (en) * 1989-09-05 1990-12-25 Motorola, Inc. Phase locked loop

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072757A (ja) * 2002-07-31 2004-03-04 Northrop Grumman Space & Mission Systems Corp 過渡特性に優れた低ノイズ切換型ロー・パス・フィルタ
WO2023021796A1 (ja) * 2021-08-19 2023-02-23 浜松ホトニクス株式会社 信号処理回路
JP2023028316A (ja) * 2021-08-19 2023-03-03 浜松ホトニクス株式会社 信号処理回路
US12389135B2 (en) 2021-08-19 2025-08-12 Hamamatsu Photonics K.K. Signal processing circuit

Also Published As

Publication number Publication date
KR930003530A (ko) 1993-02-24
US5146187A (en) 1992-09-08

Similar Documents

Publication Publication Date Title
US5146187A (en) Synthesizer loop filter for scanning receivers
EP1387495B1 (en) Low noise switched low pass filter with benign transients
US6091304A (en) Frequency band select phase lock loop device
US4980653A (en) Phase locked loop
US6140882A (en) Phase lock loop enabling smooth loop bandwidth switching
US4007429A (en) Phase-locked loop having a switched lowpass filter
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
EP0669722B1 (en) PLL circuit having shortened locking time
WO2001011782A9 (en) Stable phase locked loop having separated pole
JP2875472B2 (ja) Ｐｌｌシンセサイザ及びその制御方法
US5315623A (en) Dual mode phase-locked loop
JPS5917727A (ja) フェ−ズロックル−プの帯域幅制御回路
US4546329A (en) Frequency synthesizers adaptive loop filter with compensation for transients
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
US7148759B2 (en) Phase-locked loop circuit
JP3115412B2 (ja) 受信機
CN1033886C (zh) 使用连续自适应鉴相器的频率合成器及其方法
US5929678A (en) Frequency synthesis circuit having a charge pump
JPH04500891A (ja) サンプル・ホールド位相検波器及びその制御方法
US6016069A (en) Attenuating systems and methods for acquiring synchronization in phase locked loops
JPS5852374B2 (ja) 周波数シンセサイザ受信機
JPH02111123A (ja) 可変周波発振器の同期化回路
EP0844739A1 (en) Phase-locked loop circuit, particularly for a transmitter-receiver system
CN120729294A (zh) 用于小型化信号收发仪的多重自适应锁相环及控制方法
JPH0865152A (ja) 位相同期ループ回路