JPH04500891A - サンプル・ホールド位相検波器及びその制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位相ロック・ループ用サンプル・ホールド位相検波器背景技術 発明の分野 本発明は、一般的に位相同期ループに関する。さらに詳しくは、サンプル・ホー ルド型の位相同期ループに間し、特に約±３６０度の位相範囲において線形動作 を行う位相検波器に間する。

従来技術の説明 比較的低いループ・ゲインで位相同期ループを動作させる必要がしばしば起こる 。典型的な状況としては、たとえば、多極式のループ・フィルタにおいてループ の安定性を維持する場合がある。ループ・ゲインが低いと、基準信号と入力信号 との位相差が１位相検波器の線形動作に対して許されている最大位相差を越える 可能性がある０位相検波器に現れる位相差は、ループ・ゲインに反比例するので 、ループ・ゲインが下がると、基準信号と入力信号との位相差が、位相検波器に 許されている最大位相差を越える可能性がきわめて高くなる。

これを解決するためには、低いループ・ゲインが必要とされる状況においては常 に、チャージ・ポンプ（ｃ＋＋ａｒｇｅ−ｐｕｍｐ）型の位相検波器を用いる方 法がある。しかし、チャージ・ポンプ型の位相検波器は、サンプル・ホールド型 の位相検波器よりも望ましくない場合が多い、これは、チャージ・ポンプ型の位 相検波器が、そのループに特有の余分な積算器を必要とするために、一定の状況 において望ましくない応答をするためである。さらに、サンプル・ホールド型位 相検波器のほうが、より広い動作帯域幅を示す、これはチャージ・ポンプ型位相 検波器では、基準周波数スプリアスが大きくなるためである。したがって、ルー プ・ゲインの低い位相同期ループの線形動作を容易にする。広い位相範囲を有す るサンプル・ホールド型の位相検波器に対する必要性が生まれる。

発明の概要 したがって、本発明の目的は、約±３６０度の位相差において線形動作を有する 位相同期ループを提供することである。

本発明の他の目的は、約±３６０度の位相差において線形動作を有し、位相同期 ループに用いることのできる、サンプル・ホールド位相検波器を提供することで ある。

要するに１本発明により、サンプル・ホールド型位相検波器は、約±３６０度（ すなわち４πラジアン）の位相範囲において位相同期ループを線形に制御するた めに用いることのできる、線形の正または負のランプ信号を供給する。

図面の簡単な説明 第１図は５本発明を組み込み、無線受信機に使用される位相同期ループのブロッ ク図である。

第２図は、第１図の位相検波器の概略図である。

第３図は、第２図に示されたいくつかの信号のタイミングを表すタイミング図で ある。

好適な実施例の詳細な説明 笥１図は、高周波（ＲＦ）受信機に眉いられる本発明のブロック図である。適当 な帯域制限および周波数変換を行った後、受信された信号はミキサ（コンバータ ）（＋２）により受信される（Ｉ　Ｏ）　、ミキサ（Ｉ２）は、電圧制御発振器 （ＶＣＯ）（１６）がらの信号を第２人力（１４）として受け取る。ミキサ（１ ２）の出方は、フィルタ（１８）に結合し、このフィルタは無線受信機の中間周 波数ｆｌＦ）フィルタとなる。Ｉ１１波された信号は５適当な復調ネットワーク （図示せず）に結合しく２０１．さらに分周器（２２）に結合する１分周Ｗｆ２ ２）は、濾波された信号の周波数を既知の方法により分周する１分周された信号 （２４）は、ここでは、入力信号（ｆＬ）と呼ばれ、位相検波器（２６１に結合 する９位相検波器（２６）は、適当な基′４信号源（３０＞によって供給される 基準信号（２８）（ｆＲ）を第２人力として受け取る１通常、ループがロックさ れているときは、ｆＬはｆＲとほぼ等しくなる。

位相検波１（２６）は、入力信号（２４）と基準信号（２８）との位相間係にお ける差異に相当する出力信号（３１）を発生する。この信号（３１）は適切なル ープ・フィルタ（３２）により濾波される。このループ・フィルタ（３２）は、 多重極フィルタから構成され、適当な制御信号（３４）を発生させる。制御信号 （３４）は、ミキサ（１２）に結合しているＶＣＯ（１６）を制御する。

ＩＦフィルタ（１８）があるために、フィルタ遮断周波数に近い周波数において は、ループ内に位相変位が起こる。

そのため、ループの安定性を保つためにループ・ゲインを低くするのが通例であ る。このため、ループ・ゲインと最大位相差との反比例の関係により、位相検波 器（２６）においては最大位相差がさらに大きくなる傾向がある。ループ・ゲイ ンが低くなると、ｆＬとｆＲとの位相差は、従来の位相検波器が線形動作に留ま るために受け入れる最大位相差を越えることもある。逆に１分周器（２２）は、 位相検波器（２６）への位相偏移を低減するが、これにはループ帯域幅を小さく することがさらに必要で、これによりループのロック時間が増大する。したがっ て、分周器（２２）の分周率（Ｎ）を最小にすることが望ましい、このように。

ｆＬとｆＲとの間の位相差を小さくする他の手段を見つけることが必要である。

または１位相検波器（２６）を、きわめて広い入力位相範囲で線形演算できるよ うに設計する必要がある。

１ｆ１２図および第３図には１本発明の位相検波！（２６）の動作が説明されて いる。ｆｌ−（２４）がｆＲ（２８）に遅れると、Ｄ型フリップ・フロップ（３ ８ンがｆＲの立ち上がり　（第３図のＡ）において信号（４０）（ＵＰ）をアク ティブに（ａｓｓｅｒｔ）する、アクティブになったＵＰ信号（４ｏ）は、伝送 ゲ′ト（ｔｒｓ＋ｉｔｍｉｓｓｉｏｎ　ｇａｔｅ）　（４２）を付替する。この ゲートはバイアス抵抗１ｆ（４８）を接地させて、それにより演算増ＩＩＩ（４ ６）の出力において正のランプ信号（４４）を発生させる（第３図のＢ）、演算 増幅器（４６）は、適当なノ１イアス（４８，５２）と容量型帰還経路（ｃａｐ ａｃｉｔｉｖｅ　ｆｅｅｄｂａｃｋ　ｐＩＩｔｈ　−５０）とを有するランプ発 生器として構成される８位相検波器のゲインは、抵抗雪（４ｇ）とコンデンサ（ ５ｏ）とにより与えられる。遅延しているｆｌ−（２４）の立ち上がりが到着す ると、第２のＤ型フリップ・フロップ（５４）は、信号（５６）（ＤｏｗＮ）を アクティブにする。ＮＡＮＤゲート（５ｇ＞はアップ信号（４０）とダウン信号 （５６）の両方を受信して、（インバータ列（６０−６４）により適当な時間遅 延を見越して）リセット信号（６６）を発生させる。この信号（６６）により、 両方のＤ型フリップ・フロップ（３８，５４）がリセットされて、アップ信号と ダウン信号はそれぞれ無効となるＯＮ３図のＣ）。

第１インバータ（６０）の出力は、セット・リセット型のフリップ・フロップ（ ６８）にも結合されており、これによってサンプル信号（７０）がアクティブと なる。サンプル信号（７０）は、アクティブになると、伝送ゲート（７２）を付 勢し、このゲートによってランプ信号（４４）の現在の電位は記憶コンデンサ（ ｓｔｏｒすｅ　ｃａｐａｃｉｔｏｒ）（７４）に送られる。コンデンサ（７４） は１００ｐｆの値を有することが好ましいが、他の値を用いてもかまわない、記 憶コンデンサ（７４）上の電位は八ツファされ（７６）、出力信号（３１）とな る、さらに、第１インバータ（６０）の出力は、第２セツト・リセット型のフリ ップ・フロップ（７８）に結合され、ここで、立ち上がりがサンプル信号（７０ ）の立ち上がりと一致するが、持続時間は幾分長い信号（８０）（ＳＲＰＩがア クティブになる（＠３図のＤＪ、ＳＲＰ信号の持続時間によって２本発明の線形 位相範囲が、±３６０度にどのくらい近づくかが制限されることは、当業者には ご理解いただけるであろう、一般的に、本発明の位相検波器の線形演算に対する 実際の位相範囲は。

以下の第１式により決定される。

ここで　ｔＳＲＰ：　ＳＲＰ信号の持続時間ｊＲｅｆ＝基準信号の持続時間 サンプル信号（７０）とＳＲＰ信号（８０）の持続時間は。

コンデンサ（９１）の充電時間により決定される９このコンデンサは抵抗器（９ ２，９４）を介してＡ＋に結合している。トランジスタ（９６）とそれに関連す るバイアス部品（９８−１０２）により、コンデンサ（９１）が急速に地面に放 電する経路が設けられる。最適な部品値は、基準周波数をどのように設定するが という選択によって異なるが、ｆＲが］　ＯＯｋ　Ｈｚの場合の好適な備を第１ 表にまとめる 第１表 抵抗器９２　３．９にオーム 抵抗器９４　６．８にオーム 抵抗器９８　１０にオーム 抵抗器１００　１０にオーム コンデンサ９０　２７０ｐｆ コンデンザ１０２　６２９ｆ Ｓ又Ｐ信号（８０）は、アップ信号（４０）とダウン信号（５６）とによりＮＯ Ｒ（否定論理和演算）されて（８２）、ＳＲＰ信号（８０）の立ち下がりに信号 ＋８４）（放電）を形成する（第３図のＥｌ、放電信号（８４）が、アクティブ になると、伝送ゲート（８６）を付勢する。このゲートは、ランプ発生器（演算 増幅器）（４６）の容量型帰還経路（５０）両端で、平行に結合されている。付 勢された伝送ゲート（８６）は、コンデンサ（５０）を短絡させて。

それにより、そのコンデンサ内にある電位を放電させて。

演算増幅器（４６）の出力を、正の入力に供給された固定電圧に戻す、サンプル 信号（７０）の立ち下がりとＳＲＰ信号（８０）の立ち下がりとの間に間隔があ るために、伝送グー）（７２）は、ランプ・コンデンサ（５０）が伝送グー・ト （８６）によって放電される前に、充分に消勢される。

このように、ランプ発生器は、次のサンプリング周期（ウィンドウ）に備えるこ とができる。

さらに第２図および第３図を参照すると、ｆＲ（２８）がｆｔ、（２４）に遅延 したとき、Ｄ型フリップ・フロップ（５４）は、ｆＬの立ち上がりでダウン信号 （５６）をアクティブにする（第３図のＡ“）、アクティブになったダウン信号 （５６）によって伝送ゲート（８８）が付勢される。このゲートはバイアス抵抗 器（４８）を、抵抗器（９０）を介してＡ＋に結合させ、それによって演算増幅 ！＋４６）の出力において負のランプ信号（４４）を発生させる（第３図の■３ °）、バイアス　ネット１ノーク（５２）の抵抗Ｗ（９０）とコンデンサ（１０ ４）とは、リップル・フィルタ（ｒｉｐｐｌｅ　ｆｉｌｔｅｒ）を構成し、Ａ十 電源に現れるノイズまたはリップルを濾波する。正および負の位相差の両方に対 して同碌の位相検波蕾の応答を行うためには、抵抗器（１１０，１０８１の値は 等しいことが好ましい、さらにコンデンサ（１０６）は、抵抗器（１１０，１０ ８）の結合部において設定された基準電圧を浦波する。この基準電圧は、増１１ １１（４６１の正の入力ボートにおいて与えられる。多くの実施例が可能である が、Ａ＋が９．６ボルトで。

ｆＲが］０ＯｋＨｚのとき、１．７ボルト７／ラジアンの位相ゲインを得るため のノ１イアス部品の好ましい備を、第２表に挙げる。

第２表 抵抗器４８　３．３にオーム 抵抗器９０　２．７にオーム 抵抗器１０８　１０にオーム 抵抗器１１０　１０にオーム コンデンサ５０　０．００１μｆ コンデンサ１０４　１０μｆ コンデンサ１０６　１μｆ 遅延しているｆＲ（２８）の立ち下がりが到着すると、Ｄ型フリップ・フロップ （３８）は、アップ信号（４０）をアクディプにする。ＮＡＮＤゲー１グー（５ ８）は、アップ信号（４０）とダウン信号（５６）の両方を受信して、（インバ ータ列（６０−６４１により、適当な時間遅延を見越して）リセット信号（６６ ）を発生させ、この信号（６６）は両方のＤ型フリップ・フロップ（３８，５４ ）をリセットする。リセットされると、Ｄ型フリップ・フロップ（３８，５４１ はアップ信号およびダウン信号をそれぞれ無効にする（第３図のｃ’） 上述されたように、第１イン１１−タ（６０）の出力もまたセット・リセット型 フリップ・フロップ（６８）に結合され、フリップ・フロップ（６８）によりサ ンプル信号（７０）がアクティブとなる。サンプル信号（７０）は、アクティブ になると、伝送ゲート（７２）を付勢し、このゲートによってランプ信号（４４ ）の現在の電位は記憶コンデンサ（７４）に送られる。記憶コンデンサ（７４） 上で八ツファされた（７６）電位は、出力信号（３１）となる、さらに、第１イ ンバータ（６０）の出力は、セット・リセット型のフリップ・フロップ（７８） に結合され、ＳＲＰ信号（８０）がアクティブになる（第３図のＤ゛）。

ＳＲＰ信号（８０１，アップ信号（４０）およびダウン信号（５６）は、放ｉ［ 信号（８４）を形成する。この信号（８４）が、アクティブになると、ランプ発 生器（演算増幅器）（４６）の容量型帰還経路（５０）を放電する伝送ゲート（ ８６）に付勢するので、ランプ発生器は次のサンプリング周期（ウィンドウ）に 備えることができる（第３図のＥ’　）第３図には１本発明による、約±３６０ 度の位相範囲を達成するためのタイミングの関係が図示されている。

ｆＬ　（２４）がｆＲ（２８）に遅延すると２アップ信号（４０）がｆＲの立ち 上がりにおいてアクティブとなる。アクティブとなったアップ信号（４０）は正 のランプ信号（４４）の発生をトリガ（起動）する０本発明では、ｆＲは所定の 期間を有している。遅延しているｆＬはこの期間中のいずれかの時点で到着する が、これによって、本発明のサンプリング周期（ウィンドウ）の約１／２（すな わち３６０度または２πラジアン）が定義される。遅延しているｆｔ（２４）の 立ち上がりが到着すると、ダウン信号（５６）が発生される。アップ信号（４０ ）とダウン信号（５６）の両方の結合（ＮＡＮＤ）により、リセット信号（６６ ）が発生する。これによりアップ信号およびダウン信号がそれぞれ無効となり、 サンプル信号（７０）がアクティブとなる。さらに、立ち上がりが、サンプル信 号（７０）の立ち上がりと一致するが、いくらか持続時間の長い、ＳＲＰ信号（ ８０）が発生される。

ＳＲＰ信号（８０）は、アップ信号（４０）およびダウン信号（５６）と結合さ れて（ＮＯＲされて）、ＳＲＰ信号（８０）の立ち下がりにおいて放電信号を形 成する。放電信号（８４）がアクティブになると、ランプ信号（４４）を放電さ せて１次のサンプリング周期（ウィンドウ）に備える。サンプル信号（７０）の 立ち下がりと、ＳＲＰ信号（８０）の立ち下がりとの間の周期を調整して、放電 が起こる前にサンプルを終了するようにすることができる。

さらに第３図を参照すると、ｆＲ（２８）がｆｔ、（２４）に遅延するとき、ｆ Ｌの立ち上がりにおいてダウン信号（５６）がアクティブとなる。アクティブと なったダウン信号（５６）によって、負のランプ信号（４４）が発生する。

上述したように、遅延している信号はｆｔの期間中のいずれかの時点で到着する が、これによってサンプリング周期（ウィンドウ）のあとの約１／２が決定する 。このように。

本発明は、１つの特定の基準信号から、２つの約３６０度期間または約±３６０ 度（すなわち４πラジアンの線形演算範囲）における線形演算を可能にする。遅 延しているｆＲ（２８）の立ち上がりが到着すると、アップ信号（４０）がアク ティブとなる。アップ信号（４０）とダウン信号（５６）の両方が組み合わされ （ＮＡＮＤされ）で、リセット信号（６６）が発生し、これによってアップ信号 およびダウン信号がそれぞれ無効となる。さらにサンプル信号（７０）がアクテ ィブとなる。サンプル信号（７０）がアクティブとなると２ランプ信号（４４） の現在のレベルを出力信号（３１）まで推移させる。さらに、ＳＲＰ信号（８０ ）が発生され、この信号はアップ信号（４０）およびダウン信号（５６）と共に 、放電信号（８４）を形成する。

これにより、ランプ信号は次のサンプリング周期（ウィンドウ）に備えることが できる。

復調器へ ＦＩＧ、３ 国際調査報告

Claims (8)

【特許請求の範囲】
1. １．所定の期間を有する基準信号を受信する手段；前記基準信号の、約２つの連 続した期間からなるサンプリング・ウィンドウ内の任意の時点で入力信号を受信 する手段； ランプ波形をサンプリングする手段であって、的記入力信号と前記サンプリング ・ウィンドウのほぼ中心との差に比例する線形の出力信号を発生するサンプリン グ手段；によって構成されることを特徴とするサンプル・ホールド位相検波器。
2. ２．前記サンプリング・ウィンドウが、前記基準信号の約２つの連続する期間か らなる持続時間を有する移動型のウィンドウから構成され、ここで前記サンプリ ング・ウィンドウが、前記基準信号の各連続時期において現れることを特徴とす る請求項１記載のサンプル・ホールド位相検波器。
3. ３．前記線形出力信号を濾波して、制御信号を与える手段を有する請求項１記載 のサンプル・ホールド位相検波器。
4. ４．所定の期間を有する基準信号を受信する手段；前記基準信号の、約２つの連 続した期間からなるサンプリング・ウィンドウを与える手段であって、前記サン プリング・ウィンドウは少なくともほぼ中心を有するサンプリング・ウィンドウ を与える手段； 前記サンプリング・ウィンドウ中のいずれかの時点で入力信号を受信する手段； ランプ波形をサンプリングする手段であって、前記入力信号と前記サンプリング ・ウィンドウの前記ほぼ中心との差に比例する線形の出力信号を発生するサンプ リング手段；によって構成されることを特徴とするサンプル・ホールド位相検波 器。
5. ５．入力信号と所定の期間を有する基準信号とに応答して、サンプル・ホールド 型電圧制御発振器を制御する方法であって； （ａ）前記入力信号と前記基準信号とを比較する段階；（ｂ）ランプ波形をサン プリングして、前記入力信号と前記基準信号との位相差に比例する制御信号を発 生させる段階であって、前記制御信号が前記基準信号の実質的に２つの連続期間 にわたり線形である制御信号を発生させる段階； によって構成されることを特徴とするサンプル・ホールド型電圧制御発振器を制 御する方法。
6. ６．入力信号を受信する手段； 所定の期間を有する基準信号を受信する手段；前記入力信号と前記基準信号とを 比放し、かつランプ波形をサンプリングして前記入力信号と前記基準信号との間 の位相差に比例する制御信号を発生させる手段であって、前記制御信号が前記基 準信号の実質的に２つの連続期間にわたり線形であるところの手段； によって構成されることを特徴とするサンプル・ホールド位相検波器。
7. ７．所定の期間を有する基準信号を受信する手段；前記基準信号の、２つの連続 した期間内の任意の時点で入力信号を受信する手段； 前記基準信号が、前記入力信号より３６０度未溝だけ進んでいる場合はいつでも 、正の線形ランプ波形を開始する手段； 前記入力信号が、記記基準信号より３６０度未溝だけ進んでいる場合はいつでも 、負の線形ランプ波形を開始する手段； 前記入力信号の次の期間の開始時点において、前記正または負のランプ波形をサ ンプリングして、サンプリングされたランプ信号を発生する手段； 前記サンプリングされたランプ信号に比例する出力信号を発生する手段； によって構成されることを特徴とするサンプル・ホールド位相検波器。
8. ８．基準信号の４πラジアンの位相範囲において、線形動作を行うことができる 位相同期ループであって；制御信号に応答して出力信号を発生させる電圧制御発 振器手段； 所定の期間を有する前記基準信号；および位相検波器手段であって； （ｉ）前記基準信号を受信する手段と；（ｉｉ）前記基準信号の約２つの連続し た期間からなるサンプリング・ウィンドウ内の任意の時点において入力信号を受 信する手段と； （ｉｉｉ）ランプ波形をサンプリングして前記制御信号を与える手段であって、 ここで前記制御信号が前記サンプリング・ウィンドウにおいては線形であり、か つ前記入力信号と前記サンプリング・ウィンドウのほぼ中心との差に比例すると ころのサンプリング手段とによって構成される位相検波器手段； によって構成されることを特徴とする位相同期ループ。