JPH05308069A - 埋設絶縁層の製作方法 - Google Patents
埋設絶縁層の製作方法Info
- Publication number
- JPH05308069A JPH05308069A JP3092670A JP9267091A JPH05308069A JP H05308069 A JPH05308069 A JP H05308069A JP 3092670 A JP3092670 A JP 3092670A JP 9267091 A JP9267091 A JP 9267091A JP H05308069 A JPH05308069 A JP H05308069A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- buried insulating
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
- H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
Abstract
(57)【要約】
【目的】 多重半導体層の成長／注入／焼鈍サイクルを
使用して、厚い埋設絶縁層を形成する。 【構成】 基板１０と反応して絶縁層を形成する不純物
を注入し、次いでこの基板を焼鈍することによって第１
埋設絶縁層１３を半導体基板内に形成する。次に、基板
の表面上に半導体薄層１６を形成する。これに続いて基
板と反応して絶縁層を形成する不純物の２回目の注入と
第２埋設絶縁層を形成する焼鈍を行う。これら２つの埋
設絶縁層は連続して１つの厚い埋設絶縁層を形成しても
よく、また不連続で半導体層によって分離された２つの
埋設絶縁層を形成してもよい。所望の厚さの埋設絶縁層
が達成されるまで、または所望の数の埋設絶縁層が形成
されるまで、このサイクルを繰り返す。
使用して、厚い埋設絶縁層を形成する。 【構成】 基板１０と反応して絶縁層を形成する不純物
を注入し、次いでこの基板を焼鈍することによって第１
埋設絶縁層１３を半導体基板内に形成する。次に、基板
の表面上に半導体薄層１６を形成する。これに続いて基
板と反応して絶縁層を形成する不純物の２回目の注入と
第２埋設絶縁層を形成する焼鈍を行う。これら２つの埋
設絶縁層は連続して１つの厚い埋設絶縁層を形成しても
よく、また不連続で半導体層によって分離された２つの
埋設絶縁層を形成してもよい。所望の厚さの埋設絶縁層
が達成されるまで、または所望の数の埋設絶縁層が形成
されるまで、このサイクルを繰り返す。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、半導体プロ
セスに関し、更に詳しくは、埋設絶縁層を製作する方法
に関する。
セスに関し、更に詳しくは、埋設絶縁層を製作する方法
に関する。
【０００２】
【従来の技術および解決しようとする課題】シリコン・
オン・インシュレータ（ＳＯＩ）構造は、基板、基板上
の絶縁層、および絶縁層上の表面半導体層によって構成
される。ＳＯＩ構造は、シリコン薄層上に製作された集
積回路を基板から電気的に絶縁するために使用される。
埋設絶縁層は基板を表面半導体層から電気的に絶縁す
る。ＳＯＩ構造は、酸素注入分離法（ＳＩＭＯＸ：Ｓｅ
ｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔａｔｉｏｎｏ
ｆ ＯＸｙｇｅｎ） によって形成することができる。
代表的なＳＩＭＯＸ法は、酸素をシリコン基板またはシ
リコン・ウェーハのバルクに注入する段階によって構成
される。酸素注入の間およびこれに続く熱的焼鈍アニ−
ルの間に酸素はシリコンと反応して二酸化シリコン層を
形成する。基板内に形成される二酸化シリコン層は埋設
二酸化（酸化）シリコン層と呼ぶ。表面に残っているシ
リコンは表面シリコン層と呼ぶ。
オン・インシュレータ（ＳＯＩ）構造は、基板、基板上
の絶縁層、および絶縁層上の表面半導体層によって構成
される。ＳＯＩ構造は、シリコン薄層上に製作された集
積回路を基板から電気的に絶縁するために使用される。
埋設絶縁層は基板を表面半導体層から電気的に絶縁す
る。ＳＯＩ構造は、酸素注入分離法（ＳＩＭＯＸ：Ｓｅ
ｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔａｔｉｏｎｏ
ｆ ＯＸｙｇｅｎ） によって形成することができる。
代表的なＳＩＭＯＸ法は、酸素をシリコン基板またはシ
リコン・ウェーハのバルクに注入する段階によって構成
される。酸素注入の間およびこれに続く熱的焼鈍アニ−
ルの間に酸素はシリコンと反応して二酸化シリコン層を
形成する。基板内に形成される二酸化シリコン層は埋設
二酸化（酸化）シリコン層と呼ぶ。表面に残っているシ
リコンは表面シリコン層と呼ぶ。
【０００３】表面シリコン層と基板間の容量を低下せし
め、これらの間の破壊電圧を増加させるには、厚い埋設
酸化物層を形成することが望ましい。特にバイポーラ素
子または電力素子をＳＯＩ構造上に形成する場合、埋設
酸化物層の静電容量と破壊電圧は制御するべき重要な特
性である。従来のＳＩＭＯＸ法を使用して形成される埋
設酸化物層は、一般的に約０．３ミクロンの厚さに限定
されている。この厚さの埋設酸化物層の静電容量はある
種の用途にとっては高すぎ、したがってこの静電容量を
低下させるためには厚さを増加させることが望ましい。
更に、この厚さの埋設酸化物層の破壊電圧は高電圧電力
素子にとっては低い。
め、これらの間の破壊電圧を増加させるには、厚い埋設
酸化物層を形成することが望ましい。特にバイポーラ素
子または電力素子をＳＯＩ構造上に形成する場合、埋設
酸化物層の静電容量と破壊電圧は制御するべき重要な特
性である。従来のＳＩＭＯＸ法を使用して形成される埋
設酸化物層は、一般的に約０．３ミクロンの厚さに限定
されている。この厚さの埋設酸化物層の静電容量はある
種の用途にとっては高すぎ、したがってこの静電容量を
低下させるためには厚さを増加させることが望ましい。
更に、この厚さの埋設酸化物層の破壊電圧は高電圧電力
素子にとっては低い。
【０００４】埋設酸化物層の厚さを増加させる方法は、
非常に多量の酸素を基板に注入することによて達成され
る。しかし、その結果表面シリコン層に発生する転位密
度（ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ ）が注
入量と比例するため、この方法は受け入れることができ
ない。更に、表面シリコンの厚さは埋設酸化物層の厚さ
と別に制御することができない。多量の酸素を使用する
と、表面半導体層の厚さは減少し、転位密度は増加す
る。
非常に多量の酸素を基板に注入することによて達成され
る。しかし、その結果表面シリコン層に発生する転位密
度（ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ ）が注
入量と比例するため、この方法は受け入れることができ
ない。更に、表面シリコンの厚さは埋設酸化物層の厚さ
と別に制御することができない。多量の酸素を使用する
と、表面半導体層の厚さは減少し、転位密度は増加す
る。
【０００５】ここで、破壊電圧を改善し、埋設絶縁層の
静電容量を減少せしめる上で厚い埋設絶縁層を形成する
別の方法を提供することの有利さが理解できよう。
静電容量を減少せしめる上で厚い埋設絶縁層を形成する
別の方法を提供することの有利さが理解できよう。
【０００６】したがって、本発明の目的は、厚い埋設絶
縁層を形成する方法を提供することである。
縁層を形成する方法を提供することである。
【０００７】本発明の他の目的は、埋設絶縁層の破壊電
圧を増加させる方法を提供することである。
圧を増加させる方法を提供することである。
【０００８】本発明の更に他の目的は、埋設絶縁層の静
電容量を低下させる方法を提供することである。
電容量を低下させる方法を提供することである。
【０００９】本発明の更に他の目的は、酸素を注入する
ことによって発生する転位の密度が実質的に低下した厚
い埋設絶縁層を形成する方法を提供することである。
ことによって発生する転位の密度が実質的に低下した厚
い埋設絶縁層を形成する方法を提供することである。
【００１０】本発明の更に他の目的は、表面シリコン層
の厚さとは別に埋設絶縁層の厚さを制御する方法を提供
することである。
の厚さとは別に埋設絶縁層の厚さを制御する方法を提供
することである。
【００１１】本発明の更に他の目的は、多重埋設絶縁層
を形成する方法を提供することである。
を形成する方法を提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、上記お
よびその他の目的と利点は、多重エピタキシャル成長／
注入／焼鈍（アニ−ル）サイクルによって達成される。
基板と反応して絶縁層を形成する不純物を注入し、次い
でこの基板を焼鈍して反応を完了すると共にイオン注入
による損傷を削減することによって第１埋設絶縁層がこ
の半導体基板内に形成される。続いて半導体薄層が基板
の表面にエピタキシャル成長される。エピタキシャル成
長中にいくつかの転位対が消滅するためエピタキシャル
層内の欠陥密度が低下する。これに続いて基板と反応し
て絶縁層を形成する不純物の別のイオン注入と第２埋設
層を形成するための焼鈍が行われる。第２埋設絶縁層は
第１埋設絶縁層と連続していても連続していなくてもよ
い。これらが不連続である場合、挟み込んだシリコン層
を電気的遮蔽板または埋設接触板として使用することが
できる。第２埋設絶縁層は第１埋設絶縁層とは異なった
絶縁材料であってもよい。このエピタキシャル成長／注
入／焼鈍サイクルを繰り返して所望の厚さの連続した埋
設絶縁層または複数の不連続埋設絶縁層を形成すること
ができる。
よびその他の目的と利点は、多重エピタキシャル成長／
注入／焼鈍（アニ−ル）サイクルによって達成される。
基板と反応して絶縁層を形成する不純物を注入し、次い
でこの基板を焼鈍して反応を完了すると共にイオン注入
による損傷を削減することによって第１埋設絶縁層がこ
の半導体基板内に形成される。続いて半導体薄層が基板
の表面にエピタキシャル成長される。エピタキシャル成
長中にいくつかの転位対が消滅するためエピタキシャル
層内の欠陥密度が低下する。これに続いて基板と反応し
て絶縁層を形成する不純物の別のイオン注入と第２埋設
層を形成するための焼鈍が行われる。第２埋設絶縁層は
第１埋設絶縁層と連続していても連続していなくてもよ
い。これらが不連続である場合、挟み込んだシリコン層
を電気的遮蔽板または埋設接触板として使用することが
できる。第２埋設絶縁層は第１埋設絶縁層とは異なった
絶縁材料であってもよい。このエピタキシャル成長／注
入／焼鈍サイクルを繰り返して所望の厚さの連続した埋
設絶縁層または複数の不連続埋設絶縁層を形成すること
ができる。
【００１３】
【実施例】図１は、最初の製作段階における本発明の一
実施例の拡大断面図を示す。まず、半導体ウェーハのバ
ルクすなわち基板１０を設ける。この実施例では基板１
０はシリコンであるが、その他の半導体材料を使用する
こともできる。次に、酸素、窒素等の基板１０と反応し
て絶縁層を形成する不純物が基板１０にイオン注入され
る。ここで説明する実施例の場合、この不純物は酸素１
１にょって構成される。酸素１１を注入する場合の注入
量とエネルギーによって、酸素１１がどの程度基板１０
内に注入されるかが決まる。１つの例では、約１．８ｘ
１０18ａｔｏｍｓ／ｃｍ2 の酸素１１の注入量と約２
００ｋｅＶのエネルギーを使用すると、その結果、最大
濃度の酸素１１が基板１０に対して約０．３０ミクロン
の深さに注入される。使用されるイオン注入の量とエネ
ルギーは、一般的に従来のＳＩＭＯＸ工程で使用される
ものと同じである。
実施例の拡大断面図を示す。まず、半導体ウェーハのバ
ルクすなわち基板１０を設ける。この実施例では基板１
０はシリコンであるが、その他の半導体材料を使用する
こともできる。次に、酸素、窒素等の基板１０と反応し
て絶縁層を形成する不純物が基板１０にイオン注入され
る。ここで説明する実施例の場合、この不純物は酸素１
１にょって構成される。酸素１１を注入する場合の注入
量とエネルギーによって、酸素１１がどの程度基板１０
内に注入されるかが決まる。１つの例では、約１．８ｘ
１０18ａｔｏｍｓ／ｃｍ2 の酸素１１の注入量と約２
００ｋｅＶのエネルギーを使用すると、その結果、最大
濃度の酸素１１が基板１０に対して約０．３０ミクロン
の深さに注入される。使用されるイオン注入の量とエネ
ルギーは、一般的に従来のＳＩＭＯＸ工程で使用される
ものと同じである。
【００１４】図２は、焼鈍後の図１の構造を示す。焼鈍
は、表面の損傷を防止するためにアルゴンのような不活
性ガスと少量の酸素によって構成される雰囲気内で約１
２５０℃ないし１３００℃の温度で２ないし６時間行わ
れるのが望ましい。しかし、より高い温度またはより低
い温度を使用することも可能であり、酸素を使用しなく
てもよい。焼鈍後、埋設絶縁層、すなわち本実施例では
埋設酸化物層１３は酸素１１が注入された基板１０内で
完全に形成される。注入は約５００ないし６００℃の温
度で行われているため、埋設酸化物層１３の一部は酸素
１１のイオン注入中に実際には形成されるが、これは便
宜上図１には図示されていない。したがって、焼鈍によ
って埋設酸化物層１３の形成が完了する。ここで埋設酸
化物層１３上の基板の部分を表面半導体層１４とよぶ。
多量のイオン注入を行うことによって半導体基板１０の
結晶格子に大きな損傷の発生することは避けられない。
結晶格子の損傷は、熱による焼鈍後、糸状の転位１５に
変換される。糸状の転位１５は、表面シリコン層１４と
埋設酸化物層１３との間の界面で発生し、上方向に広が
って表面半導体層１４の表面で終了する。糸状の転位の
ある物は表面にまでは広がらないがその理由は、糸状の
転位１５のある物は完全なループを形成するからであ
る。工程のこの段階において、埋設酸化物層１３は一般
的に約０．３ミクロンの厚さである。図２に示す構造
は、従来から形成されているＳＩＭＯＸ構造であっても
よい。
は、表面の損傷を防止するためにアルゴンのような不活
性ガスと少量の酸素によって構成される雰囲気内で約１
２５０℃ないし１３００℃の温度で２ないし６時間行わ
れるのが望ましい。しかし、より高い温度またはより低
い温度を使用することも可能であり、酸素を使用しなく
てもよい。焼鈍後、埋設絶縁層、すなわち本実施例では
埋設酸化物層１３は酸素１１が注入された基板１０内で
完全に形成される。注入は約５００ないし６００℃の温
度で行われているため、埋設酸化物層１３の一部は酸素
１１のイオン注入中に実際には形成されるが、これは便
宜上図１には図示されていない。したがって、焼鈍によ
って埋設酸化物層１３の形成が完了する。ここで埋設酸
化物層１３上の基板の部分を表面半導体層１４とよぶ。
多量のイオン注入を行うことによって半導体基板１０の
結晶格子に大きな損傷の発生することは避けられない。
結晶格子の損傷は、熱による焼鈍後、糸状の転位１５に
変換される。糸状の転位１５は、表面シリコン層１４と
埋設酸化物層１３との間の界面で発生し、上方向に広が
って表面半導体層１４の表面で終了する。糸状の転位の
ある物は表面にまでは広がらないがその理由は、糸状の
転位１５のある物は完全なループを形成するからであ
る。工程のこの段階において、埋設酸化物層１３は一般
的に約０．３ミクロンの厚さである。図２に示す構造
は、従来から形成されているＳＩＭＯＸ構造であっても
よい。
【００１５】図３は、更に処理された図２の構造を示
す。半導体層１６は好ましくは技術上周知の標準的なエ
ピタキシャル成長法によって表面半導体層１４上に成長
される。半導体層１６は基板１０と同じ型であり、した
がって本実施例ではシリコンである。半導体層１６の選
択された厚さは、図４を参照して説明するように、酸素
を注入するために使用される注入量とエネルギーによっ
て決まる。半導体層１６のエピタキシャル成長の間、糸
状の転位１５はこれに対して広がるが、一部の糸状転位
１５は完全なループ内に現れ広がることを終了すること
によって消滅する。したがって、半導体層１６の上部に
おける転位密度は最初の表面半導体層１４の表面におけ
る転位密度よりもかなり低下する。
す。半導体層１６は好ましくは技術上周知の標準的なエ
ピタキシャル成長法によって表面半導体層１４上に成長
される。半導体層１６は基板１０と同じ型であり、した
がって本実施例ではシリコンである。半導体層１６の選
択された厚さは、図４を参照して説明するように、酸素
を注入するために使用される注入量とエネルギーによっ
て決まる。半導体層１６のエピタキシャル成長の間、糸
状の転位１５はこれに対して広がるが、一部の糸状転位
１５は完全なループ内に現れ広がることを終了すること
によって消滅する。したがって、半導体層１６の上部に
おける転位密度は最初の表面半導体層１４の表面におけ
る転位密度よりもかなり低下する。
【００１６】図４は、酸素１７の別のイオン注入を行っ
た後の図３の構造を示す。この実施例では、酸素１７の
最高濃度は表面半導体層１４の中間に位置している。酸
素１７が表面半導体層１４に注入される深さは、イオン
注入に使用される注入量とエネルギーおよび半導体層１
６の厚さによって決まる。
た後の図３の構造を示す。この実施例では、酸素１７の
最高濃度は表面半導体層１４の中間に位置している。酸
素１７が表面半導体層１４に注入される深さは、イオン
注入に使用される注入量とエネルギーおよび半導体層１
６の厚さによって決まる。
【００１７】図５は、焼鈍を行った後の図４の構造示
す。図２を参照して前に使用した焼鈍を使用することが
できる。表面半導体層１４のシリコンは酸素１７と反応
してこの表面半導体層１４を埋設酸化物層１８に変換す
る。埋設酸化物層１８と埋設酸化物層１３との間の界面
は点線によって示されているが、この理由は、両方の層
によって、約０．５ないし０．６ミクロンの厚さの連続
した埋設酸化物層２０が実際には形成されているからで
ある。埋設酸化物層１８は層１４よりも転位密度が低い
新しく成長された半導体層１６を介して酸素をイオン注
入することによって形成されているから、ＳＩＭＯＸの
品質が改善される。更に、表面半導体層１６と呼ぶこと
のできる半導体層１６の厚さは連続埋設酸化物層２０の
厚さから独立している。図３ないし図５に示す工程の段
階、すなわち半導体層の成長／注入／焼鈍サイクルは、
連続した埋設半導体層２０が所望の厚さになるまで反復
することができる。したがって、埋設酸化物層２０は低
い静電容量と高い破壊電圧並びに低い欠陥密度を得るの
に十分な厚さに形成することができる。
す。図２を参照して前に使用した焼鈍を使用することが
できる。表面半導体層１４のシリコンは酸素１７と反応
してこの表面半導体層１４を埋設酸化物層１８に変換す
る。埋設酸化物層１８と埋設酸化物層１３との間の界面
は点線によって示されているが、この理由は、両方の層
によって、約０．５ないし０．６ミクロンの厚さの連続
した埋設酸化物層２０が実際には形成されているからで
ある。埋設酸化物層１８は層１４よりも転位密度が低い
新しく成長された半導体層１６を介して酸素をイオン注
入することによって形成されているから、ＳＩＭＯＸの
品質が改善される。更に、表面半導体層１６と呼ぶこと
のできる半導体層１６の厚さは連続埋設酸化物層２０の
厚さから独立している。図３ないし図５に示す工程の段
階、すなわち半導体層の成長／注入／焼鈍サイクルは、
連続した埋設半導体層２０が所望の厚さになるまで反復
することができる。したがって、埋設酸化物層２０は低
い静電容量と高い破壊電圧並びに低い欠陥密度を得るの
に十分な厚さに形成することができる。
【００１８】図６は、本発明の第２実施例にしたがって
さらに製作工程を経た図３の構造を示す。図５に示す実
施例を変形して埋設酸化物層１８が埋設酸化物層１３と
連続しないようにすることができる。これは、半導体層
１５の厚さを増加させるおよび（または）イオン注入エ
ネルギーと酸素１７の注入量を削減することによって達
成することができる。埋設酸化物層１８と１３との間に
はさまれた半導体層１４は、電気的遮蔽シールド板また
は埋設導電板として使用することができる。更に、埋設
酸化物層１３または１８のいずれかは埋設酸化物層の代
わりに埋設窒化層であってもよい。窒化物の絶縁強度は
酸化物の強度の２倍であるから、この実施例は、上部半
導体層１６と基板１０との間のより高い破壊電圧に耐え
ることができる。
さらに製作工程を経た図３の構造を示す。図５に示す実
施例を変形して埋設酸化物層１８が埋設酸化物層１３と
連続しないようにすることができる。これは、半導体層
１５の厚さを増加させるおよび（または）イオン注入エ
ネルギーと酸素１７の注入量を削減することによって達
成することができる。埋設酸化物層１８と１３との間に
はさまれた半導体層１４は、電気的遮蔽シールド板また
は埋設導電板として使用することができる。更に、埋設
酸化物層１３または１８のいずれかは埋設酸化物層の代
わりに埋設窒化層であってもよい。窒化物の絶縁強度は
酸化物の強度の２倍であるから、この実施例は、上部半
導体層１６と基板１０との間のより高い破壊電圧に耐え
ることができる。
【００１９】
【発明の効果】厚い埋設酸化物層または多数の埋設酸化
物層を形成する改善された方法が提供されたことが理解
できる。本発明の方法を使用することによって、高い破
壊電圧と低い静電容量を有する埋設絶縁層を製作するこ
とができる。更に、エピタキシャル層内の欠陥密度は低
くなる。多数の埋設絶縁層もまた得ることができる。
物層を形成する改善された方法が提供されたことが理解
できる。本発明の方法を使用することによって、高い破
壊電圧と低い静電容量を有する埋設絶縁層を製作するこ
とができる。更に、エピタキシャル層内の欠陥密度は低
くなる。多数の埋設絶縁層もまた得ることができる。
【図１ないし図５】本発明の第１実施例による異なった
製作段階における構造の拡大断面図を示す。
製作段階における構造の拡大断面図を示す。
【図６】本発明の第２実施例による製作の特定の段階に
おける構造の拡大断面図を示す。
おける構造の拡大断面図を示す。
１０ 基板 １１ 酸素 １３ 埋設酸化物層 １４ 表面半導体層 １５ 糸状変位 １６ 半導体層 １７ 酸素 １８ 埋設酸化物層 ２０ 連続埋設酸化物層
Claims (4)
- 【請求項１】半導体基板（１０）を設ける段階；半導体
基板（１０）内で反応して絶縁層を所定の深さに形成す
る第１不純物（１１）を注入する段階；前記半導体基板
（１０）を焼鈍して前記半導体基板（１０）内に第１埋
設絶縁層（１３）を形成する段階であって、前記埋設絶
縁層（１３）上の前記半導体基板（１０）の一部に表面
半導体層（１４）を形成する前記段階；前記表面半導体
層（１４）上に半導体層（１６）を形成する段階；表面
半導体層（１４）および半導体層（１６）内で反応して
絶縁層を形成する第２不純物（１７）を注入する段階；
および前記半導体基板（１０）を焼鈍して第２埋設絶縁
層を形成する段階；によって構成されることを特徴とす
る埋設絶縁層を製作する方法。 - 【請求項２】半導体基板（１０）を設ける段階；前記半
導体基板（１０）内で反応して絶縁層を所定の深さに形
成する第１不純物（１１）を注入する段階；前記半導体
基板（１０）を焼鈍して前記半導体基板（１０）内に第
１埋設絶縁層（１３）を形成する段階であって、前記埋
設絶縁層（１３）上の前記半導体基板（１０）の一部に
表面半導体層（１４）を形成する前記段階；前記表面半
導体層（１４）上に半導体層（１６）を形成する段階；
表面半導体層（１４）および半導体層（１６）内で反応
して絶縁層を形成する第２不純物（１７）を注入する段
階；前記半導体基板（１０）を焼鈍して第２埋設絶縁層
を形成する段階；およびすべての埋設絶縁層（１３およ
び１８）の所望の合計厚さが達成されるまで、半導体層
（１６）を形成する段階，反応して絶縁層を形成する第
２不純物（１７）を注入する段階および半導体基板を焼
鈍する段階を反復する段階；によって構成されることを
特徴とする埋設絶縁層を製作する方法。 - 【請求項３】半導体基板（１０），前記半導体基板（１
０）上の第１埋設絶縁層（１３）および前記第１埋設絶
縁層（１３）上の表面半導体層（１４）によって構成さ
れる構造を設ける段階；前記表面半導体層（１４）上に
半導体層（１６）を形成する段階；不純物（１７）の最
大濃度が前記表面半導体層（１４）内に位置するように
前記表面半導体層（１４）と反応を行って絶縁層を形成
する前記不純物（１７）を注入する段階；および前記構
造を焼鈍して第２埋設絶縁層（１８）を形成する段階で
あって、前記第２埋設絶縁層（１８）は前記第１埋設絶
縁層（１３）と連続している前記段階；によって構成さ
れることを特徴とする埋設絶縁層を製作する方法。 - 【請求項４】 厚い埋設絶縁層を有する半導体構造を製
作する方法において、前記方法は；基板（１０），前記
基板（１０）上の埋設絶縁層（１３）および前記埋設絶
縁層（１３）上の表面半導体層（１４）を有する構造を
形成する段階であって、前記埋設絶縁層（１３）は多重
半導体層の成長、絶縁層を形成するために反応する不純
物のイオン注入および焼鈍サイクルによって形成される
前記段階；によって構成されることを特徴とする厚い埋
設絶縁層を有する半導体構造を製作する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US502906 | 1983-07-14 | ||
| US07/502,906 US5143858A (en) | 1990-04-02 | 1990-04-02 | Method of fabricating buried insulating layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308069A true JPH05308069A (ja) | 1993-11-19 |
Family
ID=23999905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3092670A Pending JPH05308069A (ja) | 1990-04-02 | 1991-04-01 | 埋設絶縁層の製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5143858A (ja) |
| JP (1) | JPH05308069A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3291510B2 (ja) * | 1992-03-31 | 2002-06-10 | シャープ株式会社 | 半導体装置 |
| IT1255764B (it) * | 1992-05-15 | 1995-11-15 | Enichem | Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici. |
| US5429955A (en) * | 1992-10-26 | 1995-07-04 | Texas Instruments Incorporated | Method for constructing semiconductor-on-insulator |
| US5278077A (en) * | 1993-03-10 | 1994-01-11 | Sharp Microelectronics Technology, Inc. | Pin-hole patch method for implanted dielectric layer |
| JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
| US5661044A (en) * | 1993-11-24 | 1997-08-26 | Lockheed Martin Energy Systems, Inc. | Processing method for forming dislocation-free SOI and other materials for semiconductor use |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| JP3211233B2 (ja) * | 1998-08-31 | 2001-09-25 | 日本電気株式会社 | Ｓｏｉ基板及びその製造方法 |
| FR2810793B1 (fr) * | 2000-06-23 | 2003-09-05 | St Microelectronics Sa | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
| US6531375B1 (en) | 2001-09-18 | 2003-03-11 | International Business Machines Corporation | Method of forming a body contact using BOX modification |
| US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
| FR2942073B1 (fr) * | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
| CN105845544B (zh) * | 2015-01-14 | 2021-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和电子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5459090A (en) * | 1977-10-19 | 1979-05-12 | Nec Corp | Semiconductor device and its manufacture |
| JPS57211749A (en) * | 1981-06-23 | 1982-12-25 | Nec Corp | Manufacture of dielectric separating substrate |
| JPS5860556A (ja) * | 1981-10-06 | 1983-04-11 | Fujitsu Ltd | 半導体装置の製法 |
| JPS6279612A (ja) * | 1985-10-02 | 1987-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4863878A (en) * | 1987-04-06 | 1989-09-05 | Texas Instruments Incorporated | Method of making silicon on insalator material using oxygen implantation |
-
1990
- 1990-04-02 US US07/502,906 patent/US5143858A/en not_active Expired - Lifetime
-
1991
- 1991-04-01 JP JP3092670A patent/JPH05308069A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5143858A (en) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2998724B2 (ja) | 張り合わせｓｏｉ基板の製造方法 | |
| US4786608A (en) | Technique for forming electric field shielding layer in oxygen-implanted silicon substrate | |
| US5436175A (en) | Shallow SIMOX processing method using molecular ion implantation | |
| TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
| US5429955A (en) | Method for constructing semiconductor-on-insulator | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| US7232743B2 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
| US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
| KR910009318B1 (ko) | 반도체 장치의 제조 및 고내압 파묻음 절연막 형성방법 | |
| CN108028170B (zh) | 贴合式soi晶圆的制造方法 | |
| US7285475B2 (en) | Integrated circuit having a device wafer with a diffused doped backside layer | |
| US5143858A (en) | Method of fabricating buried insulating layers | |
| JP2006351612A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR0161611B1 (ko) | 반도체 장치의 제조방법 | |
| KR100664000B1 (ko) | Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 | |
| JPH05326542A (ja) | 半導体装置及びその製造方法 | |
| JPH09106984A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| EP1144712A1 (en) | Multiple-thickness gate oxide formed by oxygen implantation | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| KR100511654B1 (ko) | Ｓｉｍｏｘ 기판의 제조방법 및 ｓｉｍｏｘ 기판 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| JPS6325508B2 (ja) | ||
| KR20030076627A (ko) | Ｓｏｉ 재료의 제조 방법 |