JPH05308258A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH05308258A JPH05308258A JP3115113A JP11511391A JPH05308258A JP H05308258 A JPH05308258 A JP H05308258A JP 3115113 A JP3115113 A JP 3115113A JP 11511391 A JP11511391 A JP 11511391A JP H05308258 A JPH05308258 A JP H05308258A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- noise
- input
- passive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】フリップフロップに入力するクロック信号など
のノイズを除去するノイズ除去回路に関し、受動素子に
入力される前に発生したノイズを除去し、受動素子の誤
動作を防止することを目的とする。 【構成】駆動素子１と受動素子２の間に、駆動素子１の
出力ｄが入力する遅延素子３と、該遅延素子３の出力ｅ
と前記駆動素子１の出力ｄが入力するアンド回路４を設
けるように構成する。
のノイズを除去するノイズ除去回路に関し、受動素子に
入力される前に発生したノイズを除去し、受動素子の誤
動作を防止することを目的とする。 【構成】駆動素子１と受動素子２の間に、駆動素子１の
出力ｄが入力する遅延素子３と、該遅延素子３の出力ｅ
と前記駆動素子１の出力ｄが入力するアンド回路４を設
けるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、駆動素子から受動素子
に伝送される信号上に発生するノイズを除去するノイズ
除去回路に関する。近年のシステムおよび使用素子の高
速化に伴い、数ナノ秒程度のノイズについても無視でき
なくなってきた。例えば、フリップフロップ素子のクロ
ック入力に数ナノ秒のノイズが発生した場合、受動素子
側ではそのノイズを正常信号として認識し、誤動作する
ことがあるため、これを防止する回路が必要となる。
に伝送される信号上に発生するノイズを除去するノイズ
除去回路に関する。近年のシステムおよび使用素子の高
速化に伴い、数ナノ秒程度のノイズについても無視でき
なくなってきた。例えば、フリップフロップ素子のクロ
ック入力に数ナノ秒のノイズが発生した場合、受動素子
側ではそのノイズを正常信号として認識し、誤動作する
ことがあるため、これを防止する回路が必要となる。
【０００２】
【従来の技術】従来の信号伝送回路としては、例えば図
３に示すようなものがある。図３において、１はドライ
バなどの駆動素子、２はフリップフロップなどの受動素
子である。駆動素子１の出力をクロック信号ａとする
と、受動素子２は入力したクロック信号ａに基づいてパ
ルス信号ｂを出力する。
３に示すようなものがある。図３において、１はドライ
バなどの駆動素子、２はフリップフロップなどの受動素
子である。駆動素子１の出力をクロック信号ａとする
と、受動素子２は入力したクロック信号ａに基づいてパ
ルス信号ｂを出力する。
【０００３】すなわち、受動素子２は、クロック信号ａ
の立上りにより、所定の遅延時間をおいて立上りまたは
立下って、所定パルス幅のパルス信号ｂを出力する。こ
こで、図４に示すように、駆動素子１と受動素子２の間
にノイズｃ（例えば、パターン間で発生するクロストー
クノイズ）が発生した場合、受動素子２はそのノイズｃ
を正常なクロック信号ａと認識して、動作（クロッキン
グ）してしまう。
の立上りにより、所定の遅延時間をおいて立上りまたは
立下って、所定パルス幅のパルス信号ｂを出力する。こ
こで、図４に示すように、駆動素子１と受動素子２の間
にノイズｃ（例えば、パターン間で発生するクロストー
クノイズ）が発生した場合、受動素子２はそのノイズｃ
を正常なクロック信号ａと認識して、動作（クロッキン
グ）してしまう。
【０００４】
【発明が解決しようとする課題】駆動素子と受動素子か
らなる信号伝送回路にあっては、前述したように、駆動
素子から受動素子に正常に伝送されている信号波形上
に、何らの悪影響でノイズが発生した場合、受動素子は
そのノイズを受信して、誤動作を起こしてしまう。本発
明は、このような従来の問題点に鑑みてなされたもので
あって、受動素子に入力される前に発生したノイズを除
去し、受動素子の誤動作を防止するようにしたノイズ除
去回路を提供することを目的としている。
らなる信号伝送回路にあっては、前述したように、駆動
素子から受動素子に正常に伝送されている信号波形上
に、何らの悪影響でノイズが発生した場合、受動素子は
そのノイズを受信して、誤動作を起こしてしまう。本発
明は、このような従来の問題点に鑑みてなされたもので
あって、受動素子に入力される前に発生したノイズを除
去し、受動素子の誤動作を防止するようにしたノイズ除
去回路を提供することを目的としている。
【０００５】
【発明が解決しようとする課題】前記目的を達成するた
めに、本発明は、図１に示すように、駆動素子１と受動
素子２の間に、駆動素子１の出力ｄが入力する遅延素子
３と、該遅延素子３の出力ｅと前記駆動素子１の出力ｄ
が入力するアンド回路４を設けたものである。
めに、本発明は、図１に示すように、駆動素子１と受動
素子２の間に、駆動素子１の出力ｄが入力する遅延素子
３と、該遅延素子３の出力ｅと前記駆動素子１の出力ｄ
が入力するアンド回路４を設けたものである。
【０００６】
【作用】駆動素子の出力にノイズ、例えばパターン間で
発生するクロストークノイズが発生した場合でも、駆動
素子の出力を遅延される遅延素子の出力と駆動素子の出
力のアンドをアンド回路によりとるので、ノイズを除去
することができる。その結果、受動素子の誤動作を防止
することができる。
発生するクロストークノイズが発生した場合でも、駆動
素子の出力を遅延される遅延素子の出力と駆動素子の出
力のアンドをアンド回路によりとるので、ノイズを除去
することができる。その結果、受動素子の誤動作を防止
することができる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１および図２は本発明の一実施例を示す図であ
る。図１において、１はドライバなどの駆動素子、２は
フリップフロップなどの受動素子である。駆動素子１と
受動素子２の間には、駆動素子１が出力する信号ｄが入
力し、信号ｅを出力する遅延素子３と、駆動素子１が出
力する信号ｄと遅延素子３が出力する信号ｅが入力し、
信号ｆを出力するアンド回路４からなるノイズ除去回路
５が設けられている。
する。図１および図２は本発明の一実施例を示す図であ
る。図１において、１はドライバなどの駆動素子、２は
フリップフロップなどの受動素子である。駆動素子１と
受動素子２の間には、駆動素子１が出力する信号ｄが入
力し、信号ｅを出力する遅延素子３と、駆動素子１が出
力する信号ｄと遅延素子３が出力する信号ｅが入力し、
信号ｆを出力するアンド回路４からなるノイズ除去回路
５が設けられている。
【０００８】受動素子２は信号ｆの入力により、信号ｇ
を出力する。駆動素子１が出力する信号ｄは、一定周期
のロック信号とする。遅延素子３が出力する信号ｅは、
所定の遅延時間をもつ、信号ｄと同じ波形の信号であ
る。信号ｄと信号ｅが入力するアンド回路４が出力する
信号ｆは信号ｅの立上りに同期して立上り、信号ｄの立
下りに同期して立下るパルス信号である。
を出力する。駆動素子１が出力する信号ｄは、一定周期
のロック信号とする。遅延素子３が出力する信号ｅは、
所定の遅延時間をもつ、信号ｄと同じ波形の信号であ
る。信号ｄと信号ｅが入力するアンド回路４が出力する
信号ｆは信号ｅの立上りに同期して立上り、信号ｄの立
下りに同期して立下るパルス信号である。
【０００９】このパルス信号ｆが入力する受動素子２
は、信号ｆの立上りで立上り、または立下る信号ｇを出
力する。ここで、図２に示すように、駆動素子１が出力
する信号ｄにノイズｈが発生した場合、信号ｄと信号ｅ
のアンドを取っているので、ノイズｉの立上りに同期し
て、信号ｆが立上ることがなく、また、ノイズｈの立下
りに同期して、信号ｆが立下ることがない。
は、信号ｆの立上りで立上り、または立下る信号ｇを出
力する。ここで、図２に示すように、駆動素子１が出力
する信号ｄにノイズｈが発生した場合、信号ｄと信号ｅ
のアンドを取っているので、ノイズｉの立上りに同期し
て、信号ｆが立上ることがなく、また、ノイズｈの立下
りに同期して、信号ｆが立下ることがない。
【００１０】このように、駆動素子１が出力する信号ｄ
にノイズｈが発生しても、受動素子２に入力する前にノ
イズｈを除去することができ、受動素子２の誤動作を防
止することができる。
にノイズｈが発生しても、受動素子２に入力する前にノ
イズｈを除去することができ、受動素子２の誤動作を防
止することができる。
【００１１】
【発明の効果】以上説明してきたように、本発明によれ
ば、駆動素子と受動素子の間に遅延素子とアンド回路を
設けて、駆動素子の出力と遅延素子の出力のアンドをと
るようにしたため、受動素子に入力する前にノイズを除
去することができ、受動素子の誤動作を防止することが
できる。
ば、駆動素子と受動素子の間に遅延素子とアンド回路を
設けて、駆動素子の出力と遅延素子の出力のアンドをと
るようにしたため、受動素子に入力する前にノイズを除
去することができ、受動素子の誤動作を防止することが
できる。
【図１】本発明の一実施例を示す回路図
【図２】タイムチャート
【図３】従来例を示す回路図
【図４】従来のタイムチャート
１：駆動素子 ２：受動素子 ３：遅延素子 ４：アンド回路 ５：ノイズ除去回路
フロントページの続き (72)発明者 登坂 正喜 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】駆動素子（１）と受動素子（２）の間に、
駆動素子（１）の出力（ｄ）が入力する遅延素子（３）
と、該遅延素子（３）の出力（ｅ）と前記駆動素子
（１）の出力（ｄ）が入力するアンド回路（４）を設け
たことを特徴とするノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115113A JPH05308258A (ja) | 1991-05-21 | 1991-05-21 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3115113A JPH05308258A (ja) | 1991-05-21 | 1991-05-21 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308258A true JPH05308258A (ja) | 1993-11-19 |
Family
ID=14654567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3115113A Withdrawn JPH05308258A (ja) | 1991-05-21 | 1991-05-21 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308258A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445753B1 (en) | 1997-08-04 | 2002-09-03 | Infineon Technologies Ag | Method and circuit configuration for processing digital signals |
| JP2013147941A (ja) * | 2012-01-17 | 2013-08-01 | Denso Corp | インジェクタ駆動装置 |
-
1991
- 1991-05-21 JP JP3115113A patent/JPH05308258A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445753B1 (en) | 1997-08-04 | 2002-09-03 | Infineon Technologies Ag | Method and circuit configuration for processing digital signals |
| JP2013147941A (ja) * | 2012-01-17 | 2013-08-01 | Denso Corp | インジェクタ駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0335547B1 (en) | A metastable prevention circuit | |
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| US4740891A (en) | Asynchronous state machine | |
| US6535057B2 (en) | Programmable glitch filter | |
| WO1996021276A1 (en) | Clock noise filter for integrated circuits | |
| US4282488A (en) | Noise eliminator circuit | |
| JPS62131631A (ja) | デジタル自走クロツク同期回路 | |
| KR100547399B1 (ko) | 디지탈신호의처리방법및회로장치 | |
| DE102005010056A1 (de) | Rücksetzschaltungsanordnung für eine integrierte Schaltung | |
| GB2192466A (en) | Integrated circuit with a frequency dividing test function | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| SU1587551A1 (ru) | Фотоэлектрическое считывающее устройство | |
| JPH11214964A (ja) | ノイズ除去装置 | |
| SU1262709A2 (ru) | Устройство дл контрол серий импульсов | |
| SU1737715A1 (ru) | Устройство допускового контрол длительности импульсов | |
| JP2701544B2 (ja) | シフトクロック生成回路 | |
| JPH07200363A (ja) | ウォッチドッグタイマー制御回路 | |
| JPH0522089A (ja) | データ処理信号生成回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH09148900A (ja) | 誤動作防止回路 | |
| JPH0537390A (ja) | データ処理信号生成回路 | |
| KR950006887Y1 (ko) | 펄스 모서리 검출회로 | |
| JPH0449409A (ja) | パラレルインターフエイス用雑音防止回路 | |
| SU1185585A1 (ru) | Формирователь импульсов | |
| SU617845A1 (ru) | Устройство контрол двоичного счетчика |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |