JPH05308281A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JPH05308281A JPH05308281A JP4081279A JP8127992A JPH05308281A JP H05308281 A JPH05308281 A JP H05308281A JP 4081279 A JP4081279 A JP 4081279A JP 8127992 A JP8127992 A JP 8127992A JP H05308281 A JPH05308281 A JP H05308281A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- output
- resistor
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000010408 sweeping Methods 0.000 claims abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】アナログＰＬＬ回路の同期外れの検出を行なう
回路の簡素化をはかり、さらに周波数切り換え時におけ
る誤動作を防止できる同期検出回路を提供する。 【構成】電圧制御発振器２２と、入力される基準信号の
位相差に対応した電圧を出力するアナログ形位相比較器
２１と、その出力電圧を増幅するループ増幅器２３と、
同期外れの場合に電圧制御発振器の制御電圧を掃引する
サーチ・オシレータ２４とを備え、電圧制御発振器の制
御電圧端子から抵抗とコンデンサーを介して演算増幅器
１５の反転，非反転入力端子のそれぞれに抵抗を介して
接続し、演算増幅器の非反転入力端をアノードとするダ
イオード１１を接続し、演算増幅器の出力に抵抗１３と
コンデンサー１４よりなる低域通過フィルタを接続して
いる。
回路の簡素化をはかり、さらに周波数切り換え時におけ
る誤動作を防止できる同期検出回路を提供する。 【構成】電圧制御発振器２２と、入力される基準信号の
位相差に対応した電圧を出力するアナログ形位相比較器
２１と、その出力電圧を増幅するループ増幅器２３と、
同期外れの場合に電圧制御発振器の制御電圧を掃引する
サーチ・オシレータ２４とを備え、電圧制御発振器の制
御電圧端子から抵抗とコンデンサーを介して演算増幅器
１５の反転，非反転入力端子のそれぞれに抵抗を介して
接続し、演算増幅器の非反転入力端をアノードとするダ
イオード１１を接続し、演算増幅器の出力に抵抗１３と
コンデンサー１４よりなる低域通過フィルタを接続して
いる。
Description
【０００１】
【産業上の利用分野】本発明は同期検出回路に関し、特
にアナログ形位相比較器を使用したＰＬＬ回路を有する
同期検出回路における同期外れ検出機能を有する同期検
出回路に関する。
にアナログ形位相比較器を使用したＰＬＬ回路を有する
同期検出回路における同期外れ検出機能を有する同期検
出回路に関する。
【０００２】
【従来の技術】従来、この種の同期検出回路は図２に示
すように、アナログＰＬＬ回路は、電圧制御発振器２２
と、その出力信号と入力基準信号２１Ａとの位相差に応
じた電圧を出力する位相比較器２１と、出力された位相
比較器２１の電圧を増幅する増幅器２３と、同期外れ時
に動作するサーチオシレータ２４と同期外れ検出器３５
とを備えている。ここでＰＬＬ回路はよく知られている
ように、電圧制御発振器２２の出力位相を位相比較器２
１により、入力基準信号２１Ａの位相と比較し、位相比
較器２１から出力される位相差に応じた電圧を増幅器２
３を通じて電圧制御発振器２２の電圧制御端子に入力し
て、電圧制御発振器２２の出力位相を入力基準信号の出
力位相に一致させる方向に電圧制御発振器の発振周波数
を動かすといった動作を行う。この動作により電圧制御
発振器２２の位相を入力基準信号２１Ａの位相と常に同
期させている。今、アナログＰＬＬ回路が同期外れを起
こし、両者の出力信号の周波数が離れた場合に、位相比
較器２１では、周波数比較動作を行うことができないの
で、電圧制御発振器２２の制御電圧端に接続されている
サーチオシレータ２４が作動し、制御電圧を掃引するこ
とによって電圧制御発振器２２の出力周波数を掃引さ
せ、入力基準信号の周波数と一致する点を求めて同期引
き込みを行う方法を行っている。
すように、アナログＰＬＬ回路は、電圧制御発振器２２
と、その出力信号と入力基準信号２１Ａとの位相差に応
じた電圧を出力する位相比較器２１と、出力された位相
比較器２１の電圧を増幅する増幅器２３と、同期外れ時
に動作するサーチオシレータ２４と同期外れ検出器３５
とを備えている。ここでＰＬＬ回路はよく知られている
ように、電圧制御発振器２２の出力位相を位相比較器２
１により、入力基準信号２１Ａの位相と比較し、位相比
較器２１から出力される位相差に応じた電圧を増幅器２
３を通じて電圧制御発振器２２の電圧制御端子に入力し
て、電圧制御発振器２２の出力位相を入力基準信号の出
力位相に一致させる方向に電圧制御発振器の発振周波数
を動かすといった動作を行う。この動作により電圧制御
発振器２２の位相を入力基準信号２１Ａの位相と常に同
期させている。今、アナログＰＬＬ回路が同期外れを起
こし、両者の出力信号の周波数が離れた場合に、位相比
較器２１では、周波数比較動作を行うことができないの
で、電圧制御発振器２２の制御電圧端に接続されている
サーチオシレータ２４が作動し、制御電圧を掃引するこ
とによって電圧制御発振器２２の出力周波数を掃引さ
せ、入力基準信号の周波数と一致する点を求めて同期引
き込みを行う方法を行っている。
【０００３】ここで同期外れ検出回路３５は、電圧制御
発振器２２の制御電圧端子に接続され、同期外れ時にサ
ーチオシレータ２４によるサーチ波形を検出している。
発振器２２の制御電圧端子に接続され、同期外れ時にサ
ーチオシレータ２４によるサーチ波形を検出している。
【０００４】次にこの同期外れの動作を説明する。同期
状態にありサーチ波形が入力されていない状態において
は、回路に流れる電流は図３（ａ１）の矢印Ｐに示す方
向に流れる。この場合演算増幅器３４の反転入力端と非
反転入力端の間にはダイオード２８，２９の２個の電位
差がかかっている。反転入力端Ｖ２の方が非反転入力端
Ｖ３より電位が高いので、演算増幅器３４の出力にはマ
イナス電源電圧，−ＶＤが出力される。反転入力端の電
圧Ｖ２と非反転入力端の電圧Ｖ３と出力電圧Ｖｏｕｔの
関係を図３（ａ２）に示す。次にこのＰＬＬ回路が同期
外れを起こした場合にはサーチオシレータ２４が作動
し、これにより２個のダイオード２８，２９のどちらか
一方がオフとなり、他方がオン状態となる。図３（ｂ
１）ではダイオード２８がオンであり、２９がオフであ
る。したがって回路に流れる電流は、図３（ｂ１）の矢
印Ｑ１，Ｑ２に示す方向に流れる。この時演算増幅器３
４の反転入力端Ｖ２，と非反転入力端Ｖ３の電圧は、図
３（ｂ２）に示す様に変化する。各電流経路における抵
抗，コンデンサの時定数の違いにより、Ｖ２，Ｖ３の電
位関係が逆転する部分が生じる。このために演算増幅器
３４の出力電圧は−ＶＤよりＯＶ（接地電位）に変化す
る。よって同期状態では演算増幅器３４の出力は−ＶＤ
となり、非同期状態ではＯＶとなり、同期外れ検出を行
うようになっていた。
状態にありサーチ波形が入力されていない状態において
は、回路に流れる電流は図３（ａ１）の矢印Ｐに示す方
向に流れる。この場合演算増幅器３４の反転入力端と非
反転入力端の間にはダイオード２８，２９の２個の電位
差がかかっている。反転入力端Ｖ２の方が非反転入力端
Ｖ３より電位が高いので、演算増幅器３４の出力にはマ
イナス電源電圧，−ＶＤが出力される。反転入力端の電
圧Ｖ２と非反転入力端の電圧Ｖ３と出力電圧Ｖｏｕｔの
関係を図３（ａ２）に示す。次にこのＰＬＬ回路が同期
外れを起こした場合にはサーチオシレータ２４が作動
し、これにより２個のダイオード２８，２９のどちらか
一方がオフとなり、他方がオン状態となる。図３（ｂ
１）ではダイオード２８がオンであり、２９がオフであ
る。したがって回路に流れる電流は、図３（ｂ１）の矢
印Ｑ１，Ｑ２に示す方向に流れる。この時演算増幅器３
４の反転入力端Ｖ２，と非反転入力端Ｖ３の電圧は、図
３（ｂ２）に示す様に変化する。各電流経路における抵
抗，コンデンサの時定数の違いにより、Ｖ２，Ｖ３の電
位関係が逆転する部分が生じる。このために演算増幅器
３４の出力電圧は−ＶＤよりＯＶ（接地電位）に変化す
る。よって同期状態では演算増幅器３４の出力は−ＶＤ
となり、非同期状態ではＯＶとなり、同期外れ検出を行
うようになっていた。
【０００５】
【発明が解決しようとする課題】この従来の同期外れ検
出回路３５は同期外れ発生時に演算増幅器の反転、非反
転入力端子の電位関係を逆転させて同期外れ検出を行な
っているので、回路自体が複雑で抵抗，コンデンサ等の
定数設計が困難な欠点がある。さらに、このアナログＰ
ＬＬ回路において、周波数切り換えを行なった場合に、
一瞬同期外れ状態となり、サーチオシレータが作動して
サーチ波形が入力された後に再び同期する。この場合に
はサーチ波形は図４の破線で示す様に変化し、同期外れ
検出回路の演算増幅器３４の反転入力端と非反転入力端
の電圧Ｖ２，Ｖ３は図４の細線に示した様な変化をす
る。したがってサーチ波形の波形周期が長い場合にはａ
点でＶ２とＶ３の電位関係が再び逆転し、ａ−ｂ間では
演算増幅器３４の出力は図４の太線に示す様に−ＶＤと
なる。すなわち、周波数切り換え時には同期外れ検出回
路の出力波形が一瞬とぎれるという誤動作を起こすとい
った欠点もあった。
出回路３５は同期外れ発生時に演算増幅器の反転、非反
転入力端子の電位関係を逆転させて同期外れ検出を行な
っているので、回路自体が複雑で抵抗，コンデンサ等の
定数設計が困難な欠点がある。さらに、このアナログＰ
ＬＬ回路において、周波数切り換えを行なった場合に、
一瞬同期外れ状態となり、サーチオシレータが作動して
サーチ波形が入力された後に再び同期する。この場合に
はサーチ波形は図４の破線で示す様に変化し、同期外れ
検出回路の演算増幅器３４の反転入力端と非反転入力端
の電圧Ｖ２，Ｖ３は図４の細線に示した様な変化をす
る。したがってサーチ波形の波形周期が長い場合にはａ
点でＶ２とＶ３の電位関係が再び逆転し、ａ−ｂ間では
演算増幅器３４の出力は図４の太線に示す様に−ＶＤと
なる。すなわち、周波数切り換え時には同期外れ検出回
路の出力波形が一瞬とぎれるという誤動作を起こすとい
った欠点もあった。
【０００６】
【課題を解決するための手段】本発明の同期検出回路
は、電圧制御発振器と、入力される基準信号の位相差に
対応した電圧を出力するアナログ形位相比較器と、その
出力電圧を増幅するループ増幅器と、同期外れの場合に
前記電圧制御発振器の制御電圧を掃引するサーチ・オシ
レータとを備え、前記電圧制御発振器の制御電圧端子か
ら抵抗とコンデンサーを介して演算増幅器の反転，非反
転入力端子のそれぞれに抵抗を介して接続し、前記演算
増幅器の非反転入力端をアノードするダイオードを接続
し、前記演算増幅器の出力に抵抗とコンデンサーよりな
る低域通過フィルタを接続している。
は、電圧制御発振器と、入力される基準信号の位相差に
対応した電圧を出力するアナログ形位相比較器と、その
出力電圧を増幅するループ増幅器と、同期外れの場合に
前記電圧制御発振器の制御電圧を掃引するサーチ・オシ
レータとを備え、前記電圧制御発振器の制御電圧端子か
ら抵抗とコンデンサーを介して演算増幅器の反転，非反
転入力端子のそれぞれに抵抗を介して接続し、前記演算
増幅器の非反転入力端をアノードするダイオードを接続
し、前記演算増幅器の出力に抵抗とコンデンサーよりな
る低域通過フィルタを接続している。
【０００７】
【実施例】次に本発明について、図面を参照して説明す
る。図１は本発明の一実施例の回路図である。図１にお
いて図２の従来例と同一の符号は同一の回路構成であ
る。
る。図１は本発明の一実施例の回路図である。図１にお
いて図２の従来例と同一の符号は同一の回路構成であ
る。
【０００８】次に本実施例の動作を説明する。まず従来
例と同じアナログＰＬＬ回路が同期状態にある場合に電
圧制御発振器２２の周波数制御電圧にサーチ波形は発生
せず、本実施例の同期外れ検出回路１の演算増幅器１５
の入力には電圧が入力されないので、その出力にも電圧
は発生しない。次に、アナログＰＬＬ回路が同期外れを
起こして発振器の制御電圧にサーチ波形が発生した場合
にはコンデンサ７を通してサーチ波形が演算増幅器１５
の反転入力端子−及び非反転入力端子＋に入力される。
ここでサーチ波形が正の半サイクルの時は図５（ａ１）
に示すように、非反転端子＋に接続されたダイオード１
１に順方向に電圧がかかりダイオード１１に電流が流れ
るので、非反転端子＋の入力電圧はダイオード１１の立
ち上がり電圧に固定される。よってこの場合の演算増幅
器１５の動作は図５（ａ１）に示すように、反転増幅器
と等価となり、演算増幅器１５の出力には図５（ａ２）
に示す様な入力波形となり極性が反対の電圧を発生す
る。サーチ波形が負の半サイクルの時には図５（ｂ１）
に示すように、ダイオード１１には電流が流れないの
で、入力と演算増幅器１５の非反転入力端子＋は同電位
となる。ここで、演算増幅器１５の反転入力端子と非反
転入力端子はイマジナリショート状態であるので、反転
入力端子の電位は非反転入力端子のそれと同じとなる。
よって図５（ｂ１）に示す様に、抵抗３の両端が同電位
となり、抵抗３には電流が流れないので、この場合の演
算増幅器１５の動作は非反転増幅器と等価になり、演算
増幅器１５の出力には図５（ｂ２）に示す様な入力波形
と同等の電圧が出力される。したがって図５（ｃ）に示
す様にサーチ波形が入力されると、その出力は整流波形
となり、抵抗１３コンデンサ１４によりその波形から直
流成分を取り出すことにより、同期外れ時には出力に直
流電圧を発生する。
例と同じアナログＰＬＬ回路が同期状態にある場合に電
圧制御発振器２２の周波数制御電圧にサーチ波形は発生
せず、本実施例の同期外れ検出回路１の演算増幅器１５
の入力には電圧が入力されないので、その出力にも電圧
は発生しない。次に、アナログＰＬＬ回路が同期外れを
起こして発振器の制御電圧にサーチ波形が発生した場合
にはコンデンサ７を通してサーチ波形が演算増幅器１５
の反転入力端子−及び非反転入力端子＋に入力される。
ここでサーチ波形が正の半サイクルの時は図５（ａ１）
に示すように、非反転端子＋に接続されたダイオード１
１に順方向に電圧がかかりダイオード１１に電流が流れ
るので、非反転端子＋の入力電圧はダイオード１１の立
ち上がり電圧に固定される。よってこの場合の演算増幅
器１５の動作は図５（ａ１）に示すように、反転増幅器
と等価となり、演算増幅器１５の出力には図５（ａ２）
に示す様な入力波形となり極性が反対の電圧を発生す
る。サーチ波形が負の半サイクルの時には図５（ｂ１）
に示すように、ダイオード１１には電流が流れないの
で、入力と演算増幅器１５の非反転入力端子＋は同電位
となる。ここで、演算増幅器１５の反転入力端子と非反
転入力端子はイマジナリショート状態であるので、反転
入力端子の電位は非反転入力端子のそれと同じとなる。
よって図５（ｂ１）に示す様に、抵抗３の両端が同電位
となり、抵抗３には電流が流れないので、この場合の演
算増幅器１５の動作は非反転増幅器と等価になり、演算
増幅器１５の出力には図５（ｂ２）に示す様な入力波形
と同等の電圧が出力される。したがって図５（ｃ）に示
す様にサーチ波形が入力されると、その出力は整流波形
となり、抵抗１３コンデンサ１４によりその波形から直
流成分を取り出すことにより、同期外れ時には出力に直
流電圧を発生する。
【０００９】
【発明の効果】以上説明したように本発明は、アナログ
ＰＬＬ回路の同期外れ時に発生するサーチ波形を整流し
て、同期外れを検出しているので、従来の回路構成より
簡単な回路構成となり、抵抗，コンデンサ等の定数の決
定も簡単となる効果がある。また、周波数切り換え時に
起こる瞬間的な同期外れ状態においても誤動作を起こさ
ないといった効果もある。
ＰＬＬ回路の同期外れ時に発生するサーチ波形を整流し
て、同期外れを検出しているので、従来の回路構成より
簡単な回路構成となり、抵抗，コンデンサ等の定数の決
定も簡単となる効果がある。また、周波数切り換え時に
起こる瞬間的な同期外れ状態においても誤動作を起こさ
ないといった効果もある。
【図１】本発明の一実施例の回路図である。
【図２】従来の同期検出回路の回路図である。
【図３】従来例の動作説明図である。
【図４】従来例の動作説明図である。
【図５】本実施例の動作説明図であり、（ａ１），（ａ
２）はサーチ波形が正の半サイクルの場合を示し、（ｂ
１），（ｂ２）はサーチ波形が負の半サイクルの場合を
示し、（ｃ）は総合の波形を示す。
２）はサーチ波形が正の半サイクルの場合を示し、（ｂ
１），（ｂ２）はサーチ波形が負の半サイクルの場合を
示し、（ｃ）は総合の波形を示す。
１ 同期外れ検出回路 ２〜４，６，１２，１３ 抵抗 ７，１４ コンデンサ １１ ダイオード １５ 演算増幅器 ２１ 位相比較器 ２２ 電圧制御発振器 ２３ 増幅器 ２４ サーチオシレータ ２５ ループアンプ
Claims (2)
- 【請求項１】 電圧制御発振器と、入力される基準信号
の位相差に対応した電圧を出力するアナログ形位相比較
器と、その出力電圧を増幅するループ増幅器と、同期外
れの場合に前記電圧制御発振器の制御電圧を掃引するサ
ーチ・オシレータとを備え、前記電圧制御発振器の制御
電圧端子から抵抗とコンデンサーを介して演算増幅器の
反転，非反転入力端子のそれぞれに抵抗を介して接続
し、前記演算増幅器の非反転入力端をアノードするダイ
オードを接続し、前記演算増幅器の出力に抵抗とコンデ
ンサーよりなる低域通過フィルタを接続していることを
特徴とする同期検出回路。 - 【請求項２】 前記サーチオシレータから出力される掃
引波形を前記ダイオードにより両波整流していることを
特徴とする請求項１記載の同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081279A JPH05308281A (ja) | 1992-04-03 | 1992-04-03 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081279A JPH05308281A (ja) | 1992-04-03 | 1992-04-03 | 同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308281A true JPH05308281A (ja) | 1993-11-19 |
Family
ID=13741939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081279A Withdrawn JPH05308281A (ja) | 1992-04-03 | 1992-04-03 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308281A (ja) |
-
1992
- 1992-04-03 JP JP4081279A patent/JPH05308281A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5938792B2 (ja) | ライン同期回路 | |
| US6714025B2 (en) | Method and apparatus for synchronous demodulation of multiply modulated signals | |
| KR960001760B1 (ko) | 비디오 디스플레이 편향 장치 | |
| US4358736A (en) | Phase comparison circuit | |
| JPH05308281A (ja) | 同期検出回路 | |
| JP3243407B2 (ja) | 静電容量式変位検出装置 | |
| KR970002960B1 (ko) | 라인 동기화 회로 | |
| JP2890537B2 (ja) | 位相同期発振器 | |
| KR0154789B1 (ko) | 직류레벨 포획장치가 결합된 위상동기루프 | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JP2907639B2 (ja) | 位相同期回路 | |
| FR2629657A1 (fr) | Agencement de synchronisation pour appareil de television | |
| KR940006093Y1 (ko) | 디지탈 위상 동기 회로 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JPH0653827A (ja) | Ｐｌｌ回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPS6025186Y2 (ja) | テレビジョン信号の受信検出回路 | |
| JPH03181278A (ja) | 撮像又は表示用装置 | |
| JPH11355136A (ja) | Ｐｌｌ回路 | |
| JPH0217723A (ja) | 位相同期回路 | |
| JPH01194759A (ja) | 追従形自動周波数制御水平発振回路 | |
| JPH03286687A (ja) | Ｐｌｌ同期検出装置 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JPH07283731A (ja) | 同期信号回路 | |
| JPH02134024A (ja) | 自走周波数安定化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |