JPH05308570A - ビデオ表示制御システム - Google Patents

Abstract

(57)【要約】 【構成】 比較器１１０３は、カウンタ１１０１の出力
と所望のパン値に対応する遅延設定値とを比較し、両者
が一致すると、開始リセット信号Ｓｔｒ＿Ｒｓｔを発生
する。フリップフロップ１１０８、１１１０を含む回路
は、Ｓｔｒ＿Ｒｓｔに基づいて、遅延されたリセットパ
ルスを開始させる第１の信号を発生する。フリップフロ
ップ１１０２、１１０４、１１０６を含む回路は、Ｖｓ
ｙｎｃに基づいて、遅延されたリセットパルスを開始さ
せる第２の信号を発生する。フリップフロップ１１１
２、アンドゲート１１１６、ノアゲート１１２０を含む
回路は、第１の信号があればそれを出力とし、なければ
第２の信号を出力とする。カウンタ１１１４はこの出力
に基づいて垂直リセットパルスＶｒｓｔを発生する。 【効果】 Ｖｓｙｎｃの位相および垂直リセットのため
の遅延設定値に関係なく、確実に垂直リセットパルスを
発生することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非同期ビデオ信号につ
いて複数の画像表示を有するテレビジョンの分野に関
し、特に、ワイド表示型の画面を有するテレビジョンに
関する。最近まで、大抵のテレビジョンは画面の表示比
（画面の横と縦の比）が４：３である。ワイド型表示比
は映画の画面表示比（例えば、１６：９）に近い。本発
明は、直視型テレビジョンと投射型テレビジョンの両方
に利用できる。

【０００２】

【発明の背景】画面表示比４：３（しばしば４×３とし
て表わす）を有するテレビジョンは、単一および複数の
ビデオ信号源を表示することのできる方式に限定されて
いる。民間放送のテレビジョン信号は、実験放送を除い
て、４×３の画面表示比で放送される。多くの視聴者
は、４×３表示型はもっと広い表示比の映画の画面より
も見易くないと感じている。ワイド型表示比を有するテ
レビジョンは、画面が見易いだけでなく、ワイド表示型
信号源を、それに対応するワイド表示型で表示すること
ができる。映画は、切り取られたりゆがめられたりせず
に、映画“らしく見える。”ビデオ信号源は例えば、テ
レシネ装置やテレビジョン内のプロセッサでフィルムか
らビデオに変換される時に、切り取られる必要はない。

【０００３】ワイド表示型のテレビジョンは、従来型信
号とワイド表示型信号用の多種多様な表示や、それらを
組み合わせた複数画像表示にも適している。しかしなが
ら、ワイド表示画面を使用することは多数の問題を伴
う。このような問題のうち一般的なものとして、複数の
信号源の画面表示比を変更すること、非同期の同時に表
示される信号源から一様なタイミング信号を発生するこ
と、複数の表示画像を発生するために複数の信号源を切
り換えること、および圧縮されたデータ信号から高解像
度の画像を発生することである。このような問題は、本
発明に従うワイドスクリーンテレビジョンにより解決さ
れる。本発明の種々の特徴に従うワイドスクリーンテレ
ビジョンは、同様なまたは異なる画面表示比を有し、ま
た表示比が選択可能な単一および複数の非同期信号源か
ら、単一または複数の高解像度画像表示を行うことがで
きる。

【０００４】現在消費者の手に入るほとんど全てのビデ
オ製品は４×３の画面表示比を有するが、ビデオ製作の
画面表示比はさまざまである。ビデオ製作用に４×３以
上のアスペクト比を用いると、消費者用テレビジョンで
表示する前にアスペクト比の変換を行わなければならな
い。さもなければ画像の歪みを生じる。アスペクト比を
変換する１つの方法は、レターボックス法（ｌｅｔｔｅ
ｒｂｏｘｉｎｇ）として知られている。レターボックス
法は、各フィールドにおいて表示されるラインの数を犠
牲にして、より多くの（またはすべての）水平情報を保
持する。１６×９型で製作されるビデオ信号源は、４×
３レターボックス型に変換されると、毎フィールド１８
１本のビデオラインを含むことになる。各フィールドで
使用されない余分のラインは、平坦なフィールドの黒
（または灰色）レベルにセットすることができる。より
高いアスペクト比のビデオ信号源では毎フィールドに含
まれるラインの数は比例的に少なくなる。

【０００５】例えば、ここで述べるワイドスクリーンテ
レビジョンは、１６×９の画面表示比を有する。このた
め、より高い融通性を持って信号をレターボックス型で
表示する機会が得られる。最初は１６×９のアスペクト
比で発生されたレターボックス信号は垂直方向に画面一
杯にズーム（すなわち伸長）され、水平方向の情報の喪
失や歪みを生じない。自動レターボックス検出器は、ビ
デオ信号は有効ビデオ（すなわち、閾値以下のほぼ一定
のルミナンス値）を持たないという仮定に基づかせるこ
とができる。あるいは、レターボックスの検出は、ビデ
オフィールド内の各ラインについて２つの勾配を計算す
ることにより行うことができる。第１の勾配は、正の勾
配と称し、現在のラインの最大値から前のラインの最小
値を引き算することにより形成される。第２の勾配は、
負の勾配と称し、前のラインの最大値から現在のライン
の最小値を引き算することにより形成される。いずれの
勾配も、画面の内容に依り、正または負の値を取り得る
が、両勾配の負の値は無視される。いずれかの勾配がプ
ログラム可能な閾値を超える正の値を持つならば、現在
のラインか、または前のラインに、ビデオが存在すると
考えられる。これらのレジスタ値は、ビデオ信号源がレ
ターボックス型であるかどうかを決定するためにマイク
ロプロセッサで使用することができる。さらにもう一つ
の方法（図示せず）では、自動レターボックス検出器
は、レターボックス信号源により運ばれる符号ワードま
たは信号を復号化してレターボックス型の信号として識
別する回路を含んでいる。

【０００６】自動レターボックス検出器は、垂直サイズ
制御回路の一部を形成することができる。垂直サイズ制
御回路は、レターボックス検出器と垂直表示制御回路を
含んでいる。垂直帰線消去パルスおよび垂直リセットパ
ルスは、別々の信号として、または１個の３レベル信号
として伝送することができる。自動レターボックス検出
回路は、４×３型表示比の信号（これには１６×９型表
示比のレターボックス表示も含まれる）の垂直ズームす
なわち伸長を自動的に実行することができる。出力信号
が有効になると、垂直偏向の高さは４／３だけ増加する
ので、レターボックス信号の有効ビデオ部分は、画像の
アスペクト比が歪むことなく、ワイドスクリーンを満た
す。

【０００７】また垂直表示制御回路は、過走査されたラ
スターのどの部分が画面に表示されるかを制御する。こ
れは垂直パニングと称される特徴である。垂直方向に過
走査されたビデオ信号がレターボックス型でなければ、
ワイドスクリーン型に似せるために、従来の表示型画像
をズーム（すなわち、伸長）することができる。しかし
ながら、この場合、４／３垂直過走査で切り取られた画
像の部分は、有効なビデオ情報を含んでいる。画像の１
／３を垂直方向に切り取る必要がある。それ以上の調節
をしないと、上部の１／６および下部の１／６は常に切
り取られる。しかしながら、画像内容により、画像の下
部よりも上部を切り取った方が良いか、またはその逆の
方が良いかが指示される。すべての動作が、例えば、地
上レベルで行われている場合、視聴者は空の部分をもっ
と切り取ることを好むかも知れない。垂直パニングによ
り、ズームされた画像のどの部分を見せるのか、またど
の部分を切り取るのかを選択することが可能となる。こ
れは、処理済み垂直同期パルス（Ｖｓｙｎｃと称す）の
前縁から可変量だけ遅延される垂直リセットパルスを発
生することにより、ワイドスクリーンプロセッサ内で行
われる。次に、この垂直リセットパルスは、垂直リトレ
ースを開始するために、シャーシで使用される。ワイド
スクリーンプロセッサのビデオ出力は遅延されていない
ので、垂直帰線消去パルスおよび垂直リセットパルスの
遅延を適当に操作することにより、垂直パニングの特徴
が作り出される。

【０００８】垂直リッセト発生回路は、ビデオラインカ
ウンタと比較器を含んでいる。比較器への入力は、ライ
ンカウンタの出力と所望のパン値に相当するビデオライ
ンの遅延設定である。わずかな量（例えば、４〜５ライ
ン）だけ画面の上方へパンする（これは画面を下方へス
クロールすると考えることもできる）ことが望ましいな
らば、垂直リセットパルスは、２６２．５ライン（飛越
し走査形式のＮＴＳＣ方式におけるフィールド当たりの
ライン数）からパン値を引いたライン数だけ垂直同期パ
ルスから実際に遅延される。この差が遅延設定すなわち
遅延値である。カウンタの出力がこの遅延設定と一致す
るときはいつも、開始リセット信号が発生される。

【０００９】垂直パニングを用いる時に遭遇する問題
は、ＶＣＲの特殊効果モードの間に起こる。ＶＣＲの速
い前進モードでは、線形のテープ速度が標準的でないた
めに、１フィールド内のライン数は、記録モード（Ｓ
Ｐ，ＬＰまたはＳＬＰ）および線形テープ速度に依存す
る数だけ減少する。ここでは、ＶＣＲ再生の速い前進モ
ード（ＳＰモード）に含まれているフィールド当たりの
公称ライン数は２５３．５ラインであると仮定してい
る。望ましいパニング値が５ラインだけ下がると、遅延
の設定は、２６２．５ライン−５ライン＝２５７．５ラ
インとなる。しかしながら、新しいＶｓｙｎｃは２５
３．５ラインごとに起こり、ラインカウンタをリセット
する。このモードの間、垂直リセットは起こらない。な
ぜならば、ラインカウンタは、所望の遅延値に決して達
することなく、絶えずリセットされるからであり、垂直
ラスターの崩壊や受像管の損傷を生じる。

【０００１０】

【発明の概要】この問題は、ここに開示する発明的特徴
を有するビデオ表示制御システムにおいて解決される。
このビデオ表示制御システムは、ビデオ信号を表示する
表示手段、この表示手段よりも大きい垂直の高さを有す
る画像をビデオ信号から発生する手段、ビデオ信号の垂
直同期成分に対して垂直リセットパルスの位相を遅延さ
せる時間期間を発生することにより、画像の選択された
部分を表示手段に表示する垂直パニング回路、および垂
直走査期間がこの時間期間よりも短い持続期間に生じる
とき第１の動作モードをとり、垂直走査期間がこの時間
期間よりも短い持続期間に生じないとき第２の動作モー
ドをとり、遅延された垂直リセットパルスを発生する手
段を含んでいる。この位相の遅延された同期パルスは、
第１の動作モードの間は垂直同期パルスに応答して開始
し、第２の動作モードの間は計数手段に応答して開始す
る。例示した実施例において、カウンタと比較器に応答
する回路は、ビデオ信号の１フィールドと時間遅延が持
続期間において一致するとき、遅延されたリセットパル
スを開始させる第１の信号を発生する。もう１つの回路
は、垂直同期成分に応答して、遅延されたリセットパル
スを開始させる第２の信号を発生する。ゲート回路は、
第１の開始信号があれば第１の開始信号を出力として選
択し、第１の開始信号が無いことを検出すると、第２の
開始信号を出力して選択する。また、カウンタは、ゲー
ト回路により選択された出力に応答して、遅延された垂
直リセットパルスを発生する。

【００１１】

【実施例】図１の種々の部分は、異なる発明的構成に従
って実現することのできる単一および複数の画像表示型
の種々の組み合わせのうちのいくつかを示す。図１に示
すものは、発明的回路に従いワイドスクリーンテレビジ
ョンを構成する特定の回路の説明を容易にすることを目
的とする。説明の便宜上、ビデオ信号源また信号に対す
る従来の画面の横と縦の比は一般に４×３と見なされ、
ワイドスクリーン画面の横と縦の比は一般に１６×９と
見なされる。発明的構成はこれらに限定されるものでは
ない。

【００１２】図１の（ａ）は従来型の表示比４×３を有
するテレビジョン（直視型または投射型）を示す。１６
×９型表示比の画像が４×３型表示比の信号として伝送
されると、上部と底部に黒いバー（ｂａｒ）が現われ
る。これは普通、レターボックス型と呼ばれている。こ
の場合、見られる画像は、利用できる表示領域全体に対
してやや小さい。あるいは、１６×９型表示比のビデオ
信号源は伝送前に変換されて、４×３型表示画面の縦幅
を満たすようになる。しかしながら、左側および／また
は右側から多くの情報が切り取られる。更に別の方法と
して、レターボックス画像は縦方向に伸長することはで
きるが横方向には伸長されず、その結果生じる画像は縦
方向の伸長により歪みを生じる。これら３つの方法はど
れも特に注目に値しない。

【００１３】図１の（ｂ）は１６×９の画面を示す。１
６×９型表示比のビデオ信号源は、切り取られたり歪ん
だりせずに、画面一杯に表示されるであろう。１６×９
型表示比のレターボックス画像は、それ自体４×３型表
示比の信号であり、十分な垂直解像度を有する、より大
きな画像を表示するために、ライン倍増またはライン追
加により順次走査することができる。本発明に従うワイ
ドスクリーンテレビジョンは、主の信号源であろうと補
助の信号源であろうと、あるいは外部のＲＧＢソースで
あろうと、このような１６×９型表示比の信号を表示す
ることができるものである。

【００１４】図１の（ｃ）は１６×９型表示比の主信号
を示し、４×３型表示比の挿入画像が表示されている。
主のビデオ信号と補助のビデオ信号が両方共１６×９型
表示比の信号源であるならば、挿入画像も１６×９型表
示比を持つことができる。挿入画像は多くの異なる位置
に表示することができる。

【００１５】図１の（ｄ）は、主ビデオ信号と補助ビデ
オ信号が同じ大きさの画像で表示されている表示型式を
示す。各々の表示領域の表示比は８×９で、これは勿
論、１６×９および４×３とは異なる。水平方向や垂直
方向に歪みを生じることなく、このような表示領域に４
×３型表示比のビデオ信号源を見せるには、左側および
／または右側で信号を切り取らなければならない。画像
を水平方向に圧縮することによりアスペクト比が多少歪
むことが許容されるならば、切り取られる部分を少なく
して、もっと多くの画像を示すことができる。水平方向
に圧縮すると、画面内の対象物は垂直方向に伸長する。
本発明に従うワイドスクリーンテレビジョンは、切り取
りが最大でアスペクト比の歪みがゼロから、切り取りが
ゼロでアスペクト比の歪みが最大まで、切り取りとアス
ペクト比の歪みとの組み合わせが任意の割合で得られ
る。

【００１６】補助ビデオ信号処理路におけるデータサン
プリング上の制限が、主ビデオ信号からディスプレイと
同じ大きさの高解像度画像を発生するのを困難にしてい
る。この困難な問題を解決するために、種々の方法を開
発することができる。

【００１７】図１の（ｅ）の表示型では、４×３型表示
比の画像が１６×９型表示比の画面の中央に表示されて
いる。右側と左側に黒いバーが明らかに存在する。

【００１８】図１の（ｆ）の表示型では、１個の大きな
４×３型表示比の画像と３個の小さな４×３型表示比の
画像が同時に表示されている。大きな画像の外側にある
小さな画像は、ＰＩＰ（ピクチャーインピクチャ）では
なくＰＯＰ（ピクチャアウトサイドピクチャ）と呼ばれ
ることがある。ＰＩＰまたはピクチャインピクチャとい
う用語は、ここでは両方の表示型について使用される。
ワイドスクリーンテレビジョンが２個のチューナ（内部
に２個、または内部に１個と外部に１個、例えば、ビデ
オカセットレコーダに１個）を備えている場合、表示さ
れた画像のうちの２個は、ビデオ信号源に従って動きを
リアルタイムで表示することができる。その他の画像は
静止画で表示することができる。更にチューナを追加
し、補助信号処理路を追加すると、２個以上の動画を供
給することのできることが認められる。また、図１の
（ｇ）に示すように、大画像と３つの小画像は位置を変
えられることが認められる。

【００１９】図１の（ｈ）では、４×３型表示比の画像
が中央にあり、６個の小さな４×３型表示比の画像が両
側に縦に表示されている。前に述べた表示型と同様に、
チューナを２個備えたワイドスクリーンテレビジョンは
２個の動画像を供給することができる。残りの１１個の
画像は静止画となる。

【００２０】図１の（ｉ）に示す表示型では、１２個の
４×３型表示比の画像が格子状に並べられている。この
ような表示型はチャンネル選択案内に特に適しており、
各画像は少なくとも各チャンネルからの静止画である。
前述のように、動画像の数は利用できるチューナおよび
信号処理路の数に依って異なる。図１に示す種々の表示
型は、説明上のものであって制限的なものではなく、他
の図面に示され以下に詳しく述べるワイドスクリーンテ
レビジョンで実現することができる。

【００２１】発明的構成に従う、２ｆ_Ｈの水平走査で動
作するのに適合したワイドスクリーンテレビジョンの全
体的ブロック図を図２に示し、全体として１０で表わ
す。テレビジョン１０は、一般に、ビデオ信号入力部２
０、シャーシまたはＴＶマイクロプロセッサ２１６、ワ
イドスクリーン・プロセッサ３０、１ｆ_Ｈ／２ｆ_Ｈ変換
器４０、偏向回路５０、ＲＧＢインターフェース６０、
ＹＵＶ／ＲＧＢ変換器２４０、受像管ドライバ２４２、
直視型もしくは投射型受像管２４４および電源７０を含
んでいる。説明の便宜上、種々の回路は機能ブロック別
に分けられているが、このような回路の互いの物理的位
置は制限されない。

【００２２】ビデオ信号入力部２０は、異なるビデオ信
号源から複数の複合ビデオ信号を受け取るのに適合して
いる。これらのビデオ信号は、主ビデオ信号および補助
ビデオ信号として表示するために選択的に切り換えられ
る。ＲＦスイッチ２０４は２個のアンテナ入力ＡＮＴ１
とＡＮＴ２を備えている。これらは、アンテナ受信およ
びケーブル受信用の入力である。ＲＦスイッチ２０４
は、どちらのアンテナ入力が第１のチューナ２０６と第
２のチューナ２０８に供給されるかを制御する。第１の
チューナ２０６の出力はワンチップＩＣ２０２の入力で
あり、ワンチップＩＣ２０２は、同調、水平／垂直偏向
およびビデオ制御に関連する多数の機能を実行する。こ
こに示す特定のワンチップＩＣは、業界で指定されたＴ
Ａ７７３０型である。ベースバンドのビデオ信号ＶＩＤ
ＥＯ ＯＵＴは、ワンチップＩＣで発生され、第１のチ
ューナ２０６からの信号から生じ、ビデオスイッチ２０
０の入力であり、またワイドスクリーン・プロセッサ３
０のＴＶ１入力への入力である。ビデオスイッチ２００
への他のベースバンドのビデオ入力は、ＡＵＸ１および
ＡＵＸ２で表わされる。これらは、ビデオカメラ、レー
ザディスクプレーヤ、ビデオテーププレーヤ、ビデオゲ
ームなどに使用される。ビデオスイッチ２００の出力
は、シャーシまたはＴＶマイクロプロセッサ２１６によ
り制御され、ＳＷＩＴＣＨＥＤ ＶＩＤＥＯと称され
る。ＳＷＩＴＣＨＥＤ ＶＩＤＥＯはワイドスクリーン
・プロセッサ３０へのもう１つの入力である。

【００２３】更に図３に関して、ワイドスクリーン・プ
ロセッサのスイッチＳＷ１は、Ｙ／Ｃデコーダ２１０へ
の入力であるＳＥＬ ＣＯＭＰ ＯＵＴビデオ信号とし
て、ＴＶ１信号とＳＷＩＴＣＨＥＤ ＶＩＤＥＯ信号の
いずれかを選択する。Ｙ／Ｃデコーダ２１０は、適応型
くし形フィルタとして実現される。更に２個のビデオ信
号源Ｓ１とＳ２も、Ｙ／Ｃデコーダ２１０への入力であ
る。Ｓ１とＳ２は各々異なるＳ−ＶＨＳ信号源を表わ
し、別々のルミナンス信号とクロミナンス信号から成
る。スイッチが、適応型ラインくし形フィルタにおける
ように、Ｙ／Ｃデコーダの一部として組み込まれ、ある
いは別個のスイッチとして実現され、ＴＶマイクロプロ
セッサ２１６に応答し、１対のルミナンス信号とクロミ
ナンス信号をそれぞれＹ＿ＭおよびＣ＿ＩＮと称す出力
として選択する。選択された１対のルミナンス信号とク
ロミナンス信号はその後、主信号と見なされ、主信号路
に沿って処理される。＿Ｍまたは＿ＭＮを含んでいる信
号の名称は主信号路を指す。クロミナンス信号Ｃ＿ＩＮ
はワイドスクリーン・プロセッサにより向きを変えられ
てワンチップＩＣに戻され、色差信号Ｕ＿ＭおよびＶ＿
Ｍを発生する。ここで、Ｕは（Ｒ−Ｙ）と同等の名称で
あり、Ｖは（Ｂ−Ｙ）と同等の名称である。Ｙ＿Ｍ，Ｕ
＿Ｍ、およびＶ＿Ｍ信号はワイドスクリーン・プロセッ
サ内でディジタル信号に変換されて、更に信号処理を受
ける。

【００２４】第２のチューナ２０８は、機能的にワイド
スクリーンプロセッサ３０の一部と称され、ベースバン
ドのビデオ信号ＴＶ２を発生する。スイッチＳＷ２は、
Ｙ／Ｃデコーダ２２０への入力としてＴＶ２信号とＳＷ
ＩＴＣＨＥＤ ＶＩＤＥＯ信号のいずれかを選択する。
Ｙ／Ｃデコーダ２２０は適応型ラインくし形フィルタと
して実現される。スイッチＳＷ３とＳＷ４は、Ｙ／Ｃデ
コーダ２２０のルミナンス出力とクロミナンス出力のい
ずれかを選択し、そして、外部ビデオ信号源のルミナン
ス信号とクロミナンス信号（それぞれＹ＿ＥＸＴおよび
Ｃ＿ＥＸＴと称す）のいずれかを選択する。Ｙ＿ＥＸＴ
信号とＣ＿ＥＸＴ信号は、Ｓ−ＶＨＳ入力Ｓ１に対応す
る。Ｙ／Ｃデコーダ２２０およびスイッチＳＷ３とＳＷ
４は、適応型ラインくし形フィルタにおけるように、結
合することもできる。スイッチＳＷ３とＳＷ４の出力は
その後、補助信号と見なされ、補助信号路に沿って処理
される。選択されたルミナンス出力はＹ＿Ａと称す。＿
Ａ，＿ＡＸおよび＿ＡＵＸを含んでいる信号の名称は補
助信号路を指す。選択されたクロミナンス信号は色差信
号Ｕ＿ＡとＶ＿Ａに変換される。Ｙ＿Ａ，Ｕ＿Ａおよび
Ｖ＿Ａ信号はディジタル信号に変換されて、更に信号処
理を受ける。主信号路と補助信号路におけるビデオ信号
源の切り換え構成により、異なる画像表示型の異なる部
分に対するソースを選択する際に最大限の適応型が得ら
れる。

【００２５】Ｙ＿Ｍに対応する複合同期信号ＣＯＭＰ
ＳＹＮＣは、ワイドスクリーン・プロセッサより同期分
離器２１２に供給される。水平同期成分Ｈと垂直同期成
分Ｖはそれぞれ、垂直計数ダウン回路２１４に入力され
る。垂直計数ダウン回路はＶＥＲＴＩＣＡＬ ＲＥＳＥ
Ｔ信号を発生し、ＶＥＲＴＩＣＡＬ ＲＥＳＥＴ信号は
ワイドスクリーン・プロセッサ３０の中に向けられる。
ワイドスクリーン・プロセッサ３０は、ＲＧＢインター
フェース６０に向けられる内部垂直リセット出力信号Ｉ
ＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴを発生する。ＲＧＢイ
ンターフェース６０におけるスイッチは、内部垂直リセ
ット出力信号と外部ＲＧＢ源の垂直同期成分のいずれか
を選択する。このスイッチの出力は、選択された垂直同
期成分ＳＥＬ＿ＶＥＲＴ＿ＳＹＮＣであり、偏向回路５
０に向けられる。補助ビデオ信号の水平同期信号と垂直
同期信号はワイドスクリーン・プロセッサ内の同期分離
器２５０により発生される。

【００２６】１ｆ_Ｈ／２ｆ_Ｈ変換器４０は、飛越し走査
されたビデオ信号を、順次走査される非飛越し走査信号
に変換し、例えば、各水平ラインは２回表示され、ある
いは、同じフィールドの隣接する水平ラインを補間する
ことにより追加的な１組の水平ラインが発生される。場
合によっては、前のラインの使用または補間されたライ
ンの使用は、隣接するフィールドまたはフレーム間で検
出される動きの程度に依って決まる。変換回路４０はビ
デオＲＡＭ４２０と共に動作する。ビデオＲＡＭは、順
次表示を可能にするために、１フレームの１フィールド
またはそれ以上のフィールドを貯えるのに使用される。
Ｙ＿２ｆ_Ｈ，Ｕ＿２ｆ_ＨおよびＶ＿２ｆ_Ｈとして変換さ
れたビデオデータは、ＲＧＢインターフェース６０に供
給される。

【００２７】ＲＧＢインターフェース（図１１に詳しく
示す）は、表示用の変換されたビデオデータまたは外部
のＲＧＢビデオデータをビデオ信号入力部により選択で
きるようにする。外部のＲＧＢ信号は、２ｆ_Ｈ走査に適
合するワイド型表示比信号と見なされる。主信号の垂直
同期成分は、ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴとして
ワイドスクリーン・プロセッサによりＲＧＢインターフ
ェースに供給され、選択された垂直同期信号（ｆ_Ｖｍま
たはｆ_Ｖｅｘｔ）が偏向回路５０に利用できるようにす
る。ワイドスクリーンテレビジョンは、内部／外部制御
信号ＩＮＴ／ＥＸＴを発生することにより、利用者が外
部ＲＧＢ信号を選択できるようにする。しかしながら、
外部ＲＧＢ信号の選択は、このような信号の無い場合、
ラスターの縦の崩壊を生じたり陰極線管または投射管の
損傷を生じることがある。従って、ＲＧＢインターフェ
ース回路は、存在しない外部ＲＧＢ入力の選択を無効に
するために、外部の同期信号を検出する。またＷＳＰマ
イクロプロセッサ３４０は、外部ＲＧＢ信号のためにカ
ラーおよび色相制御を行う。

【００２８】ワイドスクリーン・プロセッサ（ＷＳＰ）
３０は、補助ビデオ信号の特殊な信号処理のために、ピ
クチャーインピクチャープロセッサ３２０を含んでい
る。ピクチャーインピクチャーという用語は、ＰＩＰま
たはｐｉｘ−ｉｎ−ｐｉｘと略して書かれることがあ
る。ゲートアレイ３００は、図１の（ｂ）〜図１の
（ｉ）の例で示すように、主ビデオ信号データと補助ビ
デオ信号データを種々の表示型で組み合わせる。ＰＩＰ
プロセッサ３２０とゲートアレイ３００は、ワイドスク
リーン・マイクロプロセッサ（ＷＳＰ μＰ）３４０の
制御下にある。マイクロプロセッサ３４０は、直列母線
上でＴＶマイクロプロセッサ２１６に応答する。直列母
線は、データ、クロック信号、エネイブル信号およびリ
セット信号用として４本の信号ラインを含んでいる。ま
たワイドスクリーン・プロセッサは複合垂直帰線消去／
リセット信号を、３レベルＳａｎｄｃａｓｔｌｅ信号と
して発生する。あるいは、垂直帰線消去およびリセット
信号は別々の信号として発生することができるるる。複
合帰線消去信号はビデオ信号入力部によりＲＧＢインタ
ーフェースに供給される。

【００２９】偏向回路５０（図１０に詳しく示す）は、
ワイドスクリーン・プロセッサから垂直リセット信号を
受け取り、ＲＧＢインターフェース６０から選択された
２ｆ_Ｈ水平同期信号を受け取り、そしてワイドスクリー
ン・プロセッサから追加的制御信号を受け取る。これら
の追加的制御信号は、水平位相調整、垂直サイズ調節お
よび左右糸巻き歪み調節に関するものである。偏向回路
５０は２ｆ_Ｈフライバックパルスを、ワイドスクリーン
・プロセッサ、１ｆ_Ｈ／２ｆ_Ｈ変換器４０およびＹＵＶ
／ＲＧＢ変換器２４０に供給する。

【００３０】ワイドスクリーンテレビジョン全体の動作
電圧は、交流主電源で起動することのできる電源７０に
より発生される。

【００３１】ワイドスクリーンプロセッサ（ＷＳＰ）３
０は図３に詳しく示されている。ワイドスクリーン・プ
ロセッサの主要な構成要素は、ゲートアレイ３００、ピ
クチャーインピクチャー（ＰＩＰ）回路３０１、アナロ
グ／ディジタル変換器、ディジタル／アナログ変換器、
第２のチューナ２０８、ＷＳＰマイクロプロセッサ（μ
Ｐ）３４０およびワイドスクリーン出力エンコーダ２２
７である。ワイドスクリーン・プロセッサは図４に更に
詳しく示されている。ＰＩＰ回路３０１の重要な部分を
形成するＰＩＰプロセッサ３２０は図５に詳しく示され
ている。ゲートアレイ３００は図６に詳しく示されてい
る。図３に示す構成要素うちの幾つかについてはすでに
詳しく説明した。

【００３２】第２のチューナ２０８は、それに関連する
ＩＦ段２２４と音声段２２６を有する。また第２のチュ
ーナ２０８はＷＳＰμＰ３４０と共に動作する。ＷＳＰ
μＰは、入力／出力Ｉ／Ｏ部３４０Ａおよびアナログ出
力部３４０Ｂを含んでいる。Ｉ／Ｏ部３４０Ａは、色相
／カラー制御信号、外部ＲＧＢビデオ信号源を選択する
ＩＮＴ／ＥＸＴ信号およびスイッチＳＷ１〜ＳＷ６の制
御信号を供給する。またＩ／Ｏ部はＲＧＢインターフェ
ースからのＥＸＴ ＳＹＮＣ ＤＥＴ信号を検査し、偏
向回路と陰極線管を保護する。アナログ出力部３４０Ｂ
は、垂直サイズ調節、左右調節および水平位相調整のた
めの制御信号を、それぞれのインターフェース回路２５
４，２５６および２５８を介して供給する。

【００３３】ゲートアレイ３００は、主および補助信号
路からのビデオ情報を合成し、例えば、図１に示すよう
に、複合ワイドスクリーン表示を実現する。ゲートアレ
イに使用するクロック情報は、低域フィルタ３７６と共
に動作する位相固定ループ３７４から供給される。主ビ
デオ信号はワイドスクリーン・プロセッサに、アナログ
信号形式およびＹ＿Ｍ，Ｕ＿ＭおよびＶ＿Ｍと呼ばれる
ＹＵＶ型の信号形式として供給される。これらの信号
は、アナログ／ディジタル変換器３４２と３４６（図４
に詳しく示す）によりアナログ形式からディジタル形式
に変換される。

【００３４】色成分信号はＵおよびＶという名称を付け
られ、ＵおよびＶは、Ｒ−ＹまたはＢ−Ｙ信号に、ある
いはＩおよびＱ信号に割り当てられる。サンプリングさ
れたルミナンス帯域幅は８ＭＨｚに制限される。なぜな
らば、システムのクロック周波数は１０２４ｆ_Ｈであ
り、これは約１６ＭＨｚである。１個のアナログ／ディ
ジタル変換器と１個のアナログスイッチを使用して、色
成分データをサンプルすることができる。なぜならば、
ＵおよびＶ信号は５００ｋＨｚに制限され、ワイドＩに
ついては１．５ＭＨｚに制限されているからである。ア
ナログスイッチ、あるいはマルチプレクサ３４４のため
の選択ラインＵＶ＿ＭＵＸは、システムクロックを２で
割って得られる８ＭＨｚの信号である。ラインＳＯＬパ
ルスの１クロック幅の開始はこの信号を各水平ビデオラ
インの初めにゼロにリセットする。次にＵＶ＿ＭＵＸラ
インは、その水平ラインを通じて各クロックサイクルご
とに状態が切り換わる。ラインの長さは偶数番号のクロ
ックサイクルなので、ＵＶ＿ＭＵＸの状態は、ひとたび
初期設定されると、中断せずに、０，１，０，１，…と
確実に切り換わる。アナログ／ディジタル変換器３４２
と３４６から出るＹおよびＵＶデータの流れは変えられ
る。なぜならば、アナログ／ディジタル変換器は各々が
１クロックサイクルの遅延を持っているからである。こ
のデータの変移を調整するために、主信号処理路３０４
からのクロックゲート情報も同様に遅延されなければな
らない。クロックゲート情報が遅延されないとＵＶデー
タは、削除される時に、正確に１対にならない。このこ
とは、各１対のＵＶが１つのベクトルを表わすので重要
である。１つのベクトルからのＵ要素がもう１つのベク
トルからのＶ要素と１対になると、必ず色の変化を生じ
る。その代り、以前の対からのＶサンプルは現在のＵサ
ンプルと共に削除される。このＵＶ多重の方法は、１対
の色成分（Ｕ，Ｖ）サンプルごとに２個のルミナンスサ
ンプルがあるので、２：１：１と呼ばれる。ＵとＶの両
方のナイキスト（Ｎｙｑｕｉｓｔ）周波数はルミナンス
のナイキスト周波数の１／２に効果的に減らされる。従
って、ルミナンス成分のためのアナログ／ディジタル変
換器の出力のナイキスト周波数は５ＭＨｚであるのに対
し、色成分のアナログ／ディジタル変換器の出力のナイ
キスト周波数は４ＭＨｚである。

【００３５】またＰＩＰ回路および／またはゲートアレ
イは、データ圧縮にもかかわらず、補助データの解像度
を高める手段も含んでいる。いくつかのデータ縮少およ
びデータ復元方法（例えば、対画素圧縮およびディザリ
ングおよびデディザリング）が開発されている。更に、
異なるビット数に係わる異なるディザリング・シーケン
スおよび異なるビット数に係わる異なる対画素圧縮が考
えられている。各画像表示型について表示される画像の
解像度を最大限にするために、いくつかのデータ縮少お
よび復元方法のうちの１つをＷＳＰμＰ３４０により選
択することができる。

【００３６】ゲートアレイは、ラインメモリと共に動作
する補間器を含んでおり、ラインメモリは、ＦＩＦＯ３
５６および３５８として実現される。補間器とＦＩＦＯ
は主信号を希望通りにリサンプルするのに使用される。
追加的補間器は補助信号をリサンプルすることができ
る。ゲートアレイにおけるクロックおよび同期回路は、
主信号と補助信号の両方（これらをＹ＿ＭＸ，Ｕ＿ＭＸ
およびＶ＿ＭＸ成分を有する１個の出力ビデオ信号に結
合したものを含む）のデータ操作を制御する。これらの
出力成分は、ディジタル／アナログ変換器３６０，３６
２および３６４によりアナログ形式に変換される。アナ
ログ形式の信号（Ｙ，Ｕ，Ｖで表される）は１ｆ_Ｈ／２
ｆ_Ｈ変換器４０に供給され、非飛越し走査に変換され
る。またＹ，ＵおよびＶ信号はエンコーダ２２７により
Ｙ／Ｃ型に符号化され、パネルジャッキで得られるワイ
ド型表示比の出力信号Ｙ＿ＯＵＴ＿ＥＸＴ／Ｃ＿ＯＵＴ
＿ＥＸＴを形成する。スイッチＳＷ５は、エンコーダ２
２７のための同期信号（Ｃ＿ＳＹＮＣ＿ＭＮ）をゲート
アレイから、または（Ｃ＿ＳＹＮＣ＿ＡＵＸ）をＰＩＰ
回路から選択する。スイッチＳＷ６は、ワイドスクリー
ンパネル出力のための同期信号としてＹ＿ＭかＣ＿ＳＹ
ＮＣ＿ＡＵＸのいずれかを選択する。

【００３７】水平同期回路は部分的に図９に詳しく示さ
れている。位相比較器２２８は、低域フィルタ２３０と
電圧制御発振器２３２と割算器２３４とコンデンサ２３
６とを含んでいる位相固定ループの一部である。電圧制
御発振器２３２は、セラミック共振器（またはこれと類
似したもの）２３８に応答し、３２ｆ_Ｈで動作する。電
圧制御発振器２３２の出力は３２で割られて、位相比較
器２２８に適当な周波数の第２の入力信号を供給する。
割算器２３４の出力は１ｆ_ＨＲＥＦタイミング信号であ
る。３２ｆ_ＨＲＥＦおよび１ｆ_ＨＲＥＦタイミング信号
は、１６で割るカウンタ４００に供給される。２ｆ_Ｈ出
力はパルス幅回路４０２に供給される。割算器４００を
１ｆ_ＨＲＥＦ信号でプリセットすることにより割算器４
００はビデオ信号入力部の位相固定ループと同期して動
作する。パルス幅回路４０２により、２ｆ_Ｈ−ＲＥＦ信
号は十分なパルス幅を持つようになり、位相比較器４０
４（例えば、ＣＡ１３９１型）の適正な動作を確実にす
る。位相比較器４０４は、低域フィルタ４０６と２ｆ_Ｈ
電圧制御発振器４０８を含んでいる第２の位相固定ルー
プの一部を形成する。電圧制御発振器４０８は内部２ｆ
_Ｈタイミング信号を発生し、前記タイミング信号は順次
走査されるディスプレイを駆動するのに用いられる。位
相比較器４０４へのもう１つの入力信号は、２ｆ_Ｈフラ
イバックパルスか、またはそれに関連するタイミング信
号である。位相比較器４０４を含んでいる第２の位相固
定ループを使用することは、各２ｆ_Ｈ走査期間が入力信
号の各１ｆ_Ｈ期間内で対称的になるようにするのに役立
つ。さもないと、ディスプレイは、例えば、ラスターの
分裂を呈し、ビデオラインの半分は右に移動し、ビデオ
ラインの半分は左に移動する。

【００３８】偏向回路５０は図１０に詳しく示されてい
る。異なる表示型を実現するのに必要な垂直過走査の望
ましい量に従って、ラスターの垂直サイズを調節する回
路５００が設けられている。図に示すように、定電流源
５０２は一定量の電流Ｉ_{ＲＡ ＭＰ}を供給して、垂直ラン
プコンデンサ５０４を充電する。トランジスタ５０６は
垂直ランプコンデンサ５０４と並列に結合され、垂直リ
セット信号に応答してコンデンサを周期的に放電させ
る。何も調節しないと、電流Ｉ_ＲＡＭＰはラスターの垂
直サイズを最大限度にする。これは、図１の（ａ）に示
すように、４×３型表示比の信号源を伸長してワイドス
クリーン表示を満たすのに必要とされる垂直過走査に相
当する。調節可能な電流源は、必要とされるラスターの
垂直サイズがもっと小さくなるまで、可変量の電流Ｉ
_ＡＤＪをＩ_ＲＡＭＰからそらすので、垂直ランプコンデ
ンサ５０４は更にゆっくりと充電され、もっと小さなピ
ーク値に達する。可変電流源５０８は、図１２に示す垂
直サイズ制御回路１０３０により発生される、例えば、
アナログ形式の、垂直サイズ調節信号に応答する。垂直
サイズ調節５００は手動垂直サイズ調節５１０とは無関
係であり、手動垂直サイズ調節５１０はポテンシオメー
タまたはバックパネル調節ノブで行われる。いずれの場
合も、垂直偏向コイル５１２は適当な値のドライブ電流
を受け入れる。水平偏向は、位相調節回路５１８、左右
糸巻き歪み補正回路５１４、２ｆ_Ｈ位相固定ループ５２
０および水平出力回路５１６により行われる。

【００３９】ＲＧＢインターフェース回路６０は図１１
に詳しく示されている。最終的に表示される信号は、１
ｆ_Ｈ／２ｆ_Ｈ変換器４０の出力か外部ＲＧＢ入力のいず
れかが選択される。ここで述べるワイドスクリーンテレ
ビジョンのために、外部ＲＧＢ入力はワイド型表示比で
順次走査される信号源であるものとする。外部ＲＧＢ信
号、およびビデオ信号入力部２０からの複合帰線消去信
号は、ＲＧＢ／ＹＵＶ変換器６１０への入力である。外
部ＲＧＢ信号のための外部２ｆ_Ｈ複合同期信号は、外部
同期信号分離器６００への入力である。垂直同期信号の
選択はスイッチ６０８により行われる。水平同期信号の
選択はスイッチ６０４により行われる。ビデオ信号の選
択はスイッチ６０６により行われる。スイッチ６０４，
６０６および６０８は、それぞれＷＳＰμＰ３４０によ
り発生される内部／外部制御信号に応答する。内部また
は外部ビデオ源は利用者が選択する。しかしながら、外
部ＲＧＢ源が接続されておらず、またターンオンもされ
ていない時に、利用者が不注意にもこのような外部ＲＧ
Ｂ源を選択するか、あるいはこの外部ＲＧＢ源がドロッ
プアウトするならば、垂直方向のラスターは崩れて、陰
極線管に重大な損傷を生じる。従って、外部同期検出器
６０２は外部同期信号が存在するかどうか検査する。こ
のような信号が無いと、スイッチオーバライド制御信号
がスイッチ６０４，６０６および６０８の各々に伝送さ
れ、外部ＲＧＢ源からの信号が存在しない時に外部ＲＧ
Ｂ源の選択を防止する。またＲＧＢ／ＹＵＶ変換器６１
０はＷＳＰμＰ３４０から色相およびカラー制御信号を
受け取る。

【００４０】図４は図３に示すワイドスクリーン・プロ
セッサ（ＷＳＰ）３０の詳細を示すブロック図である。
Ｙ−Ａ，Ｕ＿ＡおよびＶ＿Ａ信号はピクチャーインピク
チャー（ＰＩＰ）プロセッサ３２０への入力である。Ｐ
ＩＰプロセッサ３２０は解像度処理回路を含んでいるこ
とがある。本発明の特徴に従うワイドスクリーンテレビ
ジョンはビデオ信号を伸長し圧縮することができる。図
１に一部を示す種々の複合表示型で具体化される特殊効
果はＰＩＰプロセッサ３２０により発生され、ＰＩＰプ
ロセッサ３２０は、解像度処理されたデータ信号Ｙ＿Ｒ
Ｐ，Ｕ＿ＲＰおよびＶ＿ＲＰを解像度処理回路３７０か
ら受け取ることができる。解像度処理は常に行う必要は
ないが、選択された表示型に関して行われる。ＰＩＰプ
ロセッサ３２０は図５に詳しく示されている。ＰＩＰプ
ロセッサの主要構成要素は、アナログ／ディジタル変換
部３２２、入力部３２４、高速スイッチ（ＦＳＷ）／母
線部３２６、タイミング／制御部３２８およびアナログ
／ディジタル変換部３３０である。

【００４１】ＰＩＰプロセッサ３２０は、トムソン・コ
ンシューマ・エレクトロニクス社が開発した基本ＣＰＩ
Ｐチップの改良型として具体化される。基本ＣＰＩＰチ
ップは、アメリカリ合衆国インディアナ州インディアナ
ポリス所在のトムソン・コンシューマ・エレクトロニク
ス社より入手できる、『ＣＴＣ１４０ピクチャーインピ
クチャー（ＣＰＩＰ）テクニカルトレーニングマニュア
ル』という題名の出版物にもっと詳しく説明されてい
る。いくつかの特徴あるいは特殊効果が可能であり、以
下に実例を示す。基本的特殊効果は、図１の（ｃ）に示
すように、大画像の一部の上に小画像が置かれている。
大画像と小画像は、同じビデオ信号からでも、異なるビ
デオ信号からでも、発生され、互いに交換するかあるい
は取り替えることができる。一般的に言えば、音声信号
は、常に大画像と対応するように切り換えられる。小画
像は画面上のどの位置にも移動することができ、あるい
は幾つかの予め定められた位置に移動することもでき
る。ズームの特徴により、例えば、小画像の大きさは、
いくつかの予め設定された大きさのうちの任意の１つに
拡大または縮小される。例えば、図１の（ｄ）に示す表
示型では、大画像と小画像は実際には同じ大きさであ
る。

【００４２】例えば、図１の（ｂ）、図１の（ｅ）また
は図１の（ｆ）に示す単一画像モードで、利用者は単一
画像の内容に、１．０対１の比から５．０対１の比まで
段階的にズームインすることができる。また一方、ズー
ムモードで利用者は画像内容を検索しあるいはパンし、
画像が画面上の異なる場所に移動できるようにする。い
ずれの場合にも、小画像も大画像もズーム画像もフリー
ズフレーム（静止画）で表示することができる。この機
能はストロボ画像を可能とし、ビデオの最後の９フレー
ムを画像上で繰り返すことができる。フレーム繰り返し
速度は、毎秒３０フレームから毎秒０フレームまで変え
ることができる。

【００４３】もう１つの発明的構成に従ってワイドスク
リーンテレビジョンに使用されるＰＩＰプロセッサは、
先に述べた基本的ＣＰＩＰの構成とは異なる。１６×９
型画面を有するテレビジョンに基本的ＣＰＩＰチップを
使用しビデオ加速回路を設けなければ、１６×９型ワイ
ドスクリーンを走査するため水平方向に４／３倍伸長さ
れるので、挿入画像はアスペクト比の歪みを呈する。画
像内の対象物は水平方向に引き伸ばされる。外部の加速
回路を使用すれば、アスペクト比の歪みは生じないが、
画像は画面全体を満たさない。

【００４４】従来のテレビジョンで用いられる基本的Ｃ
ＰＩＰチップに基づく現存のＰＩＰプロセッサは、或る
望ましくない結果を有する特別な方法で動作する。入来
ビデオ信号は、主ビデオ源の水平同期信号に固定された
６４０ｆ_Ｈクロックでサンプリングされる。換言すれ
ば、ＣＰＩＰチップと関連するビデオＲＡＭに貯えられ
たデータは、入来補助ビデオ源と直交してサンプリング
されない。これは、基本的ＣＰＩＰフィールド同期法に
課せられる根本的制約である。入力サンプリングレート
（ｒａｔｅ）が非直交性であると、サンプリングされた
データのスキュー誤差を生じる。この制約は、データを
読み書きする際に同じクロックを使用しなければならな
い、ＣＰＩＰチップと共に用いられるビデオＲＡＭより
生じた結果である。ビデオＲＡＭ３５０のような、ビデ
オＲＡＭからのデータが表示されると、スキュー誤差
は、画像の縦の縁に沿ってランダムジッタとして見ら
れ、極めて好ましくないものと一般に考えられている。

【００４５】発明的構成に従い且つ基本的ＣＰＩＰチッ
プとは異なるＰＩＰプロセッサ３２０は、複数の選択可
能な表示モードの内の１つにおいてビデオデータを非対
称的に圧縮するのに適合している。この動作モードにお
いて画像は水平方向に４：１に圧縮され、垂直方向に
３：１に圧縮される。この非対称圧縮モードでは、アス
ペクトク比のゆがめられた画像が発生されてビデオＲＡ
Ｍに貯えられる。画像内の対象物は水平方向に圧縮され
る。しかしながら、これらの画像が、１６×９型画面に
表示するために、例えば、チャンネル走査モードにおけ
るように、正常に読み出されるならば、画像は正しく見
える。画像は画面を満たし、アスペクト比の歪みは生じ
ない。本発明のこの特徴に従う非対称圧縮モードでは、
外部に加速回路を設けずに、１６×９型画面上に特殊な
表示型を発生することができる。

【００４６】全画面ＰＩＰモードではＰＩＰプロセッサ
は、非安定発振器３４８と共に、デコーダ（例えば、適
応型ラインくし形フィルタ）からＹ／Ｃ入力を取り出
し、その信号を復号化してＹ，Ｕ，Ｖカララー成分と
し、水平および垂直同期パルスを発生する。これらの信
号は、種々の全画面モード（例えば、ズーム、フリーズ
およびチャンネル走査）用にＰＩＰプロセッサ内で処理
される。例えば、チャンネル走査モードの間に、ビデオ
信号入力部からの水平および垂直同期信号は多数の不連
続性を有する。なぜなら、サンプリングされた信号（チ
ャンネルが異なる）は関連のない同期パルスを有し、で
たらめのように思われる瞬時に切り換えられるからであ
る。従ってサンプルクロック（および読取り／書込みビ
デオＲＡＭクロック）は非安定発振器により決定され
る。フリーズおよびズームモードでは、サンプルクロッ
クは入来ビデオ水平同期信号（これはこの特殊な場合
に、表示クロック周波数と同じである）に固定される。

【００４７】再び図４に関連して、ＰＩＰプロセッサか
らのアナログ形式のＹ，Ｕ，ＶおよびＣ＿ＳＹＮＣ（複
合同期）出力は、３．５８ＭＨｚ発振器３８０と共に動
作するエンコード回路３６６により、Ｙ／Ｃ成分に再び
符号化することができる。このＹ／Ｃ＿ＰＩＰ＿ＥＮＣ
信号はＹ／Ｃスイッチ（図示せず）に接続され、Ｙ／Ｃ
スイッチは、再び符号化されたＹ／Ｃ成分を主信号のＹ
／Ｃ成分の代りに使用できるようにする。この点から以
降、符号化されたＰＩＰ Ｙ，Ｕ，Ｖおよび同期信号
は、シャーシの他の部分で水平および垂直タイミングの
基礎となる。この動作モードは、主信号路内の補間器と
ＦＩＦＯの動作に基づいてＰＩＰのズームモードを行う
のに適している。

【００４８】更に図５に関して、ＰＩＰプロセッサ３２
０は、アナログ／ディジタル変換部３２２と、入力部３
２４と、高速スイッチＦＳＷ／母線制御部３２６と、タ
イミング／制御部３２８と、ディジタル／アナログ変換
部３３０とを含んでいる。一般に、ＰＩＰプロセッサ３
２０はビデオ信号をディジタル化して、ルミナンス
（Ｙ）および色差信号（Ｕ，Ｖ）とし、上述したよう
に、その結果をサブサンプリングして１メガビットのビ
デオＲＡＭ３５０内に貯える。ＰＩＰプロセッサ３２０
と関連するビデオＲＡＭ３５０は１メガビットの記憶容
量を有する。これは８ビットのサンプルで１フィールド
全部のビデオデータを貯えるのに十分な大きさの容量で
はない。メモリ容量を増加すると、高価になり、より複
雑な制御回路が必要となる。補助チャンネルにおいて１
サンプル当りのビット数が小さくなると、終始８ビット
のサンプルで処理される主信号と比較して、量子化解像
度、または帯域幅の縮小となる。この帯域幅の縮小は通
常、表示される補助画像が比較的小さい時は問題となら
ないが、表示される補助画像が大きい（例えば、表示さ
れる主画像と同じ大きさである）時には問題となる。解
像度処理回路３７０は、補助ビデオデータの量子化解像
度または有効帯域幅を増大する１つまたはそれ以上の方
法を選択的に実現することができる。幾つかのデータ縮
小およびデータ復元方法（例えば、対画素圧縮、ディザ
リングおよびデディザリングを含む）が開発されてい
る。デディザリング回路は、ビデオＲＡＭ３５０の下流
に、例えば、以下に詳しく述べるように、ゲートアレイ
の補助信号路に、有効に配置される。更に、異なるビッ
ト数に係わる異なるディザリングおよびディザリングシ
ーケンス、および異なるビット数に係わる異なる対画素
圧縮が考えられている。各々の画像表示型について表示
される画像の解像度を最大限にするために、いくつかの
特定のデータ縮小およびデータ復元方法のうちの１つを
ＷＳＰμＰによって選択することができる。

【００４９】補助信号のルミナンス信号と色差信号は、
ＰＩＰプロセッサ３２０の一部を形成するビデオＲＡＭ
内に６ビットの８：１：１、Ｙ，Ｕ，Ｖ形式で貯えられ
ている。換言すると、各成分は６ビットのサンプルに量
子化される。１対の色差サンプルごとに８個のルミナン
スサンプルがある。簡単に言うと、ＰＩＰプロセッサ３
２０は、入来ビデオデータが入来補助ビデオ同期信号に
固定された６４０ｆ_Ｈクロック周波数でサンプリングさ
れるモードで動作する。このモードでは、ビデオＲＡＭ
３５０に貯えられたデータは直交的にサンプリングされ
る。データはＰＩＰプロセッサのビデオＲＡＭ３５０か
ら読み出される時、入来補助ビデオ信号に固定された同
じ６４０ｆ_Ｈクロックを使用して読み出される。しかし
ながら、このデータは直交的にサンプリングされ貯えら
れ直交的に読み出すことはできるが、主ビデオ源と補助
ビデオ源が非同期性なので、ビデオＲＡＭ３５０から直
接直交的に表示することはできない。主ビデオ源と補助
ビデオ源は、同じビデオ源からの信号を表示している場
合にのみ、同期していると考えられる。

【００５０】ゲートアレイ３００の主信号路３０４、補
助信号路３０６および出力信号路３１２を図６にブロッ
ク図で示す。またゲートアレイは、クロック／同期回路
３２０とＷＳＰμＰデコーダ３１０を含んでいる。ＷＳ
ＰμＰデコーダ３１０のデータおよびアドレス出力ライ
ン（ＷＳＰ ＤＡＴＡとして示す）は、上述した主回路
および信号路の各々に供給されると共に、ＰＩＰプロセ
ッサ３２０および解像度処理回路３７０にも供給され
る。或る回路がゲートアレイの一部として定められるか
どうかは主として、発明的構成の説明を容易にするため
の便宜上の事柄である。

【００５１】ゲートアレイは主ビデオチャンネルのビデ
オデータを伸長し、圧縮し、切り取り、必要ならば、異
なる画像表示形式を実現する。ルミナンス成分Ｙ＿ＭＮ
は、ルミナンス成分の補間の性質に依り異なる時間の長
さの間、先入れ先出し（ＦＩＦＯ）ラインメモリ内に貯
えられる。結合されたクロミナンス成分Ｕ／Ｖ＿ＭＮは
ＦＩＦＯ３５８内に貯えられる。補助信号のルミナンス
およびクロミナンス成分Ｙ＿ＰＩＰ，Ｕ＿ＰＩＰおよび
Ｖ＿ＰＩＰはデマルチプレクサ３５５により発生され
る。ルミナンス成分は、回路３５７において、所望の解
像度処理を受け、必要に応じて補間器３５９によって伸
長され、出力として信号Ｙ＿ＡＵＸを発生する。

【００５２】例えば図１の（ｄ）に示すように、補助信
号の表示画像が主信号の画像と同じ大きさになることも
ある。ＰＩＰプロセッサおよびビデオＲＡＭ３５０と関
連するメモリの制約のため、供給されるデータ点または
画素の数は、そのように大きな表示領域を満たすのには
不十分となる。このような場合、解像度処理回路３５７
を使用して、補助ビデオ信号に画素を取り戻し、データ
の圧縮または縮小の間に失われた画素の代りに使用する
ことができる。この解像度処理は、図４に示す回路３７
０が行う解像度処理に対応する。一例として、回路３７
０はディザリング回路であり、回路３５７はデディザリ
ング回路である。

【００５３】補助チャンネルは６４０ｆ_Ｈの周波数でサ
ンプリングされ、主チャンネルは１０２４ｆ_Ｈの周波数
でサンプリングされる。補助チャンネルのＦＩＦＯ３５
４はデータを補助チャンネルのサンプル周波数から主チ
ャンネルのクロック周波数に変換する。この処理におい
て、ビデオ信号は８／５（１０２４／６４０）圧縮を受
ける。これは、補助チャンネル信号を正確に表示するの
に必要な４／３圧縮よりも大きい。従って、４×３の小
画像を正確に表示するために、補助チャンネルを補間器
３５９によって伸長しなければならない。補間器３５９
は、補間器制御回路３７１によって制御され、制御回路
３７１自体はＷＳＰμＰ３４０に応答する。必要とされ
る補間器の伸長量は５／６である。伸長率Ｘは以下のよ
うに決定される。 Ｘ＝（６４０／１０２４）×（４／３）＝５／６

【００５４】クロミナンス成分Ｕ＿ＰＩＰおよびＶ＿Ｐ
ＩＰは、ルミナンス成分の補間の性質に依り異なる時間
の長さの間、回路３６７によって遅延され、信号Ｕ＿Ａ
ＵＸとＶ＿ＡＵＸを出力として発生する。主信号と補助
信号のそれぞれのＹ，ＵおよびＶ成分は、ＦＩＦＯ３５
４，３５６および３５８の読取りエネイブル信号を制御
することにより、出力信号路３１２におけるそれぞれの
マルチプレクサ内で合成される。マルチプレクサ３１
５，３１７および３１９は、出力マルチプレクサ制御回
路３２１に応答する。出力マルチプレクサ制御回路３２
１は、クロック信号と、ライン信号の開始と、水平ライ
ンカウンタ信号と、垂直帰線消去リセット信号と、ＰＩ
ＰプロセッサおよびＷＳＰμＰ３４０からの高速スイッ
チの出力とに応答する。多重化されたルミナンス成分と
クロミナンス成分Ｙ＿ＭＸ，Ｕ＿ＭＸおよびＶ＿ＭＸは
それぞれのディジタル／アナログ変換器３６０，３６２
および３６４に供給される。図４に示すように、ディジ
タル／アナログ変換器のあとに低域フィルタ３６１，３
６３および３６５が続く。ＰＩＰプロセッサ、ゲートア
レイおよびデータ縮小回路の種々の機能はＷＳＰμＰ３
４０によって制御される。ＷＳＰμＰ３４０は、直列母
線によってＴＶμＰ２１６に接続されており、ＴＶμＰ
２１６に応答する。直列母線は、図に示すように、４線
母線であり、データ、クロック信号、エネイブル信号お
よびリセット信号用のラインを有する。ＷＳＰμＰ３４
０は、ＷＳＰμＰデコーダ３１０を介して、ゲートアレ
イの種々の回路と通信する。

【００５５】１つの場合、表示画像のアスペクト比の歪
みを避けるために、ＮＴＳＣ４×３ビデオ信号を４／３
の比で圧縮する必要がある。もう１つの場合、通常は垂
直ズーミングを伴う水平ズーミングを行うために、ビデ
オ信号を伸長することができる。３３％までの水平ズー
ミングは、圧縮を４／３以下に減らすことにより、行う
ことができる。サンプル補間器を使用して、新しい画素
位置に入来するビデオ信号を計算し直す。なぜならば、
Ｓ−ＶＨＳ方式の場合、５．５ＭＨｚまでのルミナンス
ビデオ帯域幅は、ナイキスト折返し周波数（１０２４ｆ
_Ｈクロックに対し８ＭＨｚ）の大きな割合を占めるから
である。

【００５６】図６に示すように、ルミナンスデータＹ＿
ＭＮは主信号路３０４内の補間器３３７を通り、補間器
３３７は、ビデオ信号の圧縮または伸長に基づいてサン
プル値を計算し直す。スイッチまたはルート選択器３２
３および３３１の機能は、ＦＩＦＯ３５６と補間器３３
７の相対的位置に関して主信号路３０４の経路を逆転す
ることである。特にこれらのスイッチは、補間器３３７
がＦＩＦＯ３５６よりも先になる（画像の圧縮のために
必要）のか、あるいはＦＩＦＯ３５６が補間器３３７よ
りも先になる（画像の伸長のために必要）のかを選択す
る。スイッチ３２３と３３１はルート制御回路３３５に
応答し、ルート制御回路３３５自体はＷＳＰμＰ３４０
に応答する。補助ビデオ信号は圧縮されてビデオＲＡＭ
内に貯えられるので、伸長のみが実用上必要であること
が記憶されるであろう。従って、比較し得るスイッチン
グは補助信号路に必要とされない。

【００５７】例えば、ＦＩＦＯを使用してビデオの圧縮
を行うために、４番目のサンプルがＦＩＦＯ３５６に書
き込まれるのを禁止することができる。これは４／３の
圧縮を構成する。補間器３３７の機能は、ＦＩＦＯに書
き込まれているルミナンスサンプルを計算し直して、Ｆ
ＩＦＯから読み出されるデータが、ぎざぎざでなく滑ら
かであるようにすることである。伸長は圧縮とは正反対
の方法で行われる。圧縮の場合、書込みエネイブル信号
には、禁止パルスの形でクロックゲート情報が付加てあ
る。データを伸長するために、クロックゲート情報は読
取りエネイブル信号に加えられる。これは、ＦＩＦＯ３
５６から読み出されているデータを休止させる。この場
合、この伸長処理の間ＦＩＦＯ３５６のあとに続く補間
器３３７の機能は、サンプリングされたデータを計算し
直して、ぎざぎざから滑らかにすることである。伸長の
場合データは、ＦＩＦＯ３５６から読み出されている
間、また補間器３３７の中にクロック制御されている
間、休止しなければならない。これは、補間器３３７を
通してデータが絶えずクロックされる圧縮の場合とは異
なる。両方（圧縮と伸長）の場合、クロック制御のゲー
ト動作は同期的に容易に行われる。すなわち、システム
クロック１０２４ｆ_Ｈの立上りエッジに基づいて事象は
起こり得る。

【００５８】補助信号の補間は補助信号路３０８で行わ
れる。ＰＩＰ回路３０１は、６ビットＹ，Ｕ，Ｖ，８：
１：１フィールドメモリ、ビデオＲＡＭ３５０を操作し
て、入来ビデオデータを貯える。ビデオＲＡＭ３５０は
複数のメモリ位置に２フィールドのビデオデータを保持
する。各メモリ位置は８ビットのデータを保持する。８
ビットの各位置に、６ビットのＹ（ルミナンス）サンプ
ル（６４０ｆ_Ｈでサンプリングされた）１個および他の
２ビットがある。これらの他の２ビットは、高速スイッ
チのデータかあるいは、ＵまたはＶサンプル（８０ｆ_Ｈ
でサンプリングされた）の一部を保持する。高速スイッ
チのデータ値は、どのフィールドがビデオＲＡＭに書き
込まれたかを示す。ビデオＲＡＭ３５０に２フィールド
のデータが貯えられており、ビデオＲＡＭ３５０全体は
表示期間中に読み取られるので、両フィールドは表示走
査の間に読み取られる。ＰＩＰ回路３０１は、どのフィ
ールドがメモリから読み出され高速スイッチのデータを
使用して表示されるかを決定する。ＰＩＰ回路は常に、
動きの乱れる問題を解決するために、書き込まれている
フィールドと反対のフィールドを読み取る。読み取られ
ているフィールドが表示されているフィールドと反対の
フィールドであるならば、ビデオＲＡＭに貯えられた偶
数フィールドは、そのフィールドがメモリから読み出さ
れる時にそのフィールドの一番上のラインを削除するこ
とにより、逆転される。その結果、小画像は、動きの乱
れを生じることなく、正確な飛越しを保持する。

【００５９】クロック／同期回路３２０は、ＦＩＦＯ３
５４，３５６および３５８を動作させるのに必要な、読
取り信号、書込み信号およびエネイブル信号を発生す
る。主チャンネルと補助チャンネル用のＦＩＦＯはエネ
イブルされて、その後の表示に必要とされる各ビデオラ
インの部分のためにデータを書き込む。データは主チャ
ンネルまたは補助チャンネルのうちの１つから書き込ま
れるが両方のチャンネルからは書き込まれない。これ
は、各ビデオ源からのデータをディスプレイの同じビデ
オライン上で合成するのに必要である。補助チャンネル
のＦＩＦＯは補助ビデオ信号と同時に書き込まれるが、
主ビデオ信号と同時にメモリから読み出される。主ビデ
オ信号成分は、主ビデオ信号と同時にＦＩＦＯ３５６と
３５８の中に読み込まれ、主ビデオ信号と同時にメモリ
から読み出される。読取り機能が主チャンネルと補助チ
ャンネルとの間で何回切り換えられるかは、選択された
特定の特殊効果の働きによる。

【００６０】種々の特殊効果（例えば、並行している切
り取られた画像）は、ラインメモリＦＩＦＯの読取り／
書込みエネイブル制御信号を操作することにより行われ
る。この表示形式の処理方法を図７と図８に示す。並行
している切り取られた表示画像の場合、補助チャンネル
の２０４８×８ＦＩＦＯ３５４の書込みエネイブル制御
信号（ＷＲ＿ＥＮ＿ＡＸ）は、（１／２）×（５／１
２）＝５／１２すなわち表示有効ライン期間（加速後）
の約４１％、または補助チャンネルの有効ライン期間
（加速前）の６７％について、有効である（図７を参
照）。これは約３３％の切り取り（約６７％の有効画
像）および補間器で信号を５／６だけ伸長することに相
当する。主ビデオチャンネルでは、図８の上部に示すよ
うに、９１０×８ＦＩＦＯ３５６と３５８の書込みエネ
イブル制御信号（ＷＲ＿ＥＮ＿ＭＮ＿Ｙ）は、（１／
２）×（４／３）＝０．６７すなわち表示有効ライン期
間の６７％に有効である。これは、約３３％の切り取
り、および９１０×８ＦＩＦＯによって４／３の圧縮比
が主チャンネルのビデオ信号に関して行われていること
に相当する。

【００６１】各々のＦＩＦＯにおいてビデオデータは、
特定の時点で読み出されるようバッファされる。データ
が各々のＦＩＦＯから読み出される有効時間領域は、選
択された表示型により決定される。図に示す、並行して
いる切り取られたモードの例では、主チャンネルの画像
は画面の左半分に表示されており、補助チャンネルの画
像は画面の右半分に表示されている。図に示すように、
波形の任意のビデオ部分は、主チャンネルと補助チャン
ネルとでは異なる。主チャンネルの９１０×８ＦＩＦＯ
の読取りエネイブル制御信号（ＲＤ＿ＥＮ＿ＭＮ）は、
ビデオのバックポーチ直後の有効画像の開始と共に始ま
る有効表示ライン期間の５０％について有効である。補
助チャンネルの読取りエネイブル制御信号（ＲＤ＿ＥＮ
＿ＡＸ）は、ＲＤ＿ＥＮ＿ＭＮ信号の立下りエッジと共
に始まり主チャンネルビデオのフロントポーチの開始と
共に終了する有効表示ライン期間の残りの５０％につい
て有効である。書込みエネイブル制御信号はそれぞれの
ＦＩＦＯ入力データ（主またまは補助）と同期してお
り、読取りエネイブル制御信号は主チャンネルのビデオ
信号と同期していることが注目される。

【００６２】図１の（ｄ）に示す表示型は、ほぼ完全な
フィールドの２つの画像を並べて表示することができる
ので、特に望ましい。この表示は、ワイド表示比の画像
（例えば、１６×９）に特に効果的でありそして適して
いる。たいていＮＴＳＣ信号は４×３型で表わされてお
り、これは勿論、１２×９に相当する。４×３表示比の
２つのＮＴＳＣ画像を１６×９型表示比の１つの画面に
示すには、これらの画像を３３％切り取るかまたは３３
％圧縮するのでアスペクト比の歪みを生じる。利用者の
好みにより、切り取られる画像とアスペクト比の歪みと
の比率は、０％から３３％までの限度内でどのようにで
も設定できる。一例として、２つの並んでいる画像は、
１６．７％圧縮し１６．７％切り取って表示することも
できる。

【００６３】１６×９型表示比画面の水平表示時間は４
×３型表示比画面と同じである。なぜならば両方共、公
称ライン長は６２．５マイクロセカンドであるからであ
る。従ってＮＴＳＣビデオ信号は、歪みを生じることな
く正しいアスペクト比を保持するためには、４／３だけ
加速しなければならない。４／３という率は２つの表示
型の比として計算される： ４／３＝（１６／９）／（４／３） ビデオ信号を加速するために、本発明の特徴に従って、
可変性補間器が利用される。これまでに、同様な機能を
実行するために、入力と出力において異なるクロック周
波数を有するＦＩＦＯが使用されている。比較として、
４×３型表示比の２つのＮＴＳＣ信号を４×３型表示比
の１つの画面に表示するならば、各画像を５０％だけ、
ゆがめるか切り取るかまたはこの両方を組み合わせなけ
ればならない。ワイドスクリーン表示の場合に必要とさ
れるような加速は必要でない。

【００６４】一般に、ビデオ表示／偏向システムは主ビ
デオ信号と同期している。ワイドスクリーン画面を満た
すには、上に説明したように、主ビデオ信号を加速しな
ければならない。補助ビデオ信号は、最初のビデオ信号
およびビデオ表示と垂直に同期しなければならない。補
助ビデオ信号は、フィールドメモリ内で１フィールド期
間のうちの一部だけ遅らせてから、ラインメモリ内で伸
長させることができるる。補助ビデオデータを主ビデオ
データと同期させるには、ビデオＲＡＭ３５０をフィー
ルドメモリとして使用し、先入れ先出し（ＦＩＦＯ）ラ
インメモリ装置３５４を使用して信号を伸長する。

【００６５】しかしながら、読取り／書込みクロックは
非同期性なので、読取り／書込みポインタの衝突を避け
る手段を取らなければならない。読取り／書込みポイン
タの衝突は、新しいデータがＦＩＦＯの中へ書き込まれ
ないうちに古いデータがＦＩＦＯから読み出される時に
起こる。また読取り／書込みポインタの衝突は、古いデ
ータがＦＩＦＯから読み出されないうちに新しいデータ
がメモリ上に書かれる時に起こる。ＦＩＦＯの大きさ
は、読取り／書込みポインタの衝突を避けるのに当然必
要であると考えられる、最小ライン記憶容量と関連す
る。

【００６６】ＰＩＰプロセッサは、入来補助ビデオ信号
の水平同期成分に固定された６４０ｆ_Ｈクロックで補助
ビデオデータがサンプリングされるように動作する。こ
の動作で、直交サンプリングされたデータをビデオＲＡ
Ｍ３５０の中に貯えることができる。データは、同じ６
４０ｆ_Ｈの速度でビデオＲＡＭから読み出されなければ
ならない。主ビデオ源と補助ビデオ源は一般に非同期性
なので、データを、修正せずにビデオＲＡＭから直交表
示することはできない。補助信号が主信号に同期するの
を容易にするために、独立した書込み／読取りポートク
ロックを有するラインメモリが、ビデオＲＡＭ３５０の
出力の後の補助信号路に配置される。

【００６７】更に、図４に示すように、ビデオＲＡＭ３
５０の出力は、２個の４ビットラッチ（３５２Ａと３５
２Ｂ）のうちの最初のラッチの入力である。ＶＲＡＭ＿
ＯＵＴ出力は４ビットのデータブロック内にある。４ビ
ットのラッチは、補助信号を再結合して８ビットのデー
タブロックの中へ戻すのに使用される。またこれらのラ
ッチはデータクロック周波数を１２８０ｆ_Ｈから６４０
ｆ_Ｈに減少させる。８ビットのデータブロックは、ビデ
オＲＡＭ３５０内に貯える補助ビデオデータをサンプル
するのに使用されるのと同じ６４０ｆ_Ｈのクロックによ
ってＦＩＦＯ３５４の中に書き込まれる。ＦＩＦＯ３５
４の大きさは２０４８×８である。８ビットのデータブ
ロックは、主ビデオ信号の水平同期成分に固定されてい
る１０２４ｆ_Ｈの表示クロックによってＦＩＦＯ３５４
から読み出される。この基本的構成は、独立した読取り
／書込みポートクロックを有する多重ラインメモリを使
用し、直交サンプリングされたデータを直交表示するこ
とができる。８ビットのデータブロックは、デマルチプ
レクサ３５５によって６ビットのルミナンスおよび色差
サンプルに分割される。次にこれらのデータサンプル
は、希望する表示比を得るために必要なので、補間さ
れ、ビデオデータ出力として書き込まれる。

【００６８】補助チャンネルのＦＩＦＯからのデータの
読取りと書込みは非同期であり、読取りクロック速度は
書込みクロック速度よりもかなり速いので、読取り／書
込みポインタの衝突の可能性がある。読取り／書込みポ
インタの衝突が起こるのは、すでに前に読まれている古
いデータが新しく書かれたデータと取り替えられないう
ちに、読取りエネイブル信号が受信される時である。完
全な飛越しも保持しなければならない。補助チャンネル
のＦＩＦＯにおける読取り／書込みポインタの衝突を避
けるために、十分に大きなメモリを最初に選ばなければ
ならない。

【００６９】ワイド型表示比のテレビジョンの特に有利
な点は、垂直解像度を追加するために信号を補間する必
要はあるが、ワイド型表示比の画面を満たすためにレタ
ーボックス信号が伸長できることである。本発明の特徴
に従い、レターボックス自動検出回路が備えられ、１６
×９型レターボックス表示を含む。４×３型表示比の信
号の伸長を自動的に行う。

【００７０】レターボックス信号の垂直高さを増加する
ために、ビデオ信号の垂直走査速度を増加して、画像の
上部と底部の黒い部分が除去されるか、または少なくと
もかなり縮小されるようにする。自動レターボックス検
出器は、ビデオ信号は有効ビデオ（すなわち、閾値より
も高くない、ほぼ一定のルミナンス値）を持たないとい
う仮定に基づくことができる。あるいは、レターボック
スの検出は、ビデオフィールドにおける各ラインについ
て２つの勾配を計算することにより行うことができる。
この２つの勾配を計算するには４つの値（現在のライン
の最大値と最小値、および前のラインの最大値と最小
値）が必要とされる。第１の勾配（正の勾配と呼ばれ
る）は、現在のラインの最大値から前のラインの最小値
を引き算することにより形成される。第２の勾配（負の
勾配と呼ばれる）は、前のラインの最大値から現在のラ
インの最小値を引き算することにより形成される。これ
らの勾配はどちらも、場面の内容に依り、正または負の
値を持つが、両勾配の負の値は無視される。なぜなら、
一度に１つの勾配だけが負となり、正の値を持つ勾配の
大きさは常に、負の値を持つ勾配よりも大きいかまたは
等しいからである。このことは、勾配の絶対値を計算す
る必要を無くすことにより、回路を単純にする。どちら
かの勾配がプログラム可能閾値を超える正の値を持つな
らば、現在のラインかまたは前のラインのいずれかにビ
デオが存在すると考えられる。これらのレジスタ値をマ
イクロコンピュータで使用して、そのビデオ源がレター
ボックス型であるかどうかを決定することができる。

【００７１】もう１つ別の方法（図示されていない）で
は、自動レターボックス検出器は、レターボックス信号
源によって運ばれる符号ワードまたは信号を復号化し
て、レターボックス型の信号を識別する回路を含んでい
る。

【００７２】図１２は、垂直サイズ制御回路１０３０の
一部として、自動レターボックス検出器を示す。垂直サ
イズ制御回路は、レターボックス検出器１０３２、垂直
表示制御回路１０３４および３状態出力装置１０３６を
含んでいる。別の方法として垂直帰線消去および垂直リ
セットパルスを別々の信号として伝送することができ
る。発明的構成に従い、自動レターボックス検出回路
は、１６×９型レターボックス表示を含む、４×３型表
示比の信号の垂直方向ズームすなわち伸長を自動的に行
うことができる。出力信号ＶＥＲＴＩＣＡＬ ＳＩＺＥ
ＡＤＪが有効になると、垂直偏向高さは４／３だけ増
加され（図１０参照）、レターボックス信号の有効画像
部分は、アスペクト比の歪みを生じることなく、ワイド
スクリーンを満たすことができる。

【００７３】また垂直表示制御回路は、過走査されたラ
スターのどの部分が画面に表示されるのかを制御する。
これは、垂直パニングと呼ばれる特徴である。垂直方向
に過走査されたビデオ信号がレターボックス型でなけれ
ば、従来の表示型の画像は、ワイドスクリーン型に見せ
かけるために、ズーム、すなわちわ伸長、することがで
きる。しかしながら、この場合、４／３垂直過走査によ
り切り取られた画像の部分は有効な画像情報を含んでい
る。画像の１／３を垂直方向に切り取る必要がある。そ
れ以上の調節をしないと、上部の１／６と底部の１／６
は常に切り取られる。しかしながら、画像内容により、
画像の底部よりも上部をもっと切り取った方が良いかあ
るいはその逆の方が良いか、が指示される。すべての動
作が、例えば、地上レベルで行われているならば、視聴
者はもっと空の部分を切り取ることを好むかも知れな
い。垂直パニングにより、ズームされた画像のどの部分
が画面に表示されどの部分が切り取られるのかを選択す
ることができる。

【００７４】垂直パニングを図１３および図１４の
（ａ）〜（ｃ）に関して説明する。３レベルの複合垂直
帰線消去／リセット信号が図１３の上部に示されてい
る。これらの信号は別々に発生することができる。垂直
帰線消去パルスは、信号Ｌ＿ＣＯＵＮＴがＶＲＴ＿ＢＬ
ＮＫ０と等しくなった時に始まり、Ｌ＿ＣＯＵＮＴがＶ
ＲＴ＿ＢＬＮＫ１と等しくなった時に終る。垂直リセッ
トパルスは、Ｌ＿ＣＯＵＮＴがＶＲＴ＿ＰＨＡＳＥと等
しくなった時に始まる。Ｌ＿ＣＯＵＮＴは、ＶＳＹＮＣ
＿ＭＮの前縁に関して１／２水平ラインを追跡してゆく
のに使用される１０ビットのカウンタの出力である。Ｖ
ＳＹＮＣ＿ＭＮはＶＤＲＶ＿ＭＮの同期した形であり、
ゲートアレイに供給される主信号の垂直同期成分であ
る。ＶＲＴ＿ＢＬＮＫ０とＶＥＲＴ＿ＢＬＮＫ１は、垂
直パニングコマンドに依りマイクロプロセッサより供給
される。ＶＲＴ＿ＰＨＡＳＥは、ＣＯＭＰ＿ＳＹＮＣ出
力の垂直同期成分の立上りエッジとＶＥＲＴ＿ＲＳＴ出
力の相対的位相をプログラムする。ＣＯＭＰ＿ＳＹＮＣ
出力はＪ−Ｋフリップ／フロップの出力である。フリッ
プ／フロップの状態は、Ｌ＿ＣＯＵＮＴとＨ＿ＣＯＵＮ
Ｔの出力を復号化することにより決定される。Ｈ＿ＣＯ
ＵＮＴは水平位置カウンタである。Ｌ＿ＣＯＵＮＴカウ
ンタは、水平同期パルスと等化パルスと垂直同期パルス
に対応する３つの部分にＣＯＭＰ＿ＳＹＮＣ信号を分割
するのに使用される。

【００７５】過走査の無い（実際には通常の、６％の過
走査に関する）場合の垂直偏向電流は、対応する垂直帰
線信号と共に、点線で示されている。過走査の無い場合
の垂直帰線消去パルスの幅はＣである。垂直同期パルス
は垂直リセットパルスと同相である。過走査モードの場
合の垂直偏向電流は、対応する垂直帰線消去パルス（パ
ルス幅Ｄを有する）と共に、実線で示されている。

【００７６】底部の過走査Ａと上部の過走査Ｂが等しけ
れば、画面は図１４の（ａ）に示すようになる。垂直リ
セットパルスが垂直同期パルスよりも遅れて発生される
ならば、底部過走査Ａは上部過走査Ｂよりも少なくな
り、図１４の（ｂ）に示すような画面となる。これは下
方への垂直パンであり、画像の下部が表示され画像の上
部１／３は消去される。逆に、垂直リセットパルスが垂
直同期パルスよりも先に発生されると、底部過走査Ａは
上部過走査Ｂよりも多くなり、図１４の（ｃ）に示す画
面となる。これは上方への垂直パンであり、画像の上部
が表示され、画像の底部１／３は消去される。垂直同期
信号と垂直リセット信号の相対的位相は、ＷＳＰμＰ３
４０により制御可能であり、過走査動作モードの間に、
垂直方向のパニングを可能にする。過走査されたラスタ
は、垂直パニングの間、受像管またはスクリーン上で垂
直方向に中央に置かれている、すなわち対称の位置にあ
る、ことが認められるであろう。画像の底部よりも上部
をもっと消去する（またはこれと逆にする）ために、帰
線消去期間を、ラスターの中心に関し非対称的に、垂直
に移動させまたは位置させることができる。

【００７７】図１５は、発明的構成による垂直リセット
パルス発生回路１１００を示す。信号名が“Ｎ”で終わ
る信号は、低い（論理“Ｏ”）とき能動状態となる信号
を示す。例えば、回路１１００における全てのフリップ
フロップおよびカウンタは、負方向性のパルスであるシ
ステムクリア信号ＣＬＲＮによりクリアされる。カウン
タ１１０１と比較器１１０３は、パニングの間、垂直リ
セット（Ｖｒｓｔ）を開始させるための制御信号を発生
する手段を形成する。カウンタ１１０１は、例えば、１
０２４ｆ_Ｈのシステムクロックによりクロック制御され
る。カウンタ１１０１は１／２ラインカウンタであり、
１ライン期間当たり２回生じる１クロック幅のパルスで
ある信号ＳＯＬ＿Ｘ＿２により計数する（ＣＥＮ）よう
に作動される。カウンタ１１０１は、Ｖｓｙｎｃ前縁に
生じる１クロック幅のパルスであるＶｓｙｎｃ＿Ｅによ
りクリアされる（ＣＬＲ）。カウンタ１１０１の出力
（ＣＮＴ）は、比較器１１０３への第１の入力である。
比較器１１０３への第２の入力は、所望のパン値に対応
するＤＥＬＡＹ ＳＥＴＴＩＮＧである。画像をわずか
な量（例えば４〜５ライン）だけ上方へパンする（これ
は画像を下方へスクロールすると考えることもできる）
ことが望ましいならば、垂直リセットパルスは２６２．
５ラインからパン値を引いたライン数だけ垂直同期パル
スから実際には遅延されている。この差が遅延設定であ
り、すなわち遅延値である。カウンタ１１０１の出力が
この遅延値に一致するといつも、開始リセット信号（Ｓ
ｔｒ＿Ｒｓｔ）が発生される。Ｓｔｒ＿Ｒｓｔ信号は、
１ライン期間の１／２の長さの、正方向のパルスであ
る。このパルスの前縁は、所望の垂直リセット期間の始
まりを表わす。

【００７８】垂直パニングを行うときに遭遇する１つの
問題は、ＶＣＲ再生の特殊効果モードの間に起こる。Ｖ
ＣＲの高速前進モードでは、線形のテープ速度が非標準
性のものであるため、１フィールドにおけるライン数
は、記録モード（ＳＰ，ＬＰまたはＳＬＰ）および線形
のテープ速度に依存する数だけ減少する。ここで説明す
るＶＣＲ再生の高速前進モード（ＳＰモード）に含まれ
ている１フィールド当りの公称ライン数は２５３．５ラ
インであると仮定する。所望のパン値が５ラインだけ下
がるものならば遅延の設定は、２６２．５ライン−５ラ
イン＝２５７．５ラインとなる。しかしながら、新しい
Ｖｓｙｎｃ（Ｖｓｙｎｃ−Ｅ）は２５３．５ラインごと
に起こり、１／２ラインカウンタをリセットする。この
モードの間、垂直リセットは起こらない。なぜならば、
１／２ラインカウンタ１１０１は所望の遅延値に決して
達することはなく、絶えずリセットされるからであり、
垂直ラスターの崩壊と受像管の損傷を生じることがあ
る。

【００７９】回路１１００は、Ｖｓｙｎｃの位相および
垂直リセットの為の遅延設定に関係なく垂直リセットパ
ルスの発生を確実なものにする。垂直同期信号Ｖｓｙｎ
ｃは、１ライン期間当たり２回生じる１クロック幅のパ
ルスＳＯＬ＿Ｘ＿２によりサンプリングされる。垂直同
期パルスは、例えば、１ライン期間の１／１６あるいは
１／８だけＳＯＬ＿Ｘ＿２から確実にオフセットしてい
るように処理されている。Ｄ−型のフリップフロップ１
１０２、１１０４および１１０６を使い、ＳＯＬ＿Ｘ＿
２で垂直同期パルスをサンプリングすると、垂直同期パ
ルスはＳＯＬ＿Ｘ＿２と再整合する。このような再整合
のためのサンプリングは、他のシステムでは必要ないか
もしれない。Ｓｔｒ＿Ｒｓｔ＿の前縁は、所望の垂直リ
セット期間の始まりを表わす。１フィールド内のライン
数がＳｔｒ＿Ｒｓｔ＿信号を発生するために使われる遅
延設定値より大きいか等しいならば、Ｓｔｒ＿Ｒｓｔの
前縁は、所望の垂直リセットの長さを計数し、停止する
第２の１／２ラインカウンタ１１１４をクリアするため
に使われる。

【００８０】カウンタ１１１４は、１アゲート１１２０
への３つの入力の中のどれか１つの信号によりクリアさ
れる。第１の入力は、先に説明したように、Ｓｔｒ＿Ｒ
ｓｔパルスに応答する。第２の入力は、システムスリア
信号ＣＬＲＮに応答する、第３の入力は、次に説明する
ように、Ｖｓｙｎｃに応答する。

【００８１】１フィールド中のライン数がＳｔｒ＿Ｒｓ
ｔ信号を発生するために使われる遅延値より少ない場合
に、別の方法により垂直リセットＶｒｓｔを確実に発生
する。何故なら、Ｓｔｒ＿Ｒｓｔ信号は発生されない。
Ｊ−Ｋフリップフロップ１１１２は、サンプリングされ
た垂直同期信号の前縁でセットされる。フリップフロッ
プ１１１２の出力は、次のサンプリングされる垂直同期
信号のためのアンドゲート１１１６を介してエネイブル
信号として使われる。フリップフロップ１１１２がセッ
トされてからＳｔｒ＿Ｒｓｔパルスが発生していなけれ
ば、Ｖｒｓｔ信号を発生するために使われるカウンタ１
１１４は、次にサンプリングされる垂直同期信号の前縁
でクリアされる。このようにして、Ｖｓｙｎｃ信号が存
在する限り、１フィールド内のライン数もしくはＳｔｒ
＿Ｒｓｔ信号のための所望の遅延設定に関係なく、正確
な長さのＶｒｓｔパルスが発生される。Ｓｔｒ＿Ｒｓｔ
が発生されると、Ｓｔｒ＿Ｒｓｔ信号の前縁がＪ−Ｋフ
リップフロップ１１１２をクリアし、Ｓｔｒ＿Ｒｓｔパ
ルスに基づいてＶｒｓｔ信号を発生する。

【００８２】垂直リセットパルスＶｒｓｔを発生するた
めに、カウンタのエネイブル信号の中の１つを使用して
もよい。例示した実施例では、ナンドゲート１１１８に
おいてＱＢ（２^１）およびＱＣ）（２^２）について復号
化するために、所望の垂直リセットの長さは６×１／２
ライン（３ライン）についてセットされる。６×１／２
ライン以外の垂直リセットの長さも、カウンタ１１１４
の他の出力状態を復号化することにより選択することが
できる。

【図面の簡単な説明】

【図１】ワイドスクリーンテレビジョンの種々の表示型
を説明するのに役に立つ図である。

【図２】本発明の特徴に従い且つ２ｆ_Ｈの水平走査で動
作するのに適合した、ワイドスクリーンテレビジョンの
ブロック図である。

【図３】図２に示すワイドスクリーンプロセッサのブロ
ック図である。

【図４】図３に示すワイドスクリーンプロセッサの詳細
を示すブロック図である。

【図５】図４に示すピクチャーインピクチャープロセッ
サのブロック図である。

【図６】図４に示すゲートアレイのブロック図であり且
つ、主信号路、補助信号路および出力信号路を示す。

【図７】十分に切り取られた信号を使用する、図１の
（ｄ）に示す表示型の発生を説明するのに役立つタイミ
ング図である。

【図８】十分に切り取られた信号を使用する、図１の
（ｄ）に示す表示型の発生を説明するのに役立つタイミ
ング図である。

【図９】１ｆ_Ｈから２ｆ_Ｈへの変換で内部の２ｆ_Ｈ信号
を発生する回路のブロック図である。

【図１０】図２に示す偏向回路のブロック図と回路図の
組み合わせである。

【図１１】図２に示すＲＧＢインターフェースのブロッ
ク図である。

【図１２】自動レターボックス検出器を含んでいる、垂
直サイズ制御回路のブロック図である。

【図１３】垂直パニングの実現を説明するのに役立つタ
イミング図である。

【図１４】図１３のタイミング図を説明するのに役立つ
表示型の図である。

【図１５】垂直リセットパルス発生回路のブロック図で
ある。

【符号の説明】

３０ ワイドスクリーンプロセッサ（ＷＳＰ） ２１６ ＴＶマイクロプロセッサ ３２０ ＰＩＰプロセッサ ３４０ ワイドスクリーンマイクロプロセッサ（ＷＳ
Ｐ μＰ） １０３０ 垂直サイズ制御回路 １０３２ レターボックス検出器 １０３４ 垂直表示制御回路 １０３６ ３状態出力装置 １１００ 垂直リセットパルス発生回路 １１０１ カウンタ １１０１ Ｄ−型フリップフロップ １１０３ 比較器 １１０４ Ｄ−型フリップフロップ １１０６ Ｄ−型フリップフロップ １１０８ Ｄ−型フリップフロップ １１１０ Ｄ−型フリップフロップ １１１２ Ｊ−Ｋフリップフロップ １１１４ カウンタ １１１６ アンドゲート １１１８ ナンドゲート １１２０ ノアゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール フランシス ホランダー アメリカ合衆国 インデイアナ州 インデ イアナポリス ノース・デキンシー 1226

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ビデオ信号を表示する表示手段と、 前記ビデオ信号から、前記表示手段よりも大きな垂直高
   さを有する画像を発生する手段と、 前記ビデオ信号の垂直同期成分に対して遅延された垂直
   リセットパルスを開始するためにビデオライン遅延期間
   を発生することにより前記画像の選択された部分を前記
   表示手段に表示する垂直パニング回路と、 前記ライン遅延期間よりも大きいビデオライン数を有す
   るフィールドが生じると前記遅延したリセットパルスを
   発生する計数手段と、 前記垂直同期成分に応答し、前記ライン遅延期間よりも
   少ないビデオライン数を有するフィールドが生じると前
   記遅延したリセットパルスを発生する手段とを含んでい
   る、ビデオ表示制御システム。
2. 【請求項２】 ビデオ信号を表示する表示手段と、 前記ビデオ信号から、前記表示手段よりも大きな垂直高
   さを有する画像を発生する手段と、 前記ビデオ信号の垂直同期成分に対して遅延した垂直リ
   セットパルスを開始するために時間遅れを発生すること
   により、前記画像の選択された部分を前記表示手段に表
   示する垂直パニング回路と、 前記ビデオ信号の連続するフィールドと連続する時間遅
   れの期間を比較する手段と、 前記時間遅れのうちの対応する１つよりも長い期間を有
   するフィールドが生じた時に前記遅延したリセットパル
   スを発生する第１の手段と、 前記時間遅れのうちの対応する１つよりも短かい期間を
   有するフィールドが生じた時に前記遅延したリセットパ
   ルスを発生する第２の手段とを含んでいる、ビデオ表示
   制御システム。
3. 【請求項３】 ビデオ信号を表示する表示手段と、 前記ビデオ信号から、前記表示手段よりも大きな垂直高
   さを有する画像を発生する手段と、 前記ビデオ信号の垂直同期成分に対して時間遅延を発生
   することにより、前期画像の選択された部分を前期表示
   手段に表示する垂直パニング回路と、 前記ビデオ信号の順次フィールドと前記時間遅延とを持
   続期間において比較する比較手段と、 前期比較手段に応答し、前記ビデオ信号の１フィールド
   と前記時間遅延が持続期間において一致するとき、遅延
   したリッセトパルスを開始させる第１の信号を発生する
   手段と、 前記垂直同期成分にしたがって前記遅延したリセットパ
   ルスを開始させる第２の信号を発生する手段と、 前期第１および第２の信号の中の１つを選択する選択手
   段と、 前期選択手段に応答して前記遅延した垂直リセットパル
   スを発生する手段とを含んでいる、ピデオ表示制御シス
   テム。