JPH0530905U - ステータス読み込み回路 - Google Patents

Abstract

(57)【要約】 【目的】 スキャン周期内に発生した従来認識すること
のできなかった短時間のステータスも確実に認識して読
み込みを可能なステータス読み込み回路を実現すること
である。 【構成】 フィルタ回路１１は入力信号から単発パルス
等のノイズを除いてステータス変化検出回路１２に入力
する。ステータス出力回路１３の出力であるＯＵＴ信号
が“Ｈ”レベルの時はＤフリップフロップ２１は入力信
号であるＱ₃信号の立ち下がりを検出し、ＯＵＴ信号が
“Ｌ”レベルの時はＱ₃ 信号の立ち上がりを検出して、
スキャン周期中におけるステータス変化を読み込む。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＦＡ（ファクトリーオートメーション）に用いられるＰＬＣ（プログ ラマブルコントローラ）等の接点入力モジュールに使用されているステータス読 み込み回路に関する。

【０００２】

【従来の技術】

ＰＬＣでは、制御対象に関する種々の情報を読み込み、適確な処理を自立的に 行うことが要求される。

【０００３】 生産機械等の状態（ステータス）は“Ｈ”，“Ｌ”のディジタル情報としてＰ ＬＣに入力されるが、この入力されたステータスを正確に読み込むことが重要で ある。

【０００４】 このステータス読み込み回路として従来から用いられている回路を図３により 説明する。Ｄフリップフロップ１のＤ端子には入力信号が印加され、クロックパ ルスの立ち上がり時における入力信号の状態が正出力端子からＱ₁ 信号として出 力され、補出力端子からＱ₁ ′信号が出力される。Ｄフリップフロップ２のＤ端 子にはＱ₁ 信号が入力され、クロックパルスの立ち上がりでＱ₁ 信号の状態が正 出力端子からＱ₂ 信号として出力され、補出力端子からは逆位相のＱ₂ ′信号が 出力される。Ｑ₁ 信号とＱ₂ 信号はナンドゲート３に入力され、Ｑ₁ ′信号とＱ ₂ ′信号はナンドゲート４に入力され、ナンドゲート３の出力のα信号はＲＳフ リップフロップ５のプリセット端子に、ナンドゲート４の出力のβ信号はＲＳフ リップフロップ５のクリア端子に入力される。

【０００５】 次にこの回路を図４のタイムチャートを参照しながら説明する。入力信号は（ ロ）に示す波形で、（イ）のクロックパルスの立ち上がりで入力信号のその時の 状態が（ハ）のＱ₁ 信号として出力される。（ヘ）のＱ₁ ′信号はＱ₁ 信号の逆 位相の信号である。

【０００６】 Ｑ₁ 信号はＤフリップフロップ２のＤ端子に入力され、（イ）のクロックパル スの立ち上がりで、Ｑ₁ 信号のその時の状態が（ニ）のＱ₂ 信号となる。（ト） のＱ₂ ′信号はＱ₂ 信号の逆位相の信号である。

【０００７】 ナンドゲート３には（ハ）のＱ₁ 信号と（ニ）のＱ₂ 信号が入力されて、両信 号がＨレベルの時のみＬレベルで、その他の時はＨレベルである（ホ）のα信号 を出力する。

【０００８】 ナンドゲート４には（ヘ）のＱ₁ ′信号と（ト）のＱ₂ ′信号が入力されて、 ナンドゲート５と同様な入力−出力特性による出力信号の（チ）のβ信号を出力 する。

【０００９】 （リ）のＱ₃ 信号は、ＲＳフリップフロップ５の出力信号で、プリセット端子 に入力されるα信号が“Ｌ”の時にＱ₃ 信号は“Ｈ”に、クリア端子に入力され るβ信号が“Ｌ”の時にＱ₃ 信号は“Ｌ”になる。

【００１０】 アンドゲート６は（リ）のＱ₃ 信号と（ヌ）のリード信号との論理積の（ル） の出力信号を出力する。

【００１１】

【考案が解決しようとする課題】

ところで、図４において明らかに分るように、この従来の回路では、スキャン 周期内で起こったステータスの変化が次のリード信号の“Ｈ”レベルの波形にま で継続していない場合の（リ）のＱ₃ 信号のａの波形は（ル）の出力信号には現 れず、次のリード信号の“Ｈ”レベルの波形にまで継続する場合にｂの波形が現 れるのみで、ステータスを正確に認識することができない。従って、単発パルス によるノイズ等を除去することはできるが、ステータス読み込み回路としては不 正確な読み込みしかできない。

【００１２】 本考案は上記の点に鑑みてなされたもので、その目的は、スキャン周期内に発 生した従来認識することのできなかった短時間のステータスも確実に認識して読 み込みを可能にするステータス読み込み回路を実現することにある。

【００１３】

【課題を解決するための手段】

前記の課題を解決する本考案は、プログラマブルコントローラにおいて使用さ れるフリップフロップを利用したステータス読み込み回路において、ステータス を示す２値化された信号を入力とし、この入力信号に重畳される単発パルス等の ノイズを除去し、その出力段のフリップフロップから正出力と補出力とを出力す るフィルタ回路と、該フィルタ回路から出力される前記フリップフロップの補出 力をクロック入力とするクリア端子付きの第１のフリップフロップと、前記フィ ルタ回路から出力される前記フリップフロップの正出力をクロック入力とする第 ２のフリップフロップと、前記フィルタ回路から出力される正出力と、前記第１ のフリップフロップの補出力と、前記第２のフリップフロップの補出力とが入力 されるアンドゲートと、前記第２のフリップフロップの正出力と前記アンドゲー トの出力とが入力されているオアゲートとで構成されるステータス変化検出回路 と、前記オアゲートの出力をデータ入力とし、ステータスを読み込むためのリー ド信号をクロック入力とし、正補出力端子を備えて、正出力をステータスを読み 込んだ信号として出力する第３のフリップフロップで構成されるステータス出力 回路とを具備し、該ステータス出力回路の前記第３のフリップフロップの正出力 は、前記第１のフリップフロップのクリア端子に、補出力は前記第２のフリップ フロップのクリア端子に入力されるようになっていることを特徴とするものであ る。

【００１４】

【作用】

リード信号が入力されてステータス出力回路からその読み込んだステータスが 出力された直後から、次のリード信号が入力されるまでのスキャン周期の期間を 考える。

【００１５】 （１）この時のステータス出力回路の出力しているステータスが“Ｌ”レベル であった場合、次のリード信号が入力されるまでの間にステータスが“Ｈ”へと 変化する事態が生じたことを、第２のフリップフロップにより検出する。即ち、 この時の第２のフリップフロップのリセット入力は“Ｈ”であり、リセット信号 がネゲートされているため、この第２のフリップフロップはフィルタ回路の出力 段のフリップフロップの正出力が“Ｌ”から“Ｈ”に変化すると、この変化を検 知してその正出力を“Ｌ”から“Ｈ”に変化させる。この正出力はオアゲートを 介してステータス出力回路を構成する第３のフリップフロップのＤ端子に入力さ れており、リード信号の入力と共にラッチされて、ステータス情報として正出力 端子から出力される。この時、第１のフリップフロップはリセットされていて、 補出力端子は“Ｈ”に固定されている。

【００１６】 （２）ステータスが“Ｈ”の時は、スキャン周期内に“Ｈ”から“Ｌ”へのス テータスの変化を第１のフリップフロップで検出する。 （３）ステータスの変化が起こらない場合、フィルタ回路の出力段のフリップ フロップの正出力が、アンドゲート及びオアゲートを介して第３のフリップフロ ップのＤ端子に入力されており、リード信号の入力によりラッチされて、ステー タス情報として正出力端子から出力される。

【００１７】 即ち、スキャン周期内においてステータスの変化が起きた時は、リード信号入 力時点の情報よりも、その時点以前のステータスの変化を示す情報を出力して、 ステータスの変化を正確に読み込むことができる。

【００１８】

【実施例】

以下、図面を参照して本考案の実施例を詳細に説明する。 図１は、本考案の一実施例の回路図である。図において、図３と同等の部分に は同一の符号を付してある。図中、１１は図３の回路からアンドゲート６を除い た入力信号から単発パルスを除くためのフィルタ回路、１２は入力されるフィル タ回路１１の出力信号においてスキャン周期毎に起こるステータスの変化を検出 するステータス変化検出回路である。

【００１９】 １３は前回のスキャン周期中に取り込んだステータスに基づいて、検出するス テータス変化を選択するステータス出力回路である。 ２１はＤ端子に正電圧Ｖが入力され、クロック端子にＲＳフリップフロップ５ の補出力端子の出力Ｑ₃ ′信号が入力されるクリア端子付きのＤフリップフロッ プ、２２はＤ端子に正電圧Ｖが入力され、クロック端子にＲＳフリップフロップ ５の正出力端子の出力Ｑ₃ 信号が入力されるクリア端子付きのＤフリップフロッ プである。

【００２０】 ２３はＤフリップフロップ２２の補出力端子出力のＡ′信号と、Ｄフリップフ ロップ２１の補出力端子出力のＢ信号とＲＳフリップフロップ５の補出力端子出 力のＱ₃ 信号であるＣ信号とが入力されて論理積演算を行うアンドゲートである 。

【００２１】 ２４はＤフリップフロップ２２の正出力端子出力のＡ信号とアンドゲート２３ の出力とが入力されて論理和演算を行うオアゲートである。その出力はＯＵＴ′ 信号としてステータス出力回路１３に入力される。Ｄフリップフロップ２１，２ ２とアンドゲート２３とオアゲート２４とでステータス変化検出回路１２を構成 している。

【００２２】 ３１はＤ端子にＯＵＴ′信号が入力され、クロック端子にリード信号が入力さ れるＤフリップフロップで、正出力端子の出力信号はＯＵＴ信号として出力され ると共に、Ｄフリップフロップ２１のクリア端子に入力され、補出力端子の出力 はＤフリップフロップ２２のクリア端子に入力される。

【００２３】 次に、上記のように構成された実施例の動作を図２のタイムチャートを参照し ながら説明する。 図２において、（イ）は読み込みのためのリード信号の波形、（ロ）はフィル タ回路１１のＤフリップフロップ１に入力される入力信号の波形図である。（ハ ）は図３において示したＤフリップフロップ５の正出力端子の出力のＱ₃ 信号の 波形図で、ステータス変化検出回路１２の入力信号となっている。（ニ）はＱ₃ 信号の相補信号であるＱ₃ ′信号の波形図である。

【００２４】 （ホ）はＤフリップフロップ２２の正出力端子の出力のＡ信号の波形図、（ヘ ）はＡ信号の相補信号であるＡ′信号の波形図である。 （ト）はＤフリップフロップ２１の補出力端子からの出力信号のＢ信号、（チ ）はオアゲート２４の出力のＯＵＴ′信号、（リ）はＤフリップフロップ３１の 正出力端子の出力のＯＵＴ信号で、本実施例の回路で得られる目的の出力信号の 波形図である。（ヌ）は各波形におけるタイミングを示す符号である。

【００２５】 （ロ）の波形の入力信号が入力されると、フィルタ回路１１からは図４のタイ ムチャートに示した（リ）のＱ₃ 信号が出力されて、ステータス変化検出回路１ ２に入力される。又、ＲＳフリップフロップ５の補出力端子からはＱ₃ ′信号が 出力される。

【００２６】 Ｑ₃ 信号はＤフリップフロップ２２のクロック端子に入力されて、正出力端子 から（ホ）のＡ信号、補出力端子からは（ヘ）のＡ′信号が出力されて、Ａ信号 はオアゲート２４に、Ａ′信号はアンドゲート２３に入力される。

【００２７】 Ｑ₃ 信号は更にアンドゲート２３にＣ信号として入力され、Ｑ₃ ′信号はＤフ リップフロップ２１のクロック端子に入力されて補出力端子から（ト）のＢ信号 が出力されてアンドゲート２３に入力されている。

【００２８】 Ｄフリップフロップ３１のＤ端子にはオアゲート２４の出力の（チ）に示すＯ ＵＴ′信号が入力されて、クロック端子に入力されているリード信号の立ち上が り時におけるＯＵＴ′信号のステータスを正出力端子から（リ）のＯＵＴ信号と して出力する。

【００２９】 （ヌ）のタイミングのａにおいてはＱ₃ 信号が立ち上がり、その時点にＤフリ ップフロップ２２の出力のＡ信号はＤ端子の正電圧Ｖにより立ち上がる。オアゲ ート２４の出力（チ）のＯＵＴ′信号は“Ｈ”となり、リード信号の立ち上がり の時点ｂにおいてＤフリップフロップ３１の（リ）のＯＵＴ信号は“Ｈ”となる 。

【００３０】 ＯＵＴ信号“Ｈ”が出力されると、Ｄフリップフロップ２１のクリア端子には “Ｈ”が入力されてリセット信号がネゲートされ、Ｑ₃ ′信号の立ち上がり検出 、即ちＱ₃ 信号の立ち下がり検出が可能になり、（ト）のＢ信号は“Ｈ”の状態 を維持する。

【００３１】 Ｄフリップフロップ２２のクリア端子には“Ｌ”信号が入力されて、クリア端 子はアサートされ、Ａ信号は“Ｌ”となる。Ａ信号が“Ｌ”になると、（ハ）の Ｑ₃ 信号（Ｃ信号）が“Ｌ”なので、アンドゲート２３の出力は“Ｌ”になり、 オアゲート２４の出力の（チ）のＯＵＴ′信号も“Ｌ”になる。

【００３２】 時点Ｃにおいて、Ｑ₃ 信号が立ち上がって“Ｈ”になると、アンドゲート２３ の入力のＡ′，Ｂ，Ｃ信号がすべて“Ｈ”となり、アンドゲート２３の出力は“ Ｈ”となって、オアゲート２４の出力ＯＵＴ′信号が“Ｈ”となるので、リード 信号の立ち上がり時点ｄにおいてもＯＵＴ信号は“Ｈ”状態を維持する。

【００３３】 時点ｅにおいてＱ₃ 信号（Ｃ信号）が立ち下がり、アンドゲート２３の出力は “Ｌ”となり、ＯＵＴ′信号も“Ｌ”となる。従って次のリード信号の立ち上が り時点ｆにおいてＯＵＴ信号は“Ｌ”となり、Ｄフリップフロップ２１のクリア 端子はアサートされ、Ｄフリップフロップ２２のクリア端子はネゲートされて、 Ｑ₃ 信号の立ち上がり検出が可能となり、Ｑ₃ 信号の立ち上がり時点ｇにおいて 、Ａ信号は“Ｈ”となり、ＯＵＴ′信号が“Ｈ”になり、従ってＢ信号も“Ｈ” となる。従ってリード信号の次の立ち上がりにおいて、ＯＵＴ信号は“Ｈ”にな る。

【００３４】 まとめると、ＯＵＴ信号が“Ｌ”の時、Ｑ₃ 信号の立ち上がりがあると、ＯＵ Ｔ′信号が“Ｈ”となり、立ち上がりが無いとＯＵＴ′信号はＱ₃ 信号の波形と 同様になる。

【００３５】 又、ＯＵＴ信号が“Ｈ”の時、Ｑ₃ 信号の立ち下がりがあると、ＯＵＴ′信号 は“Ｌ”となり、立ち下がりが無いと、ＯＵＴ′信号はＱ₃ 信号の波形と同様に なる。

【００３６】 リード信号の立ち下がりの時点を図示のようにｔ_n-1 ，ｔ_n ，ｔ_n+1 ，ｔ_n+2 とすると、ｔ_n-1 において、ＯＵＴ信号が“Ｌ”なので、Ｄフリップフロップ２ ２において、Ｑ₃ 信号の立ち上がり検出が可能となって、Ｑ₃ 信号の立ち上がり によりＯＵＴ′信号が“Ｈ”になり、時点ｔ_n において、ＯＵＴ信号が“Ｈ”で ある。

【００３７】 時点ｔ_n において、ＯＵＴ信号が“Ｈ”であるため、Ｄフリップフロップ２１ においてＱ₃ 信号の立ち下がり検出が可能となる。併し、ｔ_n とｔ_n+1 の間には Ｑ₃ 信号の立ち下がりが無いため、ｔ_n+1 においてＯＵＴ信号は“Ｈ”のままで ある。

【００３８】 ｔ_n+1 ，ｔ_n+2 の間にＱ₃ 信号の立ち下がりが発生するためＯＵＴ′信号が“ Ｌ”となり、リード信号の立ち上がり時点ｆでＯＵＴ信号は“Ｌ”となり、時点 ｔ_n+2 においてＯＵＴ信号は“Ｌ”である。

【００３９】 以上説明したように、入力信号であるＱ₃ 信号がリード信号の周期内において 、前周期のステータスと異なるステータスを生じた時、即ちステータスが変化し た時、その変化を検出して変化の有無を出力し、入力信号のステータスの変化を 忠実に表現することができるようになるので、例えばスキャン周期内に短時間発 生したステータスをも読み込むことができるようになる。

【００４０】

【考案の効果】

以上詳細に説明したように本考案によれば、スキャン周期内に発生した従来認 識することのできなかった短時間のステータスも確実に認識して読み込むことが できるようになり、実用上の効果は大きい。

【図面の簡単な説明】

【図１】本考案の一実施例のブロック図である。

【図２】図１の実施例の動作のタイムチャートである。

【図３】従来のステータス読み込み回路のブロック図で
ある。

【図４】図３の従来の回路の動作のタイムチャートであ
る。

【符号の説明】

５ ＲＳフリップフロップ １１ フィルタ回路 １２ ステータス変化検出回路 １３ ステータス出力回路 ２１，２２，３１ Ｄフリップフロップ ２３ アンドゲート ２４ オアゲート

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 プログラマブルコントローラにおいて使
   用されるフリップフロップを利用したステータス読み込
   み回路において、 ステータスを示す２値化された信号を入力とし、この入
   力信号に重畳される単発パルス等のノイズを除去し、そ
   の出力段のフリップフロップ（５）から正出力（Ｑ₃ 信
   号）と補出力（Ｑ₃ ′信号）とを出力するフィルタ回路
   （１１）と、 該フィルタ回路（１１）から出力される前記フリップフ
   ロップ（５）の補出力（Ｑ₃ ′信号）をクロック入力と
   するクリア端子付きの第１のフリップフロップ（２１）
   と、前記フィルタ回路（１１）から出力される前記フリ
   ップフロップ（５）の正出力（Ｑ₃ 信号）をクロック入
   力とする第２のフリップフロップ（２２）と、前記フィ
   ルタ回路（１１）から出力される正出力（Ｑ₃ 信号）
   と、前記第１のフリップフロップ（２１）の補出力（Ｂ
   信号）と、前記第２のフリップフロップ（２２）の補出
   力（Ａ′信号）とが入力されるアンドゲート（２３）
   と、前記第２のフリップフロップの正出力（Ａ信号）と
   前記アンドゲート（２３）の出力とが入力されているオ
   アゲート（２４）とで構成されるステータス変化検出回
   路（１２）と、 前記オアゲート（２４）の出力（ＯＵＴ′信号）をデー
   タ入力とし、ステータスを読み込むためのリード信号を
   クロック入力とし、正補出力端子を備えて、正出力をス
   テータスを読み込んだ信号（ＯＵＴ信号）として出力す
   る第３のフリップフロップ（３１）で構成されるステー
   タス出力回路（１３）とを具備し、 該ステータス出力回路（１３）の前記第３のフリップフ
   ロップ（３１）の正出力は、前記第１のフリップフロッ
   プ（２１）のクリア端子に、補出力は前記第２のフリッ
   プフロップ（２２）のクリア端子に入力されるようにな
   っていることを特徴とするステータス読み込み回路。